EDA课设报告

尾灯控制器

1设计目的

(1)学会在Quartus U环境中运用VHDI语言设计方法来构建具有一定逻辑功能的模块，并能运用原理图设计方法完成顶层设计。掌握所学的课程知识和基本单元电路的综合设计应用。

(2)通过对实用汽车尾灯控制器的设计，巩固和综合运用所学知识，提高设计能力，并掌握汽车尾灯控制在FPGA中实现的方法。

1.调试底层模块，并时序仿真。

2.设计顶层模块，并时序仿真。

3.撰写课程设计报告。

2设计要求和任务

假设汽车尾部左右侧各有3盏指示灯，其控制功能应包括：

(1)汽车正常行驶时指示灯都不亮

(2)汽车右转弯时，右侧的一盏指示灯亮

(3)汽车左转弯时，左侧的一盏指示灯亮

(4)汽车刹车时，左右侧的指示灯同时亮

(5)汽车在夜间行驶时，左右侧的指示灯同时一直亮，供照明使用

顶层设计采用原理图设计方案，它由时钟分频模块，汽车尾灯主控模块，左边

灯控制模块和右边灯控制模块四部分组成。

3总体设计思路及原理描述

汽车尾灯控制器就是一个状态机的实例。当汽车正常行驶时所有指示灯都不亮；当汽车向右转弯时，汽车右侧的指示灯Idright亮；当汽车向左侧转弯时，汽车左侧的指示灯Idleft亮；当汽车刹车时，汽车右侧的指示灯Idbrake1和汽车左侧的指示灯ldbrake2同时亮；当汽车在夜间行驶时，汽车右侧的指示灯 ldnight1和汽车左侧的指示灯ldnight2 同时一直亮。

通过设置系统的输入信号：系统时钟信号 clk，汽车左转弯控制信号left，汽车右转弯控制信号right ，刹车信号brake，夜间行驶信号night和系统的输出信号：汽车左侧3盏指示灯ldleft ，dbrake1，dnight1和汽车右侧3盏指示灯 Idright ，ldbrake2，ldnight2 实现以上功能。

系统的整体组装设计原理如图所示：

图3.1系统设计整体

4分层次方案设计及代马描述

4.1汽车尾灯主控模块

汽车尾灯主控模块的工作框图如图4.1所示:

-CTRL

图4.1汽车尾灯主控模块数据入口：

RIGHT右转信号；

LEFT左转信号；

BRAKE刹车信号；

NIGHT夜间行驶信号；

数据出口：

LP:左侧灯控制信号；

RP右侧灯控制信号；

LR错误控制信号；

BRAKE_LED刹车控制信号；

NIGHT_LED夜间行驶控制信号;

VHD程序(CTRL.VH)

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;

ENTITYCTRLIS

PORT(LEFT,RIGHT,BRAKE,NIGHTN STD_LOGIC;

LP,RP,LR,BRAKE_LED,NIGHT_LEdUTSTD_LOGIC);

ENDENTITY CTRL;

ARCHITECTUFARTOF CTRL IS

BEGIN

NIGHT_LED<=NIGHT;

BRAKE_LED<=BRAKE;

PROCESS(LEFT,RIGHT)

VARIABLETEMP:STD_LOGIC_VECTODOWNT0);

BEGIN

TEMP:=LEFT&RIGHT;

CASETEMPIS

WHENOO"=>LPv='O';RPv='O';LRv='O'; --当汽车直行时，左右灯都

不亮

WHENO1"=>LP<='O';RPv='1';LRv='O'; --当汽车右拐时，右拐指示

灯亮

WHEN1O"=>LP<='1';RPv='O';LRv='O'; --当汽车左拐时，左指示灯

亮

WHEN OTHERS=>LP<='O';RP<='O';LR<='1';--当汽车刹车时，左右灯都

亮

ENDCASE;

ENDPROCESS;

ENDARCHITECTURART;

功能：

该段程序用于对汽车尾灯进行整体控制，当输入为左转信号时，输出左侧

灯控制信号；当输入为右转信号时，输出右侧灯控制信号；当同时输入LEFT 和RIGHT信号时，输出错误控制信号。当输入为刹车信号时，输出刹车控制信号；当输入为夜间行驶信号时，输出为夜间行驶控制信号。

4.2左边灯控制模块

左边灯控制模块的工作框图如图 4.2所示：

图4.2左边灯控制模块

数据入口:

CLK 时钟控制信号；

LP:左侧灯控制信号；

LR:错误控制信号；

BRAKE 刹车控制信号；

NIGHT 夜间行驶控制信号;

数据出口:

LEDL 左侧LD1灯控制信号;

LEDB 左侧LD2灯控制信号;

LEDN 左侧LD3灯控制信号;

VHD 程序(LC.VHD

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL; ENTITY LC IS

PORT(CLK,LP,LR,BRAKE,NIGHTN STD_LOGIC; LEDL,LEDB,LEDNOUTSTD_LOGIC);

ENDENTITY LC;

ARCHITECTUFARTOF LC IS

BEGIN

LEDB<=BRAKE;

LEDN<=NIGHT;

PROCESS(CLK,LP, LR)

BEGIN

IF CLK'EVENTANDCLK='1' THEN

IF(LR='O') THEN

IF(LP='O')THEN

LEDL<='0';

ELSE --相反情况

LEDL<='1';

ENDIF;

ELSE LEDL<='0';

ENDIF;

ENDIF;

ENDPROCESS;

ENDARCHITECTURART;

功能：

本程序用于控制左侧灯的亮、灭和闪烁情况，当时钟上升沿信号和左侧灯 控制信号--时钟上升沿有效 --没有刹车信号时 --没有左拐信号时 --左信号灯不亮

或刹车控制信号或夜间行驶信号同时出现时，左侧相应的灯亮或出现闪烁。当错误控制信号出现时，LD1灯不亮。

4.3右边灯控制模块

右边灯控制模块的工作框图如图4.3所示：

图4.3右边灯控制模块

数据入口:

CLK时钟控制信号；

RP右侧灯控制信号；

LR:错误控制信号；

BRAKE刹车控制信号；

NIGHT夜间行驶控制信号；

数据出口：

LEDR右侧RD1灯控制信号；

LEDB右侧RD2灯控制信号；

LEDN右侧RD3灯控制信号；

VHDI程序(RC.VHD

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL; ENTITYRCIS

PORT(CLK,RP,LR,BRAKE,NIGHTN STD_LOGIC; LEDR,LEDB,LEDNOUTSTD_LOGIC); ENDENTITYRC;

ARCHITECTUFARTOF RC IS

BEGIN

LEDB<=BRAKE;

LEDN<=NIGHT;

PROCESS(CLK,RP,LR)

VHD 程序(SZ.VHD

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;

USEIEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY

SZ IS

PORT(CLK:IN STD_LOGIC;

CP: OUTSTD_LOGIC);

ENDENTITY SZ; ARCHITECTUFARTOF SZ IS

--时钟输入 SIGNALCOUNT:STD_LOGIC_VECT

--定义八位标准逻辑位矢 量数据类型

BEGIN

PROCESS(CLK)

BEGIN

IF CLK'EVENTANDCLK='1' THEN --检测时钟上升 BEGIN

IF CLK'EVENTANDCLK='1' THEN

--检测时钟上升沿

IF(LR='O') THEN

IF(RP='O') THEN

LEDR<='0';

ELSE

LEDR<='1';

ENDIF;

ELSE

LEDR<='0';

ENDIF;

ENDIF;

ENDPROCESS;

ENDARCHITECTURART;

功能：

本描述用于控制右侧灯的亮、灭和闪烁情况，当时钟上升沿信号和右侧灯 控制信号或刹车控制信号或夜间行驶信号同时出现时，右侧相应的灯亮或出现 闪烁。当错误控制信号出现时，RD1灯不亮。 4.4时钟分频模块

时钟分频模块的工作框图如图4.4所示:

S3 N

-4

图4.4时钟分频模块