数字电子技术课程设计秒表

1 设计任务描述

1.1 设计题目：秒表

1.2 设计要求

1.2.1 设计目的

（1）掌握秒表的构成、原理与设计方法；

（2）熟悉集成电路的使用方法。

1.2.2 基本要求

（1）能进行分、秒、0.01秒计时，有独立的时间显示电路；

（2）显示完毕后清零并发出响声。

1.2.3 发挥部分

（1）预置定时报警，在秒表满度的时候报警。

（2）秒表可以实现清零，并在清零的时候报警。

（3）秒表显示器可以进行检测,并且显示时还可以继续正常进行计时。（此功能可以

进行照明。)

（4）可以实现两组时间记录并显示。

（5）可以进行9秒倒计时，并且倒计时到0时可以进行报警。

（6）可以记录总共进行了几次时间记录并清零。

2 设计思路

我的两组秒表和其他秒表有很大的不同之处，它不仅能够对毫秒和秒进行计时并且有统一的时间显示电路，能对数据进行记忆存储,然后在记忆存储的基础上，能够实现在需要的情况下，显示已经记录的时间。并且能够进行各位倒计时并报警。基于以上几点，设计思路如下：

1.设计脉冲源。秒表的最基本功能是计时，要计时准确就要有精确的脉冲源，采用555多谐振荡电路产生脉冲，作为计数基准而且可以通过调整参数，计算得到自己想要的频率。我设计的秒表最低位为0.01秒，所以输出频率为100HZ，我的555振荡器输出为10kHZ，经过用两个十进制计数器进行100分频后输出100HZ。

2.开关设计。为了确保准确计时，启动前必须有清零开关。多数计时器的清零都是高电平有效，如果是低电平有效，直接取反就可以了。如果不能快速启动，对计时的准确性将造成很大的影响，这里采用开关控制计数器清零端是否接高电平来控制是否清零。

3.分频器设计。利用计数器实现十进制和六进制，在计数器的输出端接上锁存器就可以对时间进行记录。

4.设计锁存器。首先把锁存器分组，我把每一个锁存器一端连接两个计数器，另一端接两个译码器，一共两组锁存器，一次记录结果存入一个锁存器，这样我的数据存入不同组的锁存器。

5.报警电路的设计。我实现的是倒计时报警、满度报警、清零报警，可以分别把三个分电路的脉冲通过一个或门传输给555单稳态触发器，产生一个高电平，再连接一个555 振荡器，就可以驱动喇叭，使它发声。

6.倒计时电路设计。我利用74LS190计时器的技术递减功能实现，通过溢出端和开关控制显示器是否倒计时到0结束还是连续倒计时。

7.记录计时次数电路设计。通过计数器译码器显示器记录秒表清零端开关开通管段次数来记录，开关每开通关断一次就给记录电路输入一个高电平来计数，再通过控制记录电路的计数器的清零端来清零。

3 设计方框图

4 各部分电路设计及参数计算

4.1 555多谐振荡电路

（1）振荡器是整个电路的输入源，只有振荡器不停的工作才能保证电路有不断的脉冲信号，才能使电路正常工作。用555定时器来构成多谐震荡输出脉冲信号。555多谐振荡器是一种时钟源，它没有稳定状态，同时不需要外加触发器。多谐振荡器输出的波形稳定，振荡器开始工作，输出一个固定稳定的脉冲信号，经过计算我选用的是51K和43K电阻，电容为1nf，输出频率为10000HZ。由于555部的比较器灵敏度较高，而且采用差分电路形式，它的振荡频率受电源电压和温度变化的影响很小。其电路图如图4.1.1所示。波形图如图4.1.2所示。

图4.1.1 555多谐振荡器电路图

图4.1.2 555多谐振荡器输出波形

(2)工作原理

接通电源后，电容被C充电，Vc上升，当Vc上升到2/3Vcc时，触发器被复位，同时放电BJT导通，此时Vo为低电平，电容C通过R2和T放电，使Vc下降。当Vc 下降到1/3Vcc时，触发器又被置位，Vo翻转为高电平。电容器放电需要一定的时间，放电时间为,如（4.1.2）所示

t PL=R2C ln2≈0.7R2C (4.1.3)

当电容放电结束时，T截止，Vcc将通过R1，R2向电容器C充电，Vc由1/3Vcc 上

升到2/3Vcc，所需的时间为，如（4.1.3）所示

t HP=(R1+R2)C ln2≈0.7(R1+R2)C (4.1.4)

当Vc上升到2/3Vcc时，触发器又发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为，如（4.1.4）所示

f=1/(t PL+t PH)≈1.43/(R1+2R2)C (4.1.4)

555部的比较器灵敏度较高，而且采用差分电路形式，它的振荡频率受电源电压和温度的变化的影响很小。

4.2 100分频电路

通过用两个十分频计数器串联来实现100分频。电路图如图4.2.1所示。波形图如图4.2.2所示。

图4.2.1 555振荡电路100分频电路

数字电子秒表课程设计

西安航空职业技术学院电子技术实践课程设计报告课设题目：数字电子秒表所属系部：电子工程系指导老师：作者：专业：电子信息工程技术西安航空职业技术学院制西安航空职业技术学院课程设计任务书题目：数字电子秒表任务与要求： 1、设计数字电子秒表原理图。 2、用6个数码管显示分、秒、毫秒。 3、计时误差不得超过1s;具有清零、启动计时、暂停计时及继续计时等控制功能。 4、画出总体电路图。 5、安装自己设计的电路，按照自己设计的电路，在通用板上焊接。焊接完毕后，应对照电路图仔细检查，看是否有错接、漏接、虚焊的现象。 6、调试电路。时间：2010年11月29 日至 2010年12 月10 日共2周

所属系部：电子工程系指导单位或教研室：电子信息教研室西安航空职业技术学院制摘要：采用现代数字电路设计方法和EDA技术，即自顶向下的设计方法，应用protues开发平台进行设计并仿真验证和硬件测试。从总体设计框图开始，将设计任务逐步分解，直到可以用标准的集成电路部件实现，然后将各部件联结成系统，通过protues集成开发平台进行设计的分析综合和时序仿真验证。最后，在分析时序仿真结果的基础上，对设计进行进一步的修改和完善，已达到对设计电路正确运行且学会运用protues电路设计与仿真的目的。关键词： 555定时器；LED；暂停计时 Abstract： Adopt modern digital circuit design method and EDA technique, namely the top-down design methods, application protues development platform design and simulation validation and hardware test. From the beginning, overall design diagram design task decomposed step by step, until can use standard of integrated circuit components, and then will realize connecting components into system, through protues integrated development platform design of comprehensive analysis and time-series simulation prove. Finally, by analyzing the timing simulation results, on the basis of design for further revised and perfected, reached the correct operation of circuit design and learn to use protues circuit design and simulation of purpose. Key words: 555 timing, Leds, Suspended timing 目录 1 设计方案的选择 (1) 2 总体框架设计 (2) 3 分步电路设计 (3) 3.1控制电路的设计 (3) (3) (3) 3.2数码管显示电路 (4)

EDA课程设计—秒表

EDA 课程设计姓名：王亮学号：2012118064 班级：1211自动化

一、课程设计目的 1、熟练利用Verilog HDL语言进行数字系统设计。 2、掌握数字系统的设计方法——自顶向下的设计思想。 3、掌握计数器的设计与使用。 4、根据秒表的功能要求设计一个秒表。 5、熟练掌握用Quartus II软件进行系统原理图设计、文本设计以及进行波形仿真。二、课程设计所需器材装有Quartus II软件的电脑一台、FPGA教学实验系统一台、下载电缆一根。三、课程设计要求 1、有秒、分计数，数码扫描显示输出。 2、有清零端和暂停端。 3、下载，检查结果是否正确。四、课程设计原理 1、功能描述秒表是一种计时的工具，有着很广泛的用途。本实验中的秒表要求有两个功能按钮：一个是计数和停止计数按钮，当第一次按下此按钮时，秒表开始计数，再一次按下时，秒表停止计数，并显示所计的数字；另一个是清零按钮，当按下此按钮时，秒表清零。在数码管上采用动态扫描显示输出。 2、基本原理：本设计中用到的主要元件有计数器、分频器、数据选择器、译码器、位选信号发生器等。秒、分都是60进制计数，所以必须采用两个60进制的计数器，而百分秒择采用的是100进制；分频器主要将1KHZ的时钟信号经过10分频后，产生100HZ的单位时钟周期；数据选择器主要功能是将即将显示的数据送给译码器；译码器将BCD码转换为七段译码进行显示；位选信号发生器根据人眼暂留效应和显示的数码的个数，产生一段循环码。 3、自顶向下的设计方法自顶向下的设计方法是数字系统设计中最常用的设计方法，也是基于芯片的系统设计的主要方法。自顶向下的设计方法利用功能分割手段将设计由上到下进行层次话和模块化，及分层次、分模块进行设计和仿真。功能分割时，将系统功能分解为功能块，功能块再分解为逻辑块，逻辑块再分解为更少的逻辑块和电路。如此分割，逐步的将系统细化，将功能逐步的具体化，模块化。高层次设计进行功能和接口描述，说明模块的功能和接口，模块功能的更详细描述在下一设计层次说明，最底层的设计才涉及具体寄存器和逻辑门电路等实现方式的描述。五、课程设计步骤 1、采用自顶向下的设计方法，首先将系统分块。 2、设计元件，及逻辑块。

数字逻辑电路(数电)课程设计_电子秒表_VHDL实现(含完整源代码!!)

电子科技大学 UNIVERSITY OF ELECTRONIC SCIENCE AND TECHNOLOGY OF CHINA 数字逻辑设计实验报告实验题目：电子秒表学生姓名：指导老师：

一、实验内容利用FPGA设计一个电子秒表，计时范围00.00 ~ 99.00秒，最多连续记录3个成绩，由两键控制。二、实验要求 1、实现计时功能：域值范围为00.00 ~ 99.00秒，分辨率0.01秒，在数码管上显示。 2、两键控制与三次记录： 1键实现“开始”、“记录”等功能，2键实现“显示”、“重置”等功能。系统上电复位后，按下1键“开始”后，开始计时，记录的时间一直显示在数码管上；按下1键“记录第一次”，次按1键“记录第二次”，再按1键“记录第三次”，分别记录三次时间。其后按下2键“显示第一次”，次按2键“显示第二次”，再按2键“显示第三次”，数码管上分别显示此前三次记录的时间；显示完成后，按2键“重置”，所有数据清零，此时再按1键“开始”重复上述计时功能。三、设计思路 1、整体设计思路先对按键进行去抖操作，以正确的得到按键信息。同时将按键信息对应到状态机中，状态机中的状态有：理想状态、开始状态、3次记录、3次显示、以及其之间的7次等待状态。因为需要用数码管显示，故显示的过程中需要对数码管进行片选和段选，因此要用到4输入的多路选择器。在去抖、计时、显示的过程中，都需要用到分频，从而得到理想频率的时钟信号。 2、分频设计该实验中有3个地方需要用到分频操作，即去抖分频（需得到200HZ时钟）、计时分频（需得到100HZ时钟）和显示分频（需得到25kHZ时钟）。分频的具体实现很简单，需首先算出系统时钟（50MHZ）和所需始终的频率比T，并定义一个计数变量count，当系统时钟的上升沿每来到一次，count就加1，当count=T时就将其置回1。这样只要令count=1~T/2时clk=‘0’，count=T/2+1~T时clk=‘1’即可。 3、去抖设计由于用按键为机械弹性开关，故当机械触点断开、闭合时，按键开关在闭合时不会马上稳定地接通，在断开时也不会马上断开，而是在闭合及断开的瞬

EDA课程设计——多功能数字钟

哈尔滨工业大学(威海) 电子学课程设计报告带有整点报时的数字钟设计与制作姓名: 蒋栋栋班级: 0802503 学号: 080250331 指导教师: 井岩

目录一、课程设计的性质、目的和任务 (3) 二、课程设计基本要求 (3) 三、设计课题要求 (3) 四、课程设计所需要仪器 (4) 五、设计步骤 (4) 1、整体设计框图 (4) 2、各个模块的设计与仿真 (4) 2.1分频模块 (4) 2.2计数器模块 (6) 2.3控制模块 (10) 2.4数码管分配 (13) 2.5显示模块 (14) 2.6报时模块 (16) 六、调试中遇到的问题及解决的方法 (18) 七、心得体会 (18)

一、课程设计的性质、目的和任务创新精神和实践能力二者之中，实践能力是基础和根本。这是由于创新基于实践、源于实践，实践出真知，实践检验真理。实践活动是创新的源泉，也是人才成长的必由之路。通过课程设计的锻炼，要求学生掌握电路的一般设计方法，具备初步的独立设计能力，提高综合运用所学的理论知识独立分析和解决问题的能力，培养学生的创新精神。二、课程设计基本要求掌握现代大规模集成数字逻辑电路的应用设计方法，进一步掌握电子仪器的正确使用方法，以及掌握利用计算机进行电子设计自动化(EDA)的基本方法。三、设计课题要求（1）构造一个24小时制的数字钟。要求能显示时、分、秒。（2）要求时、分、秒能各自独立的进行调整。（3）能利用喇叭作整点报时。从59分50秒时开始报时，每隔一秒报时一秒，到达00分00秒时，整点报时。整点报时声的频率应与其它的报时声频有明显区别。 #设计提示（仅供参考）：（1）对频率输入的考虑数字钟内所需的时钟频率有：基准时钟应为周期一秒的标准信号。报时频率可选用1KHz和2KHz左右(两种频率相差八度音，即频率相差一倍)。另外，为防止按键反跳、抖动，微动开关输入应采用寄存器输入形式，其时钟应为几十赫兹。（2）计时部分计数器设计的考虑分、秒计数器均为模60计数器。小时计数为模24计数器，同理可建一个24进制计数器的模块。（3）校时设计的考虑数字钟校准有3个控制键：时校准、分校准和秒校准。微动开关不工作，计数器正常工作。按下微动开关后，计数器以8Hz频率连续计数(若只按一下，则计数器增加一位)，可调用元件库中的逻辑门建一个控制按键的模块，即建立开关去抖动电路(见书70页)。（4）报时设计的考虑

简易数字秒表课程设计

《电子设计自动化》课程设计报告学校：专业：班级：姓名：指导教师：二00九年12 月16 日

目录 1.课程名称 (2) 2.设计任务和要求 (2) 2.1设计任务 (2) 2.2设计要求 (2) 3.方法选择与论证 (2) 3.1方案选择 (2) 3.2方案论证 (2) 4.方案的原理图 (3) 4.1方案原理图 (4) 4.2总体电路图，布线图以及说明 (5) 4.3单元电路设计及说明 (5) 5.电路调试 (8) 6.收获体会、存在问题和进一步的改进意见 (9)

简易数字秒表 1.课程名称：《简易数字秒表》 2.设计任务和要求 2.1设计任务：数字式秒表实现简单的计时与显示，按下启动键开始清零计时，按下停止键，计时停止。具有“ 分”（00—59）“秒”( 00—59）数字显示，分辨率为1 秒。计时范围从 00分 00 秒到 59 分 59 秒。 2.2设计要求：阅读相关科技文献，上网搜索相关资料，设计多种方案设计，予以论证，最终选择最佳方案。 1、将提供的1024hz的方波源转换成1hz 的方波源。 2、秒表的范围为0-59分59秒。 3、最后用数码管显示。 3. 方法选择与论证 3.1.方案选择在设计之初，我们有两个方案，都实现了59分59秒的结果，不过经过小组成员的讨论，一致选定采用方案二，该方案是在Proteus软件环境下实现的秒表计时功能，就制作上较方案一还是很不错的。 3.2. 方案论证我们主要采用74LS90芯片和555计时器，74LS90 是二 -- 五十进制计数器，根据进制转换，很好的实现了六进制的功能，参考了各相关书籍及网上的一些资料，我们做好了现在的电路图，经过仿真，我们达到了预期的结果。

数字电子秒表课程设计报告

重庆机电职业技术学院课程设计说明书设计名称：单片机原理设计题目：数字电子秒表学生姓名： X X 专业：电气自动化班级： 1 班学号： XXXXXXXXXXXXXXX 指导教师： X X X 日期： 2010 年 6 月 16 日

重庆机电职业技术学院课程设计任务书电气自动化专业2008 年级 1 班XX 一、设计题目数字电子秒表设计二、主要内容利用独立式按键AN1(P0.0)启动定时器T0计时，AN2（P0.1）停止用于停止定时器T0计时，使用2个八段数码管输出记时值，秒钟的计时时间范围在0~99秒内。三、具体要求 3.1、实验电路连线 ①本实验中要把跳线JP1（板子右上角，LED灯正上方）跳到DIG上，J23（在黄色继电器右上方）接到右端；把跳线J9（紧贴51插座右方，蜂鸣器下方，RST复位键上方）跳到右端；把跳线J6跳到AN端，AN1（P0.0）~ AN4（P0.4），（J6在51插座右下方，4×4键盘左上方）。 3.2、实验说明 ①本实验中要将记时结果送2个数码管中显示，这可通过调用编写的显示子程序来实现，实现过程是：先将记时值一位一位的拆开，分别送到显示缓冲区（片内数据存储30H~35H设定为显示缓冲区用于存放段码数据, 其中32H~35H里面均存放0的段码0DFH）中去，然后调用显示子程序。②与定时器有关的寄存器有工作方式寄存器TMOD和控制寄存器TCON。TMOD用于设置定时器／计数器的工作方式0-3，并确定用于定时还是用于计数。TCON主要功能是为定时器在溢出时设定标志位，并控制定时器的运行或停止等。本实验中用定时器T0产生1秒钟基本时间单位，本系统fosc=11.0592MHz，当定时器T0工作在方式1（16位）时，最大定时时间为：216* 0.9216μs= 60397.9776μs；再利用软件记数,当T0中断17次时，所用时间为60397.9776*17=1026765.6192μs≈1s因此在T0中断处理程序中，要判断中断次数是否到17次，若不到17次，则只使中断次数加1，然后返回，若到了17次，则使电子秒表记时值加1（十进制），请参考硬件实验四有关内容。③使用独立式按键 AN1(P0.0)~ AN2(P0.1)时要注意采用软件消抖动的方法，一般采用软件延时（10ms）的方法，即通过P0.0和P0.1的输入值的变化控制秒表的启动和停止。 3.3

数字式秒表课程设计

南通大学《电子技术》课程设计报告题目数字式秒表学院（部计算机科学与技术学院专业计算机科学与技术学生姓名王骏 6 月2 7 日至7 月1 日共1 周指导教师（签字）

一．内容摘要本设计所实现的数字式秒表是电子设计技术中最基本的设计实验之一。该数字计数系统的逻辑结构较简单，是由控制电路，复位电路，0.01秒脉冲发生器，译码显示电路构成的。其中控制电路是由基本R-S触发器以及电阻，开关组成的电路部分。复位电路是由直流电源，电阻以及开关组成的电路部分。多谐振荡器是由555定时器以及其外围电路组成的电路部分，它和分频器一起用来产生0.01秒的脉冲。二．技术要求 1.秒表最大计时值为99分59.99秒； 2. 6位数码管显示，分辨率为0.01秒； 3 .具有清零，启动计时，暂停及继续计数等控制功能； 4.控制操作间不超过二个。三．方案论证与选择 1. 数字式秒表，就需要显示数字。根据设计要求，要用数码管来做显示器。题目要求最大记数值为99分59.99秒，则需要一个8段数码管作为秒位（有小数点）和五个7段数码管作为分秒位。要求计数分辨率为0.0 1秒，那么我们需要相应频率的信号发生器。选择信号发生器时，有两种方案：一种是用晶体振荡器，另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。石英晶振荡器精度很高，一般都需要多级分频。秒表核心部分——计数器，此次选择74LS160计数器。它具有同步置数和异步清零功能。主要是利用它可以十分频的功能。计数脉冲是由555定时器构成的多谐振荡器，产生100赫兹脉冲。如果精度要求高，也可采用石英振荡器。在选择译码器的时候，有多种选择，如74LS47，74LS48等4-7线译码器。如果选择7447，则用来驱动共阳极数码管；如果选择7448，则用来驱动共阴极数码管。在选择数码显示管时，可以利用六个数码管；也可以借鉴简易数字频率计中的四位数码管来显示后四位，再用两个数码管显示分钟的两位。本次设计中选择前一种方法。（一）控制电路

数字秒表设计EDA课设报告

北华航天工业学院《EDA技术综合设计》课程设计报告报告题目：数字秒表设计作者所在系部：电子工程系作者所在专业：自动化作者所在班级： B08221 作者姓名：赵天娇指导教师姓名：崔瑞雪完成时间： 2010年12月1日

内容摘要 EDA技术是电子设计技术和电子制造技术的核心，目前，电子系统的EDA 技术正从主要着眼于数字逻辑向模拟电路和数模混合电路的方向发展。本设计主要内容是数字逻辑电路——数字秒表，数字秒表在日常生活中有广泛的用途，秒表的逻辑结构较简单，它主要由显示译码器、十进制计数器、六进制计数器和报警器组成。四个10进制计数器：用来分别对百分之一秒、十分之一秒、秒和分进行计数；两个6进制计数器：用来分别对十秒和十分进行计数；显示译码器：完成对显示的控制。根据电路持点，用层次设计概念将此设计任务分成若干模块，规定每一模块的功能和各模块之间的接口,然后再将各模块合起来联试。通过MAX+plusⅡ软件，对上述模块设计，仿真无误后，设计顶层文件，仿真无误后，下载到主芯片EPF10K10LC84-4中，按适配划分后的管脚定位，同相关功能块硬件电路接口连线，进行硬件实验。 EPF10K10LC84-4是Altera公司生产的FLEX10K系列可编程逻辑器件。主要采用了嵌入式阵列，容量高达百万门，为可重复配置的CMOS SRAM工艺，系统工作过程中可随时改变配置，有利于现场编程，完成秒表设计的修改于完善。关键词 EDA、可编程逻辑器件、计数器、显示器

目录（字体？）一、概述 (1) 二、实验目的 (1) 三、单元模块设计 (1) 1十进制计数器 (1) 2．六进制计数器 (2) 3．时间数据分时扫描模块 (3) 4．显示译码模块 (4) 5．报警电路模块 (6) 四、顶层文件原理图 (7) 五、硬件要求 (8) 六、实验连线 (8) 七、实验总结 (8) 八、心得体会 (9) 九、参考文献 (10)

数字秒表的设计与实现实验报告课件

电子科技大学《数字秒表课程设计》姓名: xxx 学号：学院：指导老师：xx

摘要 EDA技术作为电子工程领域的一门新技术，极大的提高了电子系统设计的效率和可靠性。文中介绍了一种基于FPGA在ISE10.1软件下利用VHDL语言结合硬件电路来实现数字秒表的功能的设计方法。采用VHDL硬件描述语言，运用ModelSim等EDA仿真工具。该设计具有外围电路少、集成度高、可靠性强等优点。通过数码管驱动电路动态显示计时结果。给出部分模块的VHDL源程序和仿真结果,仿真结果表明该设计方案的正确,展示了VHDL语言的强大功能和优秀特性。关键词：FPGA, VHDL, EDA, 数字秒表

目录第一章引言 (4) 第二章设计背景 (5) 2.1 方案设计 (5) 2.2 系统总体框图 (5) 2.3 -FPGA实验板 (5) 2.4 系统功能要求 (6) 2.5 开发软件 (6) 2.5.1 ISE10.1简介 (6) 2.5.2 ModelSim简介 (6) 2.6 VHDL语言简介 (7) 第三章模块设计 (8) 3.1 分频器 (8) 3.2 计数器 (8) 3.3 数据锁存器 (9) 3.4 控制器 (9) 3.5 扫描控制电路 (10) 3.6 按键消抖电路 (11) 第四章总体设计 (12) 第五章结论 (13) 附录 (14)

第一章引言数字集成电路作为当今信息时代的基石，不仅在信息处理、工业控制等生产领域得到普及应用，并且在人们的日常生活中也是随处可见，极大的改变了人们的生活方式。面对如此巨大的市场，要求数字集成电路的设计周期尽可能短、实验成本尽可能低，最好能在实验室直接验证设计的准确性和可行性，因而出现了现场可编程逻辑门阵列FPGA。对于芯片设计而言，FPGA的易用性不仅使得设计更加简单、快捷，并且节省了反复流片验证的巨额成本。对于某些小批量应用的场合，甚至可以直接利用FPGA实现，无需再去订制专门的数字芯片。文中着重介绍了一种基于FPGA利用VHDL硬件描述语言的数字秒表设计方法，在设计过程中使用基于VHDL的EDA工具ModelSim对各个模块仿真验证，并给出了完整的源程序和仿真结果。

数字秒表课程设计报告

《电子技术》课程设计题目：数字秒表设计专业：电气工程系班级：本电气自动化126 姓名：黎梓浩学号： 11 指导老师：钟立华小组成员：曾志辉麦照文黎梓浩成绩：

目录摘要，关键词，引言3一．设计目的3二．设计总体框图4三．设计原理及说明4四．单元电路设计5五．器件选择9六．设计电路图9七．安装与调试9八．设计心得与体会10 九．参考文献11

十．附录（实物图、原理图）12摘要：本文的数字秒表设计是利用数字电路，实现时、分、秒计时功能的装置。具有较长的使用寿命，因此得到了广泛的应用。关键词：计时精确计数器显示器 74LS160 引言：在科技高度发展的今天，集成电路和计算机应用得到了高速发展。尤其是计算机应用的发展。它在人们日常生活中已逐渐崭露头角，大多数电子产品多是有计算机电路组成，如：手机、mp3等。而且将来的不久他们的身影将会频繁的出现在我们身边。各种家用电器多会实现微电脑技术。电脑各部分在工作时多是一时间为基准的。本文就是基于计算机电路的时钟脉冲信号、状态控制等原理设计出的数字秒表。秒表在很多领域充当一个重要角色。在各种比赛中对秒表的精确度要求很高，尤其是一些科学实验，他们对时间精确度达到了几纳秒级别。一．设计目的 1.了解数字秒表的主体电路的组成及工作原理； 2.熟悉集成电路及有关电子原件的使用； 3.学习和掌握数字电路中的时钟发生器及计数、译码显示等单元电

路的综合应用； 4.掌握电子电路一般设计方法和设计流程； 5.掌握protel等绘图软件的使用。二．设计总体框图三．设计原理及说明数字秒表具有操作方便、使用简单、计数精准等使用优点，在日常生活中的到了广泛认可和使用。数字秒表的设计属于中规模集成芯片设计。本设计中CP脉冲采

EDA课程设计

课程设计说明书课程：EDA技术基础题目：数字钟的设计闹钟与整点报时模块学生姓名：XXX 学号201265110204 班级 :1203班专业：电子信息与科学指导教师：XXX 2014年12月20日长沙理工大学课程设计任务书物理与电子科学学院电子信息与科学专业1203班姓名王玲课程名称EDA技术基础题目数字钟的设计

长沙理工大学课程设计成绩评定表

目录 1数字钟设计闹钟模块基本任务要求4 2设计思想4 3简述闹钟模块的输入与输出5 4分进程描述6 5仿真结果与分析7 6简述数字钟的设计总成果10 7总结11 参考文献13 代码附件13

基本任务要求：运用QuartusⅡ13.1软件平台，用VHDL语言描述并设计的闹钟模块满足可调闹钟时间，当时钟时间到达闹钟时间后会响闹铃，（由于实验室权限问题会以FPGA开发板上12个LED灯交替发光来表现）；整点报时过程表现为整点的前十秒内响铃，（以FPGA开发板上一个LED灯交替发光来实现）。设计思想：闹钟模块要以分频模块、计数器模块和译码显示模块为基础，将闹钟模块分为三个进程，一个进程用来实现调闹钟，一个进程来实现闹响闹钟（即实现LED灯交替发光），另一个进程来是实现整点报时。（上面截图为数字钟整体编译后的RTL电路的闹钟模块）简述闹钟模块图的输入与输出：上图中的输入粗黑实线为计数器模块输出的小时、分钟的高低位和秒钟的高位（都用四位的二进制表示）；输出的粗黑实线为定的闹钟时间（包括小时和分钟），将送到译码显示模块显示闹钟时间，闹钟时间与时钟都在FPGA上的数码管显示，用二选一实现交替显示。clk和clk1都是经过分频器分出的不同频率的信号分别用于整点报时的闪灯脉冲与闹钟调时、闹响的闪灯脉冲。

单片机简易秒表课程设计..

单片机课程设计题目：简易秒表系部：机电工程系专业：机电一体化班级： 0 9 4 班姓名：张三学号：2009044056 指导教师：杨富强

目录一摘要 (1) 二绪论 (2) 2.1单片机的发展 (2) 2.2 MCS-51系列单片机介绍 (4) 三设计任务及要求 (5) 四工作原理 (5) 4.1 七段数码管概述 (5) 4.2 MCS--51的引脚及相关功能 (7) 五简易秒表电路图 (8) 六流程图 (9) 七源程序 (10) 八系统硬件设计 (11) 九总结 (12) 十课程设计心得 (13) 参考文献 (14)

一摘要单片机自70年代问世以来得到蓬勃发展，目前单片机功能正日渐完善:单片机集成越来越多资源，内部存储资源日益丰富，用户不需要扩充资源就可以完成项目开发，不仅是开发简单，产品小巧美观，同时抗干扰能力加强,系统也更加稳定，使得它更加适合工业控制领域，具有更加广阔的市场前景；提供在线编程能力，加速了产品的开发进程，为企业产品上市赢得宝贵时间。此外单片机具有性能高、速度快、体积小、价格低、稳定可靠、应用广泛、通用性强等突出优点。单片机的设计目标主要是增强“控制”能力，满足实时控制的需要。本文的主要内容是掌握各种单片机的结构、接口、片上外设的特点，并利用自行制作的单片机最小系统，完成一个简单应用（简易秒表）的设计与软件及硬件设计制作，让读者掌握数字单片机最小系统的设计及单片机系统的应用方法。

二绪论当前社会信息化建设在各地蓬勃发展，作为信息发布的终端显示设备，LE D显示屏己经广泛应用于工作和生活的各个方面，主要用于显示文字、图像、动画等。L E D显示屏的应用涉及社会的许多领域，主要包括：金融证券、体育场馆、道路交通、邮政电信、商场购物中心等服务领域的业务宣传及信息显示。L ED 是发光二极管的简称(L ig ht Em it ti ng D io de)。由于它具有亮度高、响应速度快、低电压、功耗小、耐震动、寿命长等优点，使其成为室内外信息显示终端的主要发光器件。LE D显示屏是20世纪90年代出现的新型平板显示器件，由于其亮度高、画面清晰、色彩鲜艳，使它在公众多媒体显示领域一枝独秀，因此市场空间巨大。LE D显示屏的发展可分为以下几个阶段：第一阶段为1990年到1995年，主要是单色和16级双色图文屏。用于显示文字和简单图片，主要用在车站、金融证券、银行、邮局等公共场所，作为公共信息显示工具。第二阶段是1995年到1999年，出现了64级、256级灰度的双基色视频屏。视频控制技术、图像处理技术、光纤通信技术等的应用将LE D显示屏提升到了一个新的台阶。LE D显示屏控制专用大规模集成电路芯片也在此时由国内企业开发出来并得以应用。第三阶段从1999年开始，红、纯绿、纯蓝LE D大量涌入中国，同时国内企业进行了深入的研发工作，使用红、绿、蓝三原色LE D生产的全彩色显示屏被广泛应用，大量进入体育场馆、会展中心、广场等公共场所，从而将国内的大屏幕带入全彩时代。 2.1单片机的发展单片机也被称为微控制器（M ic ro co nt r ol le r），是因为它最早被用在工业控制领域。单片机由芯片内仅有CP U的专用处理器发展而来。最早的设计理念是通过将大量外围设备和CP U集成在一个芯片中，使计算机系统更小，更容易集成进复杂的而对体积要求严格的控制设备当中。IN TE L的Z80是最早按照这种思想设计出的处理器，从此以后，单片机和专用处理器的发展便分道扬镳。单片机又称单片微控制器,它不是完成某一个逻辑功能的

数字电子秒表设计总结报告1

数字电子秒表设计总结报告一．工作原理本数字电子秒表设计由启动、清零复位电路、多谐振荡电路、分频计数电路、译码显示电路等组成。如下图所示：启动清零复位电路主要由U6A 、U6B 、U7B 、U7D 组成，其本质是一个RS 触发器和单稳态触发器。J1控制数字秒表的启动和停止，J2控制数字秒表的清零复位。开始时把J1合上，J2打开，运行本电路，数字秒表正在计数。当打开J1，合上J2键，J2与地相接得到低电平加到U6B 的输入端，U6B 输出高电平又加到U6A 的输入端，而U6A 的另一端通过电阻R15与电源相接得到高电平，（此时U6B 与U6A 组成RS 触发器），U6A 输出低电加到U7A 的输入端，U7A 被封锁输出高电平加到U5的时钟端，因U5不具备时钟脉冲条件，U5不能输出脉冲信号，因此U3、U4时钟端无脉冲而停止计数。当J1合上时，打开J2键，J1与地相接得到低电平加到U6A 的输入端，U6A 输出高电平加到 U6B

的输入端，U6B输出低电平加至U7B，使U7B输出高电平，因电容两端电压不能跃变，因此在R7上得到高电平加到U7D输入端，U7D输出低电平（进入暂态）同时加到U3、U4、U5的清零端，使得U3、U4的Q D---Q A输出0000，经U1、U2译码输出驱动U9、U10显示“00”。因为U7B与U7D组成一个单稳态电路，经过较短的时间，U7D的输出由低电平变为高电平，允许U3、U4、U5计数。同时U6A输出高电平加到U7A的输入端，将U7A打开，让555的3脚输出100KHZ的振荡信号经U7A加到U5的时钟脉冲端，使得U5具备时钟脉冲条件，U5的9、10、7脚接高电平，U5构成十分频器，对时钟脉冲计数。当U5接收一个脉冲时，U5内部计数加1，如果U5接收到第十个脉冲时，U5的15脚（RCO端）输出由低电平跳变为高电平作为U4的时钟脉冲，从而实现了对振荡信号的十分频，产生周期为0.1S的脉冲加至U4的时钟端。U4的9、10、7脚接高电平，当U4接收到来自U5的脉冲时，U4的Q D---Q A输出0001加到U2的DCBA端，经U2译码输出1001111经电阻R8~R14驱动数码管U10显示，此时数码管显示“1”，当U4计数到1001时，U4的15脚输出高电平接到U7C，经反相后得到低电平，加到U3的时钟脉冲端，U3A不具备时钟脉冲条件，当U4再接收一个脉冲时，U4的输出由1001翻转为0000，此时U4的15脚输出低电平通过U7C反相输出高电平，从而得到一上升沿脉冲加至U3的时钟端，使得U3的Q D---Q A输出0001加到U1的DCBA输入端，经U1译码输出100111，经电阻R1~R7驱动数码管U9，数码管显示“1”。如此循环的计数，最后数码管U9、U10显示最大值99即9.9秒。由集成块555、电阻R19、R18、电容C1、C2组成多谐振荡器，当接通电源，电源通过电阻R19与R18对电容C2进充电，当UC2上升到2/3VCC时，集成块555的3脚输出低电平，内部三极管导通，C2通电阻R19进行放电，当UC2下降到1/3VCC时，内部三极管截止，集成块555的3脚输出高电平，接着电源又通过电阻R19与R18对电容C2进充电，当UC2上升到2/3VCC时，集成块555的3脚输出低电平，如此循环的充、放电，555的3脚输出100HZ的矩形方波信号加到U7A的输入端。

电子秒表课程设计..

电子秒表摘要电子秒表是一种用数字电路技术实现时、分、秒计时的装置，无机械装置，具有较长的使用寿命，因此得到了广泛的使用。它从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。本次实验所做电子式秒表由信号发生系统和计时系统构成,并具有清零,暂停功能。由于需要比较稳定的信号，所以信号发生系统555定时器与电阻和电容组成的多谐振荡器构成，信号频率为100HZ。计时系统由计数器、译码器、显示器组成。计数器由74 LS160构成，由十进制计数器组成了一百进制和六十进制计数器，采用异步进位方式。译码器由74LS48构成，显示器由数码管构成。清零,暂停功能由RS触发器构成防抖动开关。具体过程为：由晶体震荡器产生100HZ脉冲信号先进入计数器，然后传入译码器，将4位信号转化为数码管可显示的7位信号，结果以“分”、“秒”、“10毫秒”依次在数码管显示出来。该秒表最大计时值为59分59.99秒，“10毫秒”为一百进制计数器组成，“分”和“秒”为六十进制计数器组成。关键词：计时精度计数器显示器 Abstract Electronic stopwatch is the realization of a digital circuit technology,.It can realize the hour, minute, second timer.It does not have mechanical means and has a longer life, so it has been widely used. The principle is a typical digital circuit, which includes a combination logic circuit and a timing circuit. The experiments can be done by electronic stopwatch constituted by the signal system and timing system, and has cleared pause function. Due to the need of a more stable signal, the signal generating system is constituted by the 555 Timer with the resistors and capacitors, and the signal frequency is 100Hz. Timing system contains the counter, decoder, display. Counter 74 LS160 constituted by the decimal counter the decimal and sexagesimal counter, which uses asynchronous binary. The decoder from 74LS48 constitute display digital tube constitute Cleared, the pause function by the RS flip-flop. Its specific process: the 100Hz pulse signal generated by the crystal oscillator and first into the counter, and then the incoming decoder, a 4-bit signal is converted to 7-bit signal of the digital control can be displayed, the result by "minute", "second", "10 milliseconds" turn on the digital display. The stopwatch timing is 59 minutes, 59.99 seconds, 10 milliseconds is the 150 binary counter, "minute" and "second" is the six decimal counter. Keyword:Timing accuracy counter display

EDA数字秒表设计

《EDA技术与应用》课程设计报告报告题目：数字秒表设计作者所在系部：电子工程系作者所在专业：电子信息工程作者所在班级：作者姓名：指导教师：完成时间：2017-6-10

容摘要在科技高度发展的今天，集成电路和计算机应用得到了高速发展。尤其是计算机应用的发展。它在人们日常生活已逐渐崭露头角。大多数电子产品多是由计算机电路组成，如：手机、mp3等。而且将来的不久他们的身影将会更频繁的出现在我们身边。各种家用电器多会实现微电脑技术。电脑各部分在工作时多是一时间为基准的。本报告就是基于计算机电路的时钟脉冲信号、状态控制等原理，运用EDA技术及ＶＨＤＬ语言设计出的数字秒表。秒表在很多领域充当一个重要的角色。在各种比赛中对秒表的精确度要求很高，尤其是一些科学实验，他们对时间精确度达到了几纳秒级别。利用VHDL语言设计基于计算机电路中时钟脉冲原理的数字秒表。该数字秒表能对0秒～59分59.99秒围进行计时，显示最长时间是59分59秒，超过该时间能够进行报警。计时精度达到10ms。设计了复位开关和启停开关。复位开关可以在任何情况下使用，使用以后计时器清零，并做好下一次计时的准备。关键词：EDA技术、VHDL语言、分频器、计数器、数码管、蜂鸣器

目录一概述 (1) 二方案设计与论证 (1) 三单元电路设计 (2) ⒊１分频器的设计 (2) ⒊２计时控制模块的设计 (3) ⒊３计时模块的设计 (4) ⒊⒊１十进制计数器的设计 (4) ⒊⒊２六进制计数器的设计 (5) ⒊⒊３计数器的设计 (6) ⒊４显示模块的设计 (8) ⒊⒋１选择器的设计 (8) ⒊⒋２七段译码器的设计 (9) ⒊５报警模块设计 (10) ⒊６顶层文件的设计 (11) 四器件编程与下载 (11) 五性能测试与分析 (12) ⒌1分频器模块的仿真 (12) ⒌2计时控制模块的仿真 (12)

电子秒表课程设计报告

西安郵電學院控制系统课程设计报告书系部名称：信息与控制系学生姓名：XXX 专业名称：测控技术与仪器班级：测控XXXX 2010年9月13日至时间： 2010 年9月26日

电子秒表的设计一、设计要求设计一个电子秒表，与通用秒表功能类似，有启动，暂停、复位等键。计时长长度为300秒，需显示百分秒。二、设计方案分析 1.方案设计数字电子秒表具有显示直观、读取方便、精度高等优点，在计时中广泛使用。本设计用单片机组成数字电子秒表，力求结构简单、精度高为目标。本系统采用C51系列单片机为中心器件，利用其定时器/计数器定时和记数的原理，结合硬件电路如电源电路，晶振电路，复位电路，显示电路，以及一些按键电路等来设计计时器，将软、硬件有机地结合起来。其中软件系统采用汇编语言编写程序，硬件系统利用PROTEUS 强大的功能来实现，简单切易于观察，在仿真中就可以观察到实际的工作状态。本设计利用STC89C52单片机的定时器/计数器定时和计数的原理，使其能精确计时。利用中断系统使其能实现开始暂停的功能。根据要求知道秒表设计主要实现的功能是计时和显示。因此设置了两个按键和LCD 显示时间，两个按键分别是开始、停止和复位按键。利用这两个建来实现秒表的全部功能，而LCD 则能显示最多4.59.99秒的计时。电路原理图设计最基本的要求是正确性，其次是布局合理，最后在正确性和布局合理的前提下力求美观。硬件电路图按照图1.1进行设计。图1.1 数字秒表硬件电路基本原理图本设计中，数码管显示的数据存放在内存单元31H －33H 中。其中31H 存放分钟变量，32H 存放秒钟变量，33H 存放10ms 计数值，即存放毫秒位数据，每一地址单元内均为十进制BCD 码。由于采用软件动态扫描实现数据显示功能，显示用十进制BCD 码数据的对应段码存放在ROM 表中。显示时，先取出31H －33H 某一地址中的数据，然后查得对应的显示位，并从P1口输出，就能显示该地址单元的数据值。计时通过1INT 中断完成，定时溢出中断周期为1ms ，当一处中断后向CPU

数字式秒表课程设计

《数电设计》课程设计报告题目数字式秒表学院（部）理学院专业电子信息科学与技术学生姓名孟涛涛学号2 前言如今，信息正是一个高度发展的产业，而数字技术是信息的基础，数字技术是目前发展最快的技术领域之一，数字技术在数字集成电路集成度越来越高的情况下，开发数字系统的使用方法和用来实现这些方法的工具已经发生了变化，但大规模集成电路中的基本模块结构仍然需要基本单元电源电路的有关概念，因此用基本逻辑电路来组成大规模或中规模地方法仍然需要我们掌握。二进制数及二进制代码是数字系统中信息的主要表示形式，与，或，非三种基本逻辑运算是逻辑代数的基础，相应的逻辑门成为数字

电路中最基本的元件。数字电路的输入，输出信号为离散数字信号，电路中电子元器件工作在开关状态。除此之外，由与，或，非门构成的组合逻辑功能器件编码器，译码器，数字分配器，数字选择器，加法器，比较器以及触发器是常用的器件。与模拟技术相比，数字技术具有很多优点，这也是数字技术取代模拟技术被广泛使用的原因。此次课设更是加深了我们对数字技术的理解和认识。目录一．前言二．内容摘要三．关键字四．技术要求五．方案论证与选择 1.方案论证 2.总框图（一）控制电路（二）0.01秒脉冲发生器（三）复位电路（四）译码显示电路 1.计数器74LS160 2.译码器7447 3.七段数码管（LED）

六．电路图及电路工作原理元件清单七．课设存在的问题及解决八．心得体会九．参考文献二．内容摘要本设计所实现的数字式秒表是电子设计技术中最基本的设计实验之一。该数字计数系统的逻辑结构较简单，是由控制电路，复位电路，0.01秒脉冲发生器，译码显示电路构成的。其中控制电路是由基本R-S触发器以及电阻，开关组成的电路部分。复位电路是由直流电源，电阻以及开关组成的电路部分。多谐振荡器是由555定时器以及其外围电路组成的电路部分，它和分频器一起用来产生0.01秒的脉冲。三. 关键字计数器，译码器，显示器，555定时器构成的多谐振荡器，基本R-S触发器四．技术要求 1.秒表最大计时值为99分59.99秒； 2. 6位数码管显示，分辨率为0.01秒； 3 .具有清零，启动计时，暂停及继续计数等控制功能； 4.控制操作间不超过二个。

EDA课程设计完整版---数字秒表(设计报告+仿真文件+硬件实现)

附： EDA课程设计完整版---数字秒表(设计报告+仿真文件+硬件实现) 仿真文件下载地址： https://www.360docs.net/doc/e813142391.html,/detail/zhj8861991/4061198（友情提示：关于页数，下载后请删除此页即可）

《可编程器件及应用课程设计报告》题目数字秒表学院信电工程学院专业电子信息科学与技术班级姓名学号指导教师

目录课程设计任务书 (3) 一、系统组成模块连图 (4) 二、模块器件及其程序 (4) 1、分频器 (4) 2、十进制计数器 (5) 3、六进制计数器 (6) 4、动态扫描 (7) 5、译码显示管 (8) 三、系统仿真 (9) 1、六进制计数器 (9) 2、十进制计数器 (9) 3、动态扫描 (9) 4、译码显示管 (10) 5、分频器 (10) 6、系统仿真 (11) 7、硬件实现 (11) 四、心得体会 (12)

课题名称数字秒表设计完成时间12.30 指导教师学生姓名班级总体设计要求和技术要点总体设计要求：通过本课程的学习使学生掌握可编程器件、EDA开发系统软件、硬件描述语言和电子线路设计与技能训练等各方面知识；提高工程实践能力；学会应用EDA技术解决一些简单的电子设计问题。技术要点： 1．利用VHDL语言设计基于计算机电路中时钟脉冲原理的数字秒表。该秒表计时范围为0秒~59分59.99秒，显示的最长时间为59分59秒，计时精度为10毫秒，并且具有复位功能。复位开关一旦打开所有位都为0。 2.秒表有共有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6个计数器与之相对应，6个计数器的输出全都为BCD码输出，这样便与同显示译码器的连接。工作内容及时间进度安排工作内容：在软件上编辑、编译程序，并在电脑上仿真，最后在实验室下载到器件上实现硬件要求。进度安排：第十八周一周时间；课程设计成果