i2c基本原理
I2C(Inter－Integrated Circuit)总线是一种由PHILIPS公司开发的两线式串行总线，用于连接微控制器及其外围设备。I2C总线产生于在80年代，最初为音频和视频设备开发，如今主要在服务器管理中使用，其中包括单个组件状态的通信。例如管理员可对各个组件进行查询，以管理系统的配置或掌握组件的功能状态，如电源和系统风扇。可随时监控内存、硬盘、网络、系统温度等多个参数，增加了系统的安全性，方便了管理。
简单的I2C协议理解
一. 技术性能:
工作速率有100Kbit/s、400Kbit/s和3.4Mbit/s三种；
支持多机通讯；
支持多主控模块，但同一时刻只允许有一个主控；
由数据线SDA和时钟SCL构成的串行总线；
每个电路和模块都有唯一的地址；
每个器件可以使用独立电源；
连接到总线的接口数量只由总线电容是400pF的限制决定；
二. 基本工作原理:
SDA和SCL都是双向线路，都通过一个电流源或上拉电阻连接到正的电源电压。当总线空闲时，这两条线路都是高电平。连接到总线的器件输出级必须是漏极开路或集电极开路才能执行线与的功能。
以启动信号START来掌管总线，以停止信号STOP来释放总线；
每次通讯以START开始，以STOP结束；
启动信号START后紧接着发送一个地址字节，其中7位为被控器件的地址码，一位为读/写控制位R/W,R/W位为0表示由主控向被控器件写数据，R/W为1表示由主控从被控器件读数据；
当主机发送了一个地址后，系统中的每个器件都在起始条件后将头7位与自己的地址比较，如果被控器件检测到收到的地址与自己的地址相同，在第9个时钟期间反馈应答信号；
每个数据字节在传送时都是高位(MSB)在前；
写通讯过程:
1. 主控在检测到总线空闲的状况下，首先发送一个START信号掌管总线；
2. 发送一个地址字节(包括7位地址码和一位R/W)；
3. 当被控器件检测到主控发送的地址与自己的地址相同时发送一个应答信号(ACK)；
4. 主控收到ACK后开始发送第一个数据字节；
5. 被控器收到数据字节后发送一个ACK表示继续传送数据，发送NACK表示传送数据结束；
6. 主控发送完全部数据后，发送一个停止位STOP，结束整个通讯并且释放总线；
读通讯过程:
1. 主控在检测到总线空闲的状况下，首先发送一个START信号掌管总线；
2. 发送一个地址字节(包括7位地址码和一位R/W)；
3. 当被控器件检测到主控发送的地址与自己的地址相同时发送一个应答信号(ACK)；
4. 主控收到ACK后释放数据总线，开始接收第一个数据字节；
5. 主控收到数据后发送ACK表示继续传送数据，发送NACK表示传送数据结束；
6. 主控发送完全部数据后，发送一个停止位STOP，结束整个通讯并且释放总线；
四. 总线信号时序分析
1. 总线空闲状态
SDA和SCL两条信号线都处于高电平，即总线上所有的器件都释放总线，两条信号线各自的上拉电阻把电平拉高；
2. 启动信号START
时钟信号SCL保持高电平，数据信号SDA的电平被拉低(即负跳变)。启动信号必须是跳变信号，而且在建立该信号前必修保证总线处于空闲状态；
3. 停止信号STOP
时钟信号SCL保持高电平，数据线被释放，使得SDA返回高电平(即正跳变)，停止信号也必须是跳变信号。
4. 数据传送
SCL线呈现高电平期间，SDA线上的电平必须保持稳定，低电平表示0(此时的线电压为地电压)，高电平表示1(此时的电压由元器件的VDD决定)。只有在SCL线为低电平期间，SDA 上的电平允许变化。
5. 应答信号ACK
I2C总线的数据都是以字节(8位)的方式传送的，发送器件每发送一个字节之后，在时钟的第9个脉冲期间释放数据总线，由接收器发送一个ACK(把数据总线的电平拉低)来表示数据成功接收。
6. 无应答信号NACK
在时钟的第9个脉冲期间发送器释放数据总线，接收器不拉低数据总线表示一个NACK，NACK有两种用途:
a. 一般表示接收器未成功接收数据字节；
b. 当接收器是主控器时，它收到最后一个字节后，应发送一个NACK信号，以通知被控发送器结束数据发送，并释放总线，以便主控接收器发送一个停止信号STOP。
五. 寻址约定
地址的分配方法有两种:
1. 含CPU的智能器件，地址由软件初始化时定义，但不能与其它的器件有冲突；
2. 不含CPU的非智能器件，由厂家在器件内部固化，不可改变。
高7位为地址码，其分为两部分:
1. 固定部分，不可改变，由厂家固化的统一地址；
2. 可编程部分，此部分由器件可使用的管脚决定。例如，如果器件有4个固定的和3个可编程的地址位，那么相同的总线上共可以连接8个相同的器件(并非所有器件都可以设定)。
如果有不懂的也可以读i2c规范，附件在文章末。
---------------------------------------------------------------------------------------------------------
注册过程：
drivers/i2c/busses/i2c-qup.c(这是适配器的驱动)
platform_driver_register
qup_i2c_probe //在arch/arm/mach-msm/devices-msm8x60.c中定义了多少个
gsbix_qup_i2c_resources就有多少个I2C Adapter，这个probe函数就会执行多少次
i2c_add_numbered_adapter
i2c_register_adapter
i2c_scan_static_board_info
i2c_new_device //arch/arm/mach-msm/board-xxx.c里面定义的i2c设备在此注册(这就是静态注册)
device_register //从这句开始即是设备模型的东西
device_add
bus_probe_device
device_attach
__device_attach //每注册一个设备都会调用此函数，每注册一个驱动也会调用__driver_attach，先注册设备还是驱动无硬性规定，不过驱动和设备是相偎相依的
driver_match_device//会根据device的name字段和bus上挂载的drivers链表中每一个driver的id_table的name字段比较，如果相等即找到了自己的driver
driver_probe_device //如果相等调用此函数，不相等返回0。接下来会调用具体设备驱动的probe函数
drivers/i2c/i2c-dev.c
调用到的__process_new_driver-->i2c_do_add_adapter-->attach_adapter会真正执行，其他地方调用此函数均不执行。每一个i2c adapter会在/dev下生成一个字符设备。
这里只写了大概的流程，有兴趣的读者可自行跟踪代码流程。
---------------------------------------------------------------------------------------------------------
I2C Adapter/I2C BUS
gsbi是物理上实际存在的部件，它可以模拟成i2c、gpio、spi、uart、sdio等，此i2c即是gsbi 模拟的。这里顺便提下i2c adapter和i2c总线，两者都是物理上必须存在的，哪怕是其他部件模拟的，例如GSBI模拟I2C，那么GSBI这个部件是实际存在的。GSBI的走线会与所有i2c 设备互连，GSBI的接口即是i2c adapter，与其他i2c设备互连的走线即是i2c总线。如果GSBI 模拟成uart，那么与uart的rx/tx pin连接的走线即是uart串口线。这是高通平台的设计，换作其他平台，也一定会有一个i2c adapter或者说可以模拟成i2c adapter的物理部件存在。猜测i2c adapter位于片上系统中，类似I/O接口的东西，没有固件，驱动它的代码即是各平台相关的i2c adapter driver。GSBI的地址以及模拟成的qup i2c/uart的地址都是编址好的，在arch/arm/mach-msm/devices-msm8x60.c最开头可以看到这些物理地址。我们知道ARM是统一编址的，在代码中要用ioremap把它映射到虚拟内存，这样就可以访问了。
外围设备一般都挂在特定的总线上，比方说I2C总线、SPI总线、USB总线等，每条总线上都有两个链表，一个挂驱动，一个挂设备，这就是设备模型的概念。而这些外围设备的控制器集成于SOC里，这些控制器在设备模型的角度上也属于设备，为了迎合设备模型的概念，所以便有了platform bus，那么这些SOC里的各个外围设备控制器就挂在这个platform bus上。所以platform是为了设备模型而生。
I2C原理简介及那些坑
一般情况下， i2c 设备焊接没什么问题，按照设备手册一步步来，基本上就顺风顺水能够用起来。如果这么一个简单的东西，有时候想要的结果死活不出来，反复的检查问题的原因，查询解决办法，核查设备的数据手册，甚至发送和接收的每一条命令与数据都知道是什么意思，仍然无法解决问题，那该怎么办呢？ 本文主要针对 i2c 设备，讲解如何解决 i2c 设备主机与从机直接无法正常数据交互的问题，侧重点是针对硬件设计不太合理、i2c 设备设计不标准导致总线故障的情况，并且通过分析现象，提出解决方案。对于在设备初始化中，没有设置相应的寄存器或者发送命令，而导致的无法获取想要的数据情况，不作详细介绍。 1 i2c 基本用法 i2c 总线是一种简单、双向二线制同步串行总线。所有主机在 SCL 线上产生它们自己的时钟来传输总线上的报文，SDA 线传输每个字节必 须为 8 位，每次传输可以发送的字节数量不受限制，每个字节后必须跟 一个响应位。在空闲状态时，SCL 与 SDA 均为高电平。 通常一些低功耗 i2c 设备，芯片引脚使用上拉输出即可满足与其正 常数据交互，还有一些 i2c 设备，则需要在总线上外加一个上拉电阻， 此时相应的 I/O 配置成开漏输出，其他的按照芯片手册进行标准配置。 2 硬件问题汇总 2.1 无法正常拉高拉低引脚 首先确定 SDA 与SCL 引脚能够被拉高、拉低，检测方式直接软件控 制 I/O 口输出引脚低电平/高电平，测量引脚电压是否能够随着芯片引 脚的设置输出相应的状态。 如果不能被拉低，检测虚焊、上拉电阻断开、i2c 设备是否正常、 芯片引脚是否损坏等问题，确保能够正常被拉高或者拉低。 2.2 电气特性无法满足 如果正常拉高、拉低的情况下，依然无法正常读取数据。通常建 议，根据负载电流更换小阻值的电阻。 如果需要详细知道原因，就具体查询 i2c 设备电气特性。大多数 i2c 设备电气特性，大致下图所示
IIC时序程序
I2C总线信号时序分析 在I2C总线通信的过程中，参与通信的双方互相之间所传输的信息种类归纳如下。 主控器向被控器发送的信息种类有：启动信号、停止信号、7位地址码、读／写控制位、10位地址码、数据字节、重启动信号、应答信号、时钟脉冲。 被控器向主控器发送的信息种类有：应答信号、数据字节、时钟低电平。 下面对I2C总线通信过程中出现的几种信号状态和时序进行分析。 ①总线空闲状态。 I2C总线总线的SDA和SCL两条信号线同时处于高电平时，规定为总线的空闲状态。此时各个器件的输出级场效应管均处在截止状态，即释放总线，由两条信号线各自的上拉电阻把电平拉高。 ②启动信号。 在时钟线SCL保持高电平期间，数据线SDA上的电平被拉低（即负跳变），定义为I2C总线总线的启动信号，它标志着一次数据传输的开始。 启动信号是一种电平跳变时序信号，而不是一个电平信号。启动信号是由主控器主动建立的，在建立该信号之前I2C总线必须处于空闲状态，如图1所示。 图1 I2C总线上的启动信号和停止信号 ③停止信号。
在时钟线SCL保持高电平期间，数据线SDA被释放，使得SDA返回高电平（即正跳变），称为I2C总线的停止信号，它标志着一次数据传输的终止。 停止信号也是一种电平跳变时序信号，而不是一个电平信号，停止信号也是由主控器主动建立的，建立该信号之后，I2C总线将返回空闲状态。 ④数据位传送。 在I2C总线上传送的每一位数据都有一个时钟脉冲相对应（或同步控制），即在SCL串行时钟的配合下，在SDA上逐位地串行传送每一位数据。 进行数据传送时，在SCL呈现高电平期间，SDA上的电平必须保持稳定，低电平为数据0，高电平为数据1。 只有在SCL为低电平期间，才允许SDA上的电平改变状态。逻辑0的电平为低电压，而逻辑1的电平取决于器件本身的正电源电压VDD（当使用独立电源时），如图2所示。 图2 I2C总线上的数据位传送 ⑤应答信号。 I2C总线上的所有数据都是以8位字节传送的，发送器每发送一个字节，就在时钟脉冲9期间释放数据线，由接收器反馈一个应答信号。 应答信号为低电平时，规定为有效应答位（ACK简称应答位），表示接收器已经成功地接收了该字节；应答信号为高电平时，规定为非应答位（NACK），一般表示接收器接收该字节没有成功。 对于反馈有效应答位ACK的要求是，接收器在第9个时钟脉冲之前的低电平期间将SDA线拉低，并且确保在该时钟的高电平期间为稳定的低电平。
I2C总线的结构与工作原理
I2C总线的结构与工作原理 2.1概述 2.1.1 I2C总线在单片机应用系统设计中的意义 现代消费类产品、通讯类产品、仪器仪表、工业测控系统中，逐渐形成了以一个或 多个单片机组成的智能系统，这些系统硬件结构都有相似之处： 1.单片机电路已日趋简单化和标准化。通常是由单片机（MICROCONTROLLER）、程序存储器（EPROM）、数据存储器（SRAM）构成的三片体系，或采用有在片程序存储器的单片机与数据存储器构成的二片体系，以及单片机与通用外围接口器件（PSD）构成的最简单体系。 2. 都有一些外围通用电路，如EEPROM、I/O口、A/D、D/A、日历时钟等外围器件和键盘、LED/LCD显示器、打印机接口等外围设备模块等。 3.面对系统特殊应用的一些电路，如无线电、电视、音像系统中的数字协调、编码、解码、图象处理、频率合成、音调控制、立体声处理等。 在上述的一些电路中，除与单片机直接相关的程序存储器、并行扩展的数据存储器外，单片机对许多外围电路之间主要是实现控制功能，而且许多外设并不要求很高的数据传送速度。为了简化系统，提高系统的可靠性，缩短产品开发周期，增加硬件结构的灵活性，Philips公司推出了一种高效、可靠、方便的串行扩展总线I2C总线。 在单片机应用系统中推广I2C总线后将会大大改变单片机应用系统结构性能、对单片机的应用开发带来以下好处： 可最大限度地简化结构。二线制的I2C串行总线使得各电路单元之间只需最简单的连接，而且总线接口都集成在器件中，不需另加总线接口电路。电路的简化省去了电路板上大量走线，减少电路板面积，提高了可靠性，降低了成本。 可实现电路系统的模块化、标准化设计。在I2C总线上各单元电路除了个别中断引线外，相互之间没有其他连线，用户常用的单元电路基本上与系统电路无关，故极易形成用户自己的标准化、模块化设计。 标准I2C总线模块的组合开发方式大缩短了新品的开发周期。 I2C总线各节点具有独立的电器特性，各节点单元电路能在相互不受影响的情况下，甚至在系统供电情况下，接入或撤除。I2C总线系统构成具有最大的灵活性。系统该型设计、或对已加工好的电路板需扩展功能时，对原有设计及电路板系统影响最小。 I2C总线系统可方便地对某一接点电路进行故障诊断与跟踪，有极好的可维护性 目前Philips及I2C总线器件，除带有I2C总线单片机、常用的通用外围器件外，在家电产品、电讯、电视、音像产品中已发展成套I2C总线器件，在这些部门中I2C总线系统已得到了广泛的应用。 2．1．2 I2C总线的一般应用特性 I2C总线系统中，带有I2C总线的单片机，其I2C总线输入输出口的电器结构、相关的特殊功能寄存器（SFR）设置以及所提供的标准程序模块，为用户掌握I2C总线的系统设计和应用软件的编制带来极大的方便。 I2C总线的串行数据传送与一般UART的串行数据传送无论从借口电器特性、传送状态管理以及程序编制特点都有很大的不同，了解这些特点十分重要。 1．二线传输。I2C总线上所有的节点，如主器件（单片机，微处理器）、外围器件、借口模块等都连到同名端的SDA、SCL上。 2．系统中有多个主器件时，这些器件都可作总线的主控制器（无中心主机），I2C总线工作时任何一个主件都可成为主控制器，多机竞争时的时钟同步与总线仲裁都由硬件与标准软件模块自动完成，无须用户介入。 3．I2C总线传输时，采用状态码的管理方法。对应于总线数据传输时的任何一种状态，在状态寄存器中会出现相应的状态码，并且会自动进入响应的状态处理程序中进行自动处理，无须用户介入，用户只须将Philips公司提供的标准状态处理器一定的空间即可。 4.系统中所有外围器件及模块采用器件地址及引脚地址的编码方法。系统中主控制器对任何节点的寻址采用纯软件寻址方法，避免了片选线的先连方法。系统中若有地址编码冲突可通过改变地址引脚的电平设置来解决。 5.所有带I2C接口的外围器件都具有应答功能。片有多少单元地址时，读数据、写时都有地址自动加1功能。这样，在I2C 总线对某一器件读写多个字节时很容易实现自动操作，即准备好读、写入口条件后，只须启动I2C总线就可自动完成n个字节的读、写操作。 6.I2C总线电器接口为开漏晶体管组成，开路输出没有找到电源的钳位二级管，而连到I2C总线的每个器件上，其自身
IIC工作时序总结
1.概述： I2C是Inter-Integrated Circuit的缩写，发音为"eye-squared cee" or "eye-two-cee", 它是一种两线接口。 I2C 只是用两条双向的线，一条 Serial Data Line (SDA) ，另一条Serial Clock (SCL)。 SCL：上升沿将数据输入到每个EEPROM器件中；下降沿驱动EEPROM 器件输出数据。(边沿触发) SDA：双向数据线，为OD门，与其它任意数量的OD与OC门成" 线与"关系。 2.输出级 每一个I2C总线器件内部的SDA、SCL引脚电路结构都是一样的，引脚的输出驱动与输入缓冲连在一起。其中输出为漏极开路的场
效应管，输入缓冲为一只高输入阻抗的同相器，这种电路具有两个特点： 1)由于SDA、SCL为漏极开路结构(OD)，因此它们必须接有上拉电 阻,阻值的大小常为 1k8, 4k7 and 10k ，但1k8 时性能最好； 当总线空闲时，两根线均为高电平。连到总线上的任一器件输出的低电平，都将使总线的信号变低，即各器件的SDA及SCL都是线"与"关系。 2)引脚在输出信号的同时还将引脚上的电平进行检测，检测是否 与刚才输出一致，为"时钟同步"和"总线仲裁"提供了硬件基础。 3.主设备与从设备 系统中的所有外围器件都具有一个7位的"从器件专用地址码"，其中高4位为器件类型，由生产厂家制定，低3位为器件引脚定义地址，由使用者定义。主控器件通过地址码建立多机通信的机制，因此I2C总线省去了外围器件的片选线，这样无论总线上挂接多少个器件，其系统仍然为简约的二线结构。终端挂载在总线上，有主端和从端之分，主端必须是带有CPU的逻辑模块，在同一总线上同一时刻使能有一个主端，可以有多个从端，从端的数量受地址空间和总线的最大电容 400pF的限制。 o主端主要用来驱动SCL line； o从设备对主设备产生响应；
I2C总线中文讲解,详尽通俗
一． I2C总线简介 I2C管理总线:（Intel－Integrated Circuit bus）I2C总线是一种由飞利浦Philip公司开发的串行总线，产生于80年代，最初为音频和视频设备开发，现主要在服务器管理中使用。是两条串行的总线，它由一根数据线（SDA）和一根时钟线（SDL）组成。 ◆I2C总线的数据传输过程基本过程为： ●主机发出开始信号。 ●主机接着送出1字节的从机地址信息，其中最低位为读写控制码（1为读、0为写）， 高7位为从机器件地址代码。 ●从机发出认可信号。 ●主机开始发送信息，每发完一字节后，从机发出认可信号给主机。 ●主机发出停止信号。 I2C数据传输图 ◆I2C总线上各信号的具体说明： ●开始信号：在时钟线（SCL）为高电平其间，数据线（SDA）由高变低，将产生一 个开始信号。 ●停止信号：在时钟线（SCL）为高电平其间，数据线（SDA）由低变高，将产生一 个停止信号。 ●应答信号：既认可信号，主机写从机时每写完一字节，如果正确从机将在下一个时钟 周期将数据线（SDA）拉低，以告诉主机操作有效。在主机读从机时正确读完一字节后，主机在下一个时钟周期同样也要将数据线（S DA）拉低，发出认可信号，告诉从机所发数据已经收妥。（注：读从机时主机在最后1字节数据接收完以后不发应答，直接发停止信号）。 注意：在I2C通信过程中，所有的数据改变都必须在时钟线SCL为低电平时改变,在时钟线SCL为高电平时必须保持数据SDA信号的稳定,任何在时钟线为高电平时数据线上的电平改变都被认为是起始或停止信号。 ◆I2C总线数据格式：
I2C数据格式图 I2C支持两种数据格式: _ 7-bit/10-bit 寻址数据格式 _ 7-bit/10-bit 寻址和重复开始信号的数据格式 ?S ―I2C 开始标识 ?Slava address ―从设备地址。 有两种从地址类型： 1）固定的从地址，I2C总线只能接一个同类型的固定的从地址设备。 2）半固定的从地址，前半部分地址是固定的，后半部分地址是可编程的，I2C总线只能接多个同类型的半固定的从地址设备。 如7bit半固定从地址通常7-bit 中四个较重要的位(MSB) 为固定的，并依器件本身性质的分类区分，如1010 即代表串行EEPROM，而其他三个较不重要的位(LSB)，即A2、A1 与A0 则可以通过硬件电子引脚设定，并取得高达8 个不同的I2C 地址组合，因此在同一个I2C 总线上可以有8 个相同形式的器件运作，这些引脚固定在VCC 高电压代表逻辑1，固定在接地低电压则代表逻辑0，7-bit 的定址方式可以带来总线上128 个器件的组合，但由于部份地址设定保留给特殊指令应用，因此实际上最高器件数大约为120 个。 ?R/W ―读写操作表示位，0 表示写，1表示读。 ?ACK ―读写完一个byte的地址数据的应答信号 ?Data ―数据，紧跟设备地址传输的第一个byte数据（Data）可以是子地址（sub-address） 表示设备的寄存器。 ?S ―I2C结束标识 ◆关于从地址的分配 I2C器件的从地址是由I2C总线协会实行统一分配的，飞利浦作为标准I2C总线标准的维护者，负责所有I2C从地址的注册程序以确保能够适当协助授权厂商或其他公司进行从地址的分配。为了避免I2C器件的从地址的冲突必须依赖现有从地址的完整性和可靠的申请注册资料才能达成，所以I2C器件厂家必须向philip公司提交I2C从地址申请并提交一定的费用。 从地址的申请有两种： 第一种是为某一特定的I2C器件设备申请从地址；
i2c总线原理
I2C总线原理 ?什么是I2C总线？ I2C即Inter IC，由Philips公司开发，是当今电子设计中应用非常广泛的串行总线之一，主要用于电压、温度监控，EEPROM数据的读写，光模块的管理等。 I2C总线只有两根线，SCL和SDA，SCL即Serial Clock，串行参考时钟，SDA即Serial Data，串行数据。 ?I2C总线的速率能达到多少？ 标准模式下：100Kbps 快速模式下：400Kbps 高速模式下：3.4Mbps I2C总线结构如下图所示： 如上图所示，I2C是OC或OD输出结构，使用时必须在芯片外部进行上拉，上拉电阻R的取值根据I2C总线上所挂器件数量及I2C总线的速率有关，一般是标准模式下R选择10kohm，快速模式下R选取1kohm，I2C总线上挂的I2C器件越多，就要求I2C的驱动能力越强，R的取值就要越小，实际设计中，一般是先选取4.7kohm上拉
电阻，然后在调试的时候根据实测的I2C波形再调整R的值。 ?I2C总线上最多能挂多少个I2C器件？ I2C总线上允许挂接I2C器件的数量由两个条件决定： 1).I2C从设备的地址位数。I2C标准中有7位地址和10位地址两种。如果是7位地址，允许挂接的I2C器件数量为：27＝128，如果是10位地址，允许挂接的I2C 器件数量为：210＝1024，一般I2C总线上挂接的I2C器件不会太多，所以现在几乎所有的I2C器件都使用7位地址。 2).挂在I2C总线上所有I2C器件的管脚寄生电容之和。I2C总线规范要求，I2C 总线容性负载最大不能超过470pF。 ?I2C总线是如何工作的？ 1).I2C总线传输的特点。 I2C总线按字节传输，即每次传输8bits二进制数据，传输完毕后等待接收端的应答信号ACK，收到应答信号后再传输下一字节。等不到ACK信号后，传输终止。空闲情况下，SCL和SDA都处于高电平状态。 2).如何判断一次传输的开始？ 如上图所示，I2C总线传输开始的标志是：SCL信号处于高电平期间，SDA信号出现一个由高电平向低电平的跳变。 3).如何判断一次传输的结束？ 如上图所示，I2C总线传输结束的标志是：SCL信号处于高电平期间，SDA信号出现一个由低电平向高电平的跳变。跟开始标识正好相反。 4).什么样的I2C数据才是有效的。
i2c简易时序图
启动信号： SCL为高电平的时候，SDA由高电平向低电平跳变。 结束信号： SCL为高电平的时候，SDA由低电平向高电平跳变。 应答信号： I2C总线上的所有数据都是以8位字节传送的，发送器每发送一个字节，就在时钟脉冲9期间释放数据线，由接收器反馈一个应答信号。应答信号为低电平时，规定为有效应答位（ACK简称应答位），表示接收器已经成功地接收了该字节；应答信号为高电平时，规定为非应答位（NACK），一般表示接收器接收该字节没有成功，对于反馈有效应答位ACK的要求是，接收器在第9个时钟脉冲之前的低电平期间将SDA线拉低，并且确保在该时钟的高电平期间为稳定的低电平。如果接收器是主控器，则在它收到最后一个字节后，发送一个NACK信号，以通知被控发送器结束数据发送，并释放SDA线，以便主控接收器发送一个停止信号P。 写时序： 开始信号：主机+从设备地址+写命令，从机应答，应答成功，表示有这个设备，然后主机+设备内部寄存器地址，此时不用再加写命令控制字，从机应答，应答成功，表示设备内有这个地址，主机写入数据，从机应答，是否继续发送，不发送的话，发送停止信号P。 读时序： 要想读设备，首先要知道将要所读取设备的地址告诉从设备，从设备才能将数据放到（发送）SDA上使主设备读取，从设备将数据放入SDA上的过程，由硬件主动完成，不用人为的写入。所以首先先写入从机地址，然后+写控制命令，从机应答，应答成功，表示有这个设备，然后写入内部寄存器地址，此时不用再加写命令控制字，从机应答，应答成功，表示设备内有这个地址。然后主机继续发出：写入从机地址，然后+读命令，从机应答，应答成功，此时便可以读取数据了，从设备已经将数据放入到SDA上了。地址跟设备已经验证了，不用再进行验证。 启动信号与停止信号的时序图如下图所示： 数据位发送： 在I2C总线上传送的每一位数据都有一个时钟脉冲相对应（或同步控制），即在SCL串行时钟的配合下，在SDA上逐位地串行传送每一位数据。进行数据传送时，在SCL呈现高电平期间，SDA上的电平必须保持稳定，低电平为数据0，高电平为数据1。只有在SCL为低电平期间，才允许SDA上的电平改变状态。逻辑0的电平为低电压，而逻辑1则为高电平。时序如下图所示：
I2C总线原理及应用实例
I2C总线 原理及应 用实例 I2C(Inter－Integrated Circuit)总线是一种由PHILIPS公司开发的两线式串行总线，用于连接微控制器及其外围设备。I2C总线产生于在80年代，最初为 音频和视频设备开发，如今主要在服务器管理中使用，其中包括单个组件状态的 通信。例如管理员可对各个组件进行查询，以管理系统的配置或掌握组件的功能 状态，如电源和系统风扇。可随时监控内存、硬盘、网络、系统温度等多个参数， 增加了系统的安全性，方便了管理。 1 I2C总线特点 I2C总线最主要的优点是其简单性和有效性。由于接口直接在组件之上，因此I2C总线占用的空间非常小，减少了电路板的空间和芯片管脚的数量，降低了互 联成本。总线的长度可高达25英尺，并且能够以10Kbps的最大传输速率支持 40个组件。I2C总线的另一个优点是，它支持多主控(multimastering)，其中 任何能够进行发送和接收的设备都可以成为主总线。一个主控能够控制信号的传 输和时钟频率。当然，在任何时间点上只能有一个主控。 2 I2C总线工作原理 2.1 总线的构成及信号类型 I2C总线是由数据线SDA和时钟SCL构成的串行总线，可发送和接收数据。在CPU与被控IC之间、IC与IC之间进行双向传送，最高传送速率100kbps。各种 被控制电路均并联在这条总线上，但就像电话机一样只有拨通各自的号码才能工 作，所以每个电路和模块都有唯一的地址，在信息的传输过程中，I2C总线上并 接的每一模块电路既是主控器（或被控器），又是发送器（或接收器），这取决 于它所要完成的功能。CPU发出的控制信号分为地址码和控制量两部分，地址码 用来选址，即接通需要控制的电路，确定控制的种类；控制量决定该调整的类别 （如对比度、亮度等）及需要调整的量。这样，各控制电路虽然挂在同一条总线 上，却彼此独立，互不相关。 I2C总线在传送数据过程中共有三种类型信号，它们分别是：开始信号、结束信号和应答信号。 开始信号：SCL为高电平时，SDA由高电平向低电平跳变，开始传送数据。 结束信号：SCL为低电平时，SDA由低电平向高电平跳变，结束传送数据。 应答信号：接收数据的IC在接收到8bit数据后，向发送数据的IC发出特定的低电平脉冲，表示已收到数据。CPU向受控单元发出一个信号后，等待受控单 元发出一个应答信号，CPU接收到应答信号后，根据实际情况作出是否继续传递 信号的判断。若未收到应答信号，由判断为受控单元出现故障。 目前有很多半导体集成电路上都集成了I2C接口。带有I2C接口的单片机有：CYGNAL的 C8051F0XX系列，PHILIPSP87LPC7XX系列，MICROCHIP的PIC16C6XX 系列等。很多外围器件如存储器、监控芯片等也提供I2C接口。 3 总线基本操作 I2C规程运用主/从双向通讯。器件发送数据到总线上，则定义为发送器，器件接收数据则定义为接收器。主器件和从器件都可以工作于接收和发送状态。总
I2C总线时序详解之欧阳家百创编
I2C总线时序详解 欧阳家百（2021.03.07） 由于连接到I2C 总线的器件有不同种类的工艺（CMOS、NMOS、双极性），逻辑0（低）和逻辑1（高）的电平不是固定的，它由电源VCC的相关电平决定，每传输一个数据位就产生一个时钟脉冲。 数据的有效性 SDA 线上的数据必须在时钟的高电平周期保持稳定。数据线的高或低电平状态只有在SCL 线的时钟信号是低电平时才能改变。 I2C位传输数据有效性 起始和停止条件 SCL 线是高电平时，SDA 线从高电平向低电平切换，这个情况表示起始条件； SCL 线是高电平时，SDA 线由低电平向高电平切换，这个情况表示停止条件。
起始和停止条件一般由主机产生，总线在起始条件后被认为处于忙的状态 起始和停止条件 ，在停止条件的某段时间后总线被认为再次处于空闲状态。 如果产生重复起始条件而不产生停止条件，总线会一直处于忙的状态，此时的起始条件（S）和重复起始条件（Sr）在功能上是一样的。 字节格式 发送到SDA 线上的每个字节必须为8 位，每次传输可以发送的字节数量不受限制。每个字节后必须跟一个响应位。首先传输的是数据的最高位（MSB），如果从机要完成一些其他功能后（例如一个内部中断服务程序）才能接收或发送下一个完整的数据字节，可以使时钟线SCL 保持低电平，迫使主机进入等待状态，当从机准备好接收下一个数据字节并释放时钟线SCL 后数据传输继续。 应答响应 数据传输必须带响应，相关的响应时钟脉冲由主机产生。在响应的时钟脉冲期间发送器释放SDA 线（高）。 在响应的时钟脉冲期间，接收器必须将SDA 线拉低，使它在这个时钟脉冲的高电平期间保持稳定的低电平。
I2C串行接口介绍
I2C串行总线通信原理
采用串行总线技术可以使系统的硬件设计大大简化、系统的体积减小、可靠性提高。同时，系统的更改和扩充极为容易。 常用的串行扩展总线有：I2C （Inter IC BUS）总线、单总线（1－WIRE BUS）、SPI（Serial Peripheral Interface）总线等。本章仅讨论I2C串行总线。
一、IIC概述 IIC(Inter-Integrated Circuit)总线，许多文献写作I2C，主要用于同一电路板内各集成电路模块(IC)之间的连接。IIC采用双向2线制串行数据传输方式，简化IC之间的通信连接。IIC协议是PHILIPS公司于二十世纪八十年代初提出，其后，PHILIPS和其他厂商提供了种类丰富的IIC兼容芯片。目前，IIC总线标准已经成为世界性的工业标准。各大半导体公司推出了大量的带有IIC接口的芯片，如RAM、EEPROM、Flash ROM、A/D、D/A转换、 LED/LCD驱动、I/O接口、实时时钟等。
二、IIC总线特点 在硬件结构上，它采用数据(SDA)和时钟(SCL)两根线来完成数据的传输及外围器件的扩展，任何一个具有IIC总线接口的外围器件，不论其功能差别有多大，都具有相同的电气接口，因 此都可以挂接在总线上，使其连接方式变得十分 简单。 对各器件的寻址是软寻址方式，因此节点上没有必须的片选线，器件地址给定完全取决于器件 类型与单元结构，这也简化了IIC系统的硬件连接。
另外IIC总线能在总线竞争过程中进行总线控制权的仲裁和时钟同步，并且不会造成数据丢失，因此由IIC总线连接的多机系统可以是一个多主机系统，支持多主控。 串行的8位双向数据传输位速率在标准模式下可达100kbit/s，快速模式下可达400kbit/s，高速模式下可达3.4Mbit/s。
I2C总线协议及工作原理
I2C总线协议及工作原理 一、概述 1、I2C总线只有两根双向信号线。一根是数据线SDA，另一根是时钟线SCL。 SCL：上升沿将数据输入到每个EEPROM器件中；下降沿驱动EEPROM器件输出数据。(边沿触发) SDA：双向数据线，为OD门，与其它任意数量的OD与OC门成"线与"关系。 I2C总线通过上拉电阻接正电源。当总线空闲时，两根线均为高电平（SDL=1;SCL=1）。连到总线上的任一器件输出的低电平，都将使总线的信号变低，即各器件的SDA及SCL都是线“与”关系。 2、主设备与从设备 系统中的所有外围器件都具有一个7位的"从器件专用地址码"，其中高4位为器件类型，由生产厂家制定，低3位为器件引脚定义地址，由使用者定义。主控器件通过地址码建立多机通信的机制，因此I2C总线省去了外围器件的片选线，这样无论总线上挂接多少个器件，其系统仍然为简约的二线结构。终端挂载在总线上，有主端和从端之分，主端必须是带有CPU的逻辑模块，在同一总线上同一时刻使能有一个主端，可以有多个从端，从端的数量受地址空间和总线的最大电容400pF的限制。 主端主要用来驱动SCL line； 从设备对主设备产生响应； 二者都可以传输数据，但是从设备不能发起传输，且传输是受到主设备控制的。 二、协议 1.空闲状态 I2C总线总线的SDA和SCL两条信号线同时处于高电平时，规定为总线的空闲状态。此时各个器件的输出级场效应管均处在截止状态，即释放总线，由两条信号线各自的上拉电阻把电平拉高。 2.起始位与停止位的定义： 起始信号：当SCL为高期间，SDA由高到低的跳变；启动信号是一种电平跳变时序信号，而不是一个电平信号。 停止信号：当SCL为高期间，SDA由低到高的跳变；停止信号也是一种电平跳变时序信号，而不是一个电平信号。 起始和终止信号都是由主机发出的，在起始信号产生后，总线就处于被占用的状态；在终止信号产生后，总线就处于空闲状态。
I2C总线时序详解
I2C 总线时序详解 I2C总线位传输 由于连接到I2C总线的器件有不同种类的工艺（CMOSNMOS双极性），逻辑0 （低）和逻辑1 （高）的电平不是固定的，它由电源VCC的相关电平决定，每传输一个数据位就产生一个时钟脉冲。 数据的有效性 SDA线上的数据必须在时钟的高电平周期保持稳定。数据线的高或低电平状态只有在SCL线的时钟信号是低电平时才能改变。 I2C位传输数据有效性 起始和停止条件 SCL线是高电平时，SDA线从高电平向低电平切换，这个情况表示起始条件； SCL线是高电平时，SDA线由低电平向高电平切换，这个情况表示停止条件。 起始和停止条件一般由主机产生，总线在起始条件后被认为处于忙的状态 SDA
起始和停止条件 ，在停止条件的某段时间后总线被认为再次处于空闲状态。如果产生重复起始条件而不产生停止条件，总线会一直处于忙的状态，此时的起始条件（S）和重复起始条件（Sr）在功能上是一样的。 I2C总线数据传输 字节格式 发送到SDA线上的每个字节必须为8位，每次传输可以发送的字节数量不受限制。每个字节后必须跟一个响应位。首先传输的是数据的最高位 （MSB，如果从机要完成一些其他功能后（例如一个内部中断服务程序）才能接收或发送下一个完整的数据字节，可以使时钟线SCL保持低电平， 迫使主机进入等待状态，当从机准备好接收下一个数据字节并释放时钟线SCL后数据传输继续。应答响应 数据传输必须带响应，相关的响应时钟脉冲由主机产生。在响应的时钟脉冲期间发送器释放SDA线（高）。 在响应的时钟脉冲期间，接收器必须将SDA线拉低，使它在这个时钟 脉冲的高电平期间保持稳定的低电平。 通常被寻址的接收器在接收到的每个字节后，除了用CBUS地址开头的 数。
对I2C总线时序的一点理解以及ACK和NACK(NAK)
对I2C总线时序的一点理解以及ACK和NACK(NAK)
关键字：i2c ，IIC，bus，ACK，NACK，NAK，SDA，SCL，timing，master，slaver，时序，响应，总线 关于i2c的响应问题：对于每一个接收设备（从设备，slaver），当它被寻址后，都要求在接收到每一个字节后产生一个响应。因此，the master device 必须产生一个额外的时钟脉冲（第九个脉冲）用以和这个响应位相关联。 在这个脉冲期间，发出响应的从设备必须将SDA拉低并在时钟脉冲的高电平期间保持住。这表示该设备给出了一个ACK。如果它不拉低SDA线，就表示不响应（NACK）。 另外，在从机（发送方）发送完最后一个字节后主设备（接收方）必须产生一个不响应位，用以通知从机（发送方）不要再发送信息了，这样从机就知道该将SDA释放了，而后，主机发出一个停止位给slaver。 总结下，i2c通讯中，SDA 和SCL 都是有主机控制的，从设备只是能够将SDA 线拉低而已。对于SCL线，从机是没有任何能力去控制的。从机只能被动跟随SCL 再说的清楚些： 主机发送数据到从机的状态下：主机控制SCL信号线和SDA信号线，从机只是在SCL线为高的时候去被动读取SDA线。 主机读取从机的数据：主机来发出时钟信号，从机只是保证在时钟信号为高电平的时候的SDA的状态而已。 //---------------------------------------- 补充@201108311142 SDA和SCL已经通过上拉电阻被上拉，master可以控制（拉低或者释放）这两条线，而slaver只能控制SDA线。当master发送数据时，master会适时地将SDA和SCL拉低或释放(拉高)。确切的时序应该是这样的： 当master要发送一个start时，master会将SDA拉低，这就可以了，因为此时的SCL一定是High。好了，一个start就这样发出去了。而slaver也会发现这个start信号的发生，slaver便会准备好接收接下来的数据了。紧接着，master 要发送一个Byte的数据了，一位一位的发出这8个bits。这时master会先将SCL拉低，然后在SCL为低的状态下将一个bit准备好放到SDA上（比如要发送一个0，master就会通过拉低SDA来放好这个0），然后master会把SCL
I2C总线原理
?什么是I2C总线？ I2C即Inter IC，由Philips公司开发，是当今电子设计中应用非常广泛的串行总线之一，主要用于电压、温度监控，EEPROM数据的读写，光模块的管理等。 I2C总线只有两根线，SCL和SDA，SCL即Serial Clock，串行参考时钟，SDA 即Serial Data，串行数据。 ?I2C总线的速率能达到多少？ 标准模式下：100Kbps 快速模式下：400Kbps 高速模式下：3.4Mbps I2C总线结构如下图所示： 如上图所示，I2C是OC或OD输出结构，使用时必须在芯片外部进行上拉，上拉电阻R的取值根据I2C总线上所挂器件数量及I2C总线的速率有关，一般是标准模式下R选择10kohm，快速模式下R选取1kohm，I2C总线上挂的I2C 器件越多，就要求I2C的驱动能力越强，R的取值就要越小，实际设计中，一般是先选取4.7kohm上拉电阻，然后在调试的时候根据实测的I2C波形再调整R 的值。?I2C总线上最多能挂多少个I2C器件？ I2C总线上允许挂接I2C器件的数量由两个条件决定：
1).I2C从设备的地址位数。I2C标准中有7位地址和10位地址两种。如果是7位地址，允许挂接的I2C器件数量为：27＝128，如果是10位地址，允许挂接的I2C器件数量为：210＝1024，一般I2C总线上挂接的I2C器件不会太多，所以现在几乎所有的I2C器件都使用7位地址。 2).挂在I2C总线上所有I2C器件的管脚寄生电容之和。I2C总线规范要求，I2C总线容性负载最大不能超过470pF。 ?I2C总线是如何工作的？ 1).I2C总线传输的特点。 I2C总线按字节传输，即每次传输8bits二进制数据，传输完毕后等待接收端的应答信号ACK，收到应答信号后再传输下一字节。等不到ACK信号后，传输终止。空闲情况下，SCL和SDA都处于高电平状态。 2).如何判断一次传输的开始？ 如上图所示，I2C总线传输开始的标志是：SCL信号处于高电平期间，SDA 信号出现一个由高电平向低电平的跳变。 3).如何判断一次传输的结束？ 如上图所示，I2C总线传输结束的标志是：SCL信号处于高电平期间，SDA 信号出现一个由低电平向高电平的跳变。跟开始标识正好相反。 4).什么样的I2C数据才是有效的。
I2C总线时序与数据传输
16．1．2 I2C总线时序与数据传输 当I2C总线处在空闲状态时，因为各设备都是开漏输出，所以在上拉电阻的作用下，SDA和SCL均为高电平。I2C总线上启动一次数据传输过程的标志为主机发送的起始信号，起始信号的作用是通知从机准备接收数据。当数据传输结束时，主机需要发送停止信号，通知从机停止接收。因此，一次数据传输的整个过程由从起始信号开始，到停止信号结束。同时这两个信号也是启动和关闭I“C设备的信号。图16—2是I2C总线时序示意图，图中最左边和最右边给出了起始信号和停止信号的时序条件。 ＞起始信号时序：当SCL为高电平时，SDA由高电平跳变到低电平。 ＞停止信号时序：当SCL为高电平时，SDA由低电平跳变到高电平。 I2C总线规定，当SCL为高电平时，SDA的电平必须保持稳定不变的状态，只有当SCL 处在低电平时，才可以改变SDA的电平值，但起始信号和停止信号是特例。因此，当SCL 处于高电平时，SDA的任何跳变都会被识别成为一个起始信号或停止信号。 因此在I2C总线上的数据传输过程中，数据信号线5DA的变化只能发生在SCL为低电平的期间内。从图16—2中间部分的时序中．可以清楚地看到这一点。 在I2C总线的数据传输过程中，发送到SDA信号线上的数据以字节为单位，每个字节必须为8位，而且是高位在前，低位在后，每次发送数据的字节数量不受限制。 但在这个数据传输过程中需要着重强调的是，当发送方发送完每一字节后，都必须等待接收方返回一个应答响应信号ACK，如图16—3所示。 响应信号ACK宽度为1位，紧跟在8个数据位后面，所以发送1字节的数据需要9个SCL时钟脉冲。响应时钟脉冲也是由主机产生的，主机在响应时钟脉冲期间释放SDA线，使其处在高电平(见图16—3上面的信号)。而在响应时钟脉冲期间，接收方需要将SDA拉低，使SDA在响应时钟脉冲高电平期间保持稳定的低电平(见图16—3中间的信号)。 实际上，图16—3中上面和中间的两个信号应该“线与”后呈现在SDA上的。由于在这个过程中存在比较复杂的转换过程，所以将它们分开便于在下面做更仔细的分析。 ＞主机控制驱动SCL，发送9个时钟脉冲，前8个为传输数据所用，第9个为响应时钟脉冲(见图16—3下面的信号)。 ＞在前8个时钟脉冲期间，发送方作为发送器，控制SI)A输出8位数据到接收方。
I2C通信原理
I2C通信原理 一、 I2C的时序是比较复杂的，你如果能把I2C的时序弄清，那其他器件的时序都不成问题了。 我就按照我的理解来跟你讲吧。 直接用程序来说明吧。 NOP(),一个机器周期时间的延迟，12M晶振时为1微秒 NOPS（），4个NOP()。 sbit SDA P2^0; sbit SCL P2^1; 定义数据线和时钟线接口 首先，I2C有2个重要的线，SDA数据线SCL时钟线，当总线上没有进行信息传送时，SDA 和SCL都为高电平，我们称之为释放总线。 开始传送信息时，要有一个开始信号， 开始信号：定义为在SCL为高电平的时候，SDA从高电平拉低。 start() { SDA=1; NOP(); //同你图中SDA/SCL上升/下降所用时间1US SCL=1; NOPS(); //建立开始信号（同你图中TSU起始信号建立时间一样4US） SDA=0; //SDA拉低 NOPS(); SCL=0; //SCL拉低，钳住总线，准备发送或接收数据 NOP(); } 结束信号：与开始信号相反，在SCL为高电平时，SDA从低拉高 stop（） { SDA=0; NOP(); SCL=1; NOPS(); //建立信号时间 SDA=1; //拉高结束。 NOPS(); } 我晕，发现写了半天还有好多。。算了帮人帮到底了 发送/接收一个数据：数据的发送和接收都是在SCL为低电平的时候发生，因为SCL为高电平时已给了开始和结束信号。发送数据时，当数据准备读入时，将SCL线暂时拉高（SCL 为高时，SDA无法改变状态），保持一段时间然后拉低（同你图中的TDH，数据输出保持时间），这时数据则发送完毕到SDA上。接收则与之大同小异。当SDA线上有数据过来时，先将SCL拉高，建立好时间，然后拉低，数据则被读入。（关于如何被发出以及如何
C51串I2C总线共14页
I2C总线是Philips公司最先推出的一种双向数据传输总线，其仅使用两根连线便可以实现全双工同步数据传送。在I2C 总线中，一条为串行数据线（SDA），另一条为一条串行时钟线（SCL）。I2C总线占用引脚少，接口协议简单。目前多数公司均推出了I2C总线接口的各种器件，如存储器、A/D、D/A、键盘、LCD等，大大方便了用户的选择。 本章主要介绍了I2C总线的工作原理、寻址方式以及数据操作，并重点介绍了数据传输协议以及相应的C51子函数。最后通过具体的实例，介绍如何使用在没有I2C总线接口的单片机上读写具有I2C总线接口的E2PROM存储器。 1 I2C总线概述 I2C总线采用两线制，由数据线SDA和时钟线SCL构成。I2C 总线对数据通信进行了严格的定义。 1.1 I2C总线工作原理 典型的I2C总线系统结构，如图所示。I2C总线上可以挂接多个器件，其中每个器件必须都支持I2C总线通信协议。 1.2 I2C总线器件的寻址方式
由于所有器件都通过SCL和SDA连接在I2C总线上，因此，主器件在进行数据传输前需要通过寻址，选择需要通信的从器件。I2C总线上所有外围器件都需要有唯一的7位地址，由器件地址和引脚地址两部分组成。 器件地址是I2C器件固有的地址编码，器件出厂时就已经给 定，不可更改。 引脚地址是由I2C总线外围器件的地址引脚（A2，A1，A0）决定，根据其在电路中接电源正极、接地或悬空的不同，形 成不同的地址代码。 1.3 I2C总线数据操作 在I2C总线上，数据是伴随着时钟脉冲，一位一位地传送的，数据位由低到高传送，每位数据占一个时钟脉冲。I2C总线上的在时钟线SCL高电平期间，数据线SDA的状态就表示要传送的数据，高电平为数据1，低电平为数据0。在数据传送时，SDA上数据的改变在时钟线为低电平时完成，而SCL 为高电平时，SDA必须保持稳定，否则SDA上的变化会被当作起始或终止信号而致使数据传输停止。 1．写数据格式 2．读数据格式 2 I2C总线接口EEPROM存储器 目前，市场上I2C总线接口器件有多种，例如A/D转换器、
I2C总线接口电路设计..
FPGA与I2C总线器件接口电路设计 利用FPGA模拟I2C总线协议对I2C总线接口器件AT24C256 进行读写操作。利用按键输入读写命令和相应的地址、数据，对芯片进行读写操作，读写的数据用数码管显示。 一、I2C总线接口电路设计分析 1. I2C 总线协议 I2C 总线的两根通信线，一根是串行数据线SDA，另一根是串行时钟线SCL。多个符合I2C总线标准的器件都可以通过同一条I2C总线进行通信，而不需要额外的地址译码器。每个连接到总线上的器件都有一个唯一的地址作为识别的标志，都可以发送或接收数据。I2C 总线通信速率受主机控制，标准模式下可达100kbit/s。 一般具有I2C总线的器件其SDA、SCL引脚都为集电极（或漏极）开路结构。因此实际使用时，SDA 和SCL信号线必须加3~10K的上拉电阻。总线空闲时均保持高平。I2C总线接法如图1所示。 图1 I2C总线连接示意图 (1) I2C的主机和从机，发送器和接收器 产生I2C总线时钟信号和起始、停止控制信号的器件，称为主机，被主机寻址的器件称为从机。 任何将数据传送到I2C总线的器件称为发送器，任何从I2C总线接收数据的器件称为接收器。 主机和从机都可作为发送数据器件和接收数据器件。 (2) I2C 总线上数据的有效性： 时钟线SCL为高电平时，数据线SDA的任何电平变化将被看作总线的起始或停止信号； 在数据传送过程中，当时钟线SCL为高电平时，数据线SDA必须保持稳定状态，不允许有跳变；数据线SDA的状态只能在SCL低电平期间才能改变。即进行串行传送数据时，在SCL高电平期间传送位数据，低电平期间准备数据。 (3) 从机地址 I2C总线不需要额外的片选信号或地址译码。多个I2C总线接口器件可连接到一条I2C总线上，它们之间通过地址来区分。主机是主控制器件，只有一个主机的不需要地址。其它器件均为从机，均有器件地址，但必须保证同一条I2C总线上的器件地址不能重复。一般从机地址由7位地址位和1位读写位组成，地址位为高7位，读写位为最低位。读写位为0时，表示主机将向从机写入数据；读写位为1时，表示主机将要从从机读取数据。 (4) I2C 总线的通信时序
I2C总线时序详解
I2C总线时序详解 I2C总线位传输 由于连接到I2C 总线的器件有不同种类的工艺（CMOS、NMOS、双极性），逻辑0（低）和逻辑1（高）的电平不是固定的，它由电源VCC的相关电平决定，每传输一个数据位就产生一个时钟脉冲。 数据的有效性 SDA 线上的数据必须在时钟的高电平周期保持稳定。数据线的高或低电平状态只有在SCL 线的时钟信号是低电平时才能改变。 I2C位传输数据有效性 起始和停止条件 SCL 线是高电平时，SDA 线从高电平向低电平切换，这个情况表示起始条件； SCL 线是高电平时，SDA 线由低电平向高电平切换，这个情况表示停止条件。 起始和停止条件一般由主机产生，总线在起始条件后被认为处于忙的状态
起始和停止条件 ，在停止条件的某段时间后总线被认为再次处于空闲状态。 如果产生重复起始条件而不产生停止条件，总线会一直处于忙的状态，此时的起始条件（S）和重复起始条件（Sr）在功能上是一样的。 I2C总线数据传输 字节格式 发送到SDA 线上的每个字节必须为8 位，每次传输可以发送的字节数量不受限制。每个字节后必须跟一个响应位。首先传输的是数据的最高位（MSB），如果从机要完成一些其他功能后（例如一个内部中断服务程序）才能接收或发送下一个完整的数据字节，可以使时钟线SCL 保持低电平，迫使主机进入等待状态，当从机准备好接收下一个数据字节并释放时钟线SCL 后数据传输继续。 应答响应 数据传输必须带响应，相关的响应时钟脉冲由主机产生。在响应的时钟脉冲期间发送器释放SDA 线（高）。 在响应的时钟脉冲期间，接收器必须将SDA 线拉低，使它在这个时钟脉冲的高电平期间保持稳定的低电平。 通常被寻址的接收器在接收到的每个字节后，除了用CBUS 地址开头的数。