西安交通大学计算机系统结构实验报告CACHE
计算机系统结构实验报告
——Cache性能分析
班级：计算机05
姓名：陈浩
学号：10055112
日期：2013.5.21
一、实验目的及要求
1.加深对cache的基本概念，基本组织结构以及基本工作原理的理解；
2.掌握cache容量，相关度。块大小对cache性能的影响；
3.掌握降低cache不命中率的各种方法以及对这些方法对提高cache性能的好处；
4.理解LRU、FIFO和随机算法的基本思想以及它们对cache性能的影响。
二、实验环境
Vmware虚拟机，redhat 9.0 linux 操作系统，SimpleScalar模拟器
三、实验内容
1.运行模拟器SimpleScalar ；
2.在基本配置情况下运行矩阵乘计算程序统计Cache失效次数，并统计三种不同类型的失效；
3.改变Cache容量，统计各种失效的次数，并进行分析；
4.改变Cache的相联度，统计各种失效的次数，并进行分析；
5.改变Cache块大小，统计各种失效的次数，并进行分析；
6.改变Cache的替换策略，统计各种失效次数，并分析。
四、实验步骤
1.所用程序已由老师在服务器上编写好，并且模拟环境也在服务器上，我
们通过直接调用来进行模拟。
2.我们使用simplescalar中的模拟器sim-cache对a.out模拟执行
3.Cache容量对Cache性能的影响
1)容量为8KB（256*32*1*1）
dl1.accesses 57483 # total number of accesses
dl1.hits 56678 # total number of hits
dl1.misses 805 # total number of misses
dl1.replacements 549 # total number of replacements
dl1.writebacks 416 # total number of writebacks
dl1.invalidations 0 # total number of invalidations
dl1.miss_rate 0.0140 # miss rate (i.e., misses/ref)
dl1.repl_rate 0.0096 # replacement rate (i.e., repls/ref)
dl1.wb_rate 0.0072 # writeback rate (i.e., wrbks/ref)
dl1.inv_rate 0.0000 # invalidation rate (i.e., invs/ref)
2)容量为4KB（128*32*1*1）
dl1.accesses 57483 # total number of accesses
dl1.hits 56273 # total number of hits
dl1.misses 1210 # total number of misses
dl1.replacements 1082 # total number of replacements
dl1.writebacks 748 # total number of writebacks
dl1.invalidations 0 # total number of invalidations
dl1.miss_rate 0.0210 # miss rate (i.e., misses/ref)
dl1.repl_rate 0.0188 # replacement rate (i.e., repls/ref)
dl1.wb_rate 0.0130 # writeback rate (i.e., wrbks/ref)
dl1.inv_rate 0.0000 # invalidation rate (i.e., invs/ref)
3)容量为2KB（64*32*1*1）
dl1.accesses 57483 # total number of accesses
dl1.hits 55452 # total number of hits
dl1.misses 2031 # total number of misses
dl1.replacements 1967 # total number of replacements
dl1.writebacks 1327 # total number of writebacks
dl1.invalidations 0 # total number of invalidations
dl1.miss_rate 0.0353 # miss rate (i.e., misses/ref)
dl1.repl_rate 0.0342 # replacement rate (i.e., repls/ref)
dl1.wb_rate 0.0231 # writeback rate (i.e., wrbks/ref)
dl1.inv_rate 0.0000 # invalidation rate (i.e., invs/ref)
从面的运行结果中，我们提取所需要的一级数据cache的信息，如下表所示：
从上表，我们可以分析出，随着cache容量的不断增加，程序的失效率不断降低。容量失效和冲突失效的次数随着cache容量的增加不断地减少，而强制性失效次数则不断地增加。
4.Cache相联度对Cache性能的影响
改变simplescalar模拟器中的一级数据cache的相联度大小。与此同时固定cache的容量16KB、块大小32byte以及替换策略为LRU等参数。
1）相联度为1路时：
2）相联度为2路时：
3）相联度为4路时：
从上面的运行结果中，我们提取所需要的一级数据cache的信息，如下表所示：
从上表，我们可以分析得出，随着相联度的增加，程序的失效率逐渐降低，但降低的幅度比较小。容量失效和冲突失效的次数随着相联度的增加不断地减少，而强制性的失效次数则不断地增加。
5.Cache块大小对Cache性能的影响
改变simplescalar模拟器中的一级数据cache的块大小。与此同时固定Cache 的容量为32KB、相联度为2以及替换策略为LRU等参数。
1）块大小为8byte时，
2）块大小为16byte时，
3）当块大小为32byte时，
对上面的运行结果，我们提取所需要的一级数据cache的信息，如下表所示：
从上表，我们可以分析得出，随着块大小的增加，程序的失效率逐渐地降低。容量失效和冲突失效的次数随着块大小的增加，基本维持在一个稳定的值，而强制性的失效次数则不断地降低，且幅度比较大。
6.Cache的替换策略对Cache性能的影响
改变simplescalar模拟器中的一级数据cache的替换策略。与此同时固定Cach e的块大小为32byte、相联度为2。在Cache容量为2KB、4KB、8KB和64KB的情况下，分别进行测试。
容量为2KB时，使用了LRU替换策略
使用了RANDOM策略
容量为4KB时，使用了LRU替换策略
使用了RANDOM策略
容量为8KB时，使用了LRU策略
使用了RANDOM策略
对上面的运行结果，我们提取所需要的一级数据cache信息，如下表所示：
从上表我们可以分析得出，最近最少使用策略（LRU）相对较好，但它与随机策略在一定的cache容量范围内相差不大。容量失效和冲突失效次数，使用LRU 替换策略的情况下，比较少；而强制性失效次数，使用RANDOM替换策略的情况下，比较少。
五、总结
通过这次实验，我了解cache容量、大小、相联度、替换算法对cache性能的影响。实验过程遇到很多问题，我通过和同学的沟通交流，逐一理解并解决了问题。
西安交通大学接口技术实验报告
西安交通大学 微型计算机接口技术实验报告 班级:物联网 姓名: 学号：
实验一基本I/O扩展实验 一、实验目的 1、了解 TTL 芯片扩展简单 I/O 口的方法，掌握数据输入输出程序编制的方法； 2、对利用单片机进行 I/O 操作有一个初步体会。 二、实验内容 74LS244 是一种三态输出的8 总线缓冲驱动器，无锁存功能，当G 为低电平时，Ai 信号传送到Yi，当为高电平时，Yi 处于禁止高阻状态。 74LS273 是一种8D 触发器，当CLR 为高电平且CLK 端电平正跳变时，D0——D7 端数据被锁存到8D 触发器中。 实验原理图： 三、实验说明 利用74LS244 作为输入口，读取开关状态，并将此状态通过74LS273 再驱动发光二极管显示出来，连续运行程序，发光二极管显示开关状态。
四、实验流程图 五、实验连线 1、244的cs连接到CPU地址A15，Y7—Y0连接开关K1-K8; 2、273的CS连接到CPU地址A14，Q7-Q0连接到发光二极管L1-L8; 3、该模块的WR,RD连接CPU的WR,RD,数据线AD7-AD0，地址线A7-A0分别与CPU的数据线AD7-AD0，地址线A7-A0相连接。
六、程序源代码（略） 七、实验结果 通过开关K01 到K08 可以对应依次控制LED 灯的L1 到L8 ，即当将开关Ki 上拨时，对应的Li 被点亮，Ki 下拨时，对应的Li熄灭。 此外，如果将开关拨到AAH 时，将会产生LED 灯左移花样显示；如果开关拨到55H 时，将会产生LED 灯右移花样显示。 七、实验心得 通过本次实验，我了解了TTL 芯片扩展简单I/O 口的方法，同时也对数据输入输出程序编制的方法有一定的了解与掌握，对利用单片机进行I/O 操作有一个初步体会，实验使我对自己在课堂上学的理论知识更加理解，同时也锻炼了我的动手操作能力。
西安交通大学 非线性电路实验报告
Duffing 方程及其在信号检测中的应用 李禹锋 （西安交通大学电力设备电气绝缘国家重点实验室，陕西西安710049） 摘要：在工程领域中，在噪声环境下对信号进行检测一直都是研究的重点课题。混沌理论表明一类混沌系统在一定条件下对小信号具有参数敏感性，同时对噪声具有免疫力，因此使得它在信号检测中非常具有发展潜力。为此，本文分析了Duffing 方程的动力学特性，研究了利用Duffing 方程来进行微弱信号检测的原理和过程，并在Matlab 平台下进行了仿真实验。结果表明，可以利用Duffing 方程在噪声背景下进行信号的检测。 关键词：混沌理论；信号检测； Duffing 方程；仿真研究 1 引言 在噪声背景中检测微弱的有用信号是工程应用中的一个重要内容，前人已经开展了大量的研究工作。传统的基于线性理论的信号检测方法由于对噪声背景下的输出信噪比难以提高而存在一定局限性，尤其在对强噪声背景下的微弱信号检测更是受到了限制。然而很多研究证明，利用“混沌振子对周期小信号具有敏感依赖性，而对噪声具有免疫性”的特点，从噪声背景中提取微弱的周期信号是一种行之有效的方法，引起了人们极大的兴趣[1]。 在众多的信号检测中，正弦或余弦信号的检测占有极其重要的地位，在许多领域中有着极其广泛的应用。本文采用余弦小信号作为检测对象，在Matlab 平台下，对Duffing 方程及其在信号检测中的应用进行了初步探讨。 2 基于Duffing 方程的信号检测 2.1 Duffing 方程的数学模型及分析 Duffing 方程已被证明是混沌系统，大量学者对其进行过许多研究，研究它的动力学行为可以揭示系统的各种性质。Duffing 系统所描述的非线性动力学系统表现出丰富的非线性动力学特性，目前已成为研究混沌现象的常用模型[2]。 霍尔姆斯型Duffing 方程为： 232()()cos()d x dx k x t x t t dt dt γω+-+=(1) 式中，cos()t γ为周期策动力；k 为阻尼比；-x (t )+x 3(t )为非线性恢复力[3]。其状态方程为： dx y dt =(2) 3cos()dy ky x x t dt γω=-+-+(3) 在k 固定的情况下，系统状态随γ的变化出现变化，具体分析如下： (1)当策动力γ为0时，计算得到相平面中结点为(0,0)和鞍点为(±1,0)。系统
模式识别第二次上机实验报告
北京科技大学计算机与通信工程学院 模式分类第二次上机实验报告 姓名：XXXXXX 学号：00000000 班级：电信11 时间：2014-04-16
一、实验目的 1．掌握支持向量机（SVM）的原理、核函数类型选择以及核参数选择原则等； 二、实验内容 2.准备好数据，首先要把数据转换成Libsvm软件包要求的数据格式为： label index1:value1 index2:value2 ... 其中对于分类来说label为类标识，指定数据的种类；对于回归来说label为目标值。（我主要要用到回归） Index是从1开始的自然数，value是每一维的特征值。 该过程可以自己使用excel或者编写程序来完成，也可以使用网络上的FormatDataLibsvm.xls来完成。FormatDataLibsvm.xls使用说明： 先将数据按照下列格式存放（注意label放最后面）： value1 value2 label value1 value2 label 然后将以上数据粘贴到FormatDataLibsvm.xls中的最左上角单元格，接着工具->宏执行行FormatDataToLibsvm宏。就可以得到libsvm要求的数据格式。将该数据存放到文本文件中进行下一步的处理。 3.对数据进行归一化。 该过程要用到libsvm软件包中的svm-scale.exe Svm-scale用法： 用法：svmscale [-l lower] [-u upper] [-y y_lower y_upper] [-s save_filename] [-r restore_filename] filename （缺省值：lower = -1，upper = 1，没有对y进行缩放）其中，-l：数据下限标记；lower：缩放后数据下限；-u：数据上限标记；upper：缩放后数据上限；-y：是否对目标值同时进行缩放；y_lower为下限值，y_upper为上限值；（回归需要对目标进行缩放，因此该参数可以设定为–y -1 1 ）-s save_filename：表示将缩放的规则保存为文件save_filename；-r restore_filename：表示将缩放规则文件restore_filename载入后按此缩放；filename：待缩放的数据文件（要求满足前面所述的格式）。缩放规则文件可以用文本浏览器打开，看到其格式为： y lower upper min max x lower upper index1 min1 max1 index2 min2 max2 其中的lower 与upper 与使用时所设置的lower 与upper 含义相同；index 表示特征序号；min 转换前该特征的最小值；max 转换前该特征的最大值。数据集的缩放结果在此情况下通过DOS窗口输出，当然也可以通过DOS的文件重定向符号“>”将结果另存为指定的文件。该文件中的参数可用于最后面对目标值的反归一化。反归一化的公式为： （Value-lower）*（max-min）/(upper - lower)+lower 其中value为归一化后的值，其他参数与前面介绍的相同。 建议将训练数据集与测试数据集放在同一个文本文件中一起归一化，然后再将归一化结果分成训练集和测试集。 4.训练数据，生成模型。 用法：svmtrain [options] training_set_file [model_file] 其中，options（操作参数）：可用的选项即表示的涵义如下所示-s svm类型：设置SVM 类型，默
西安交大数字图像处理第二次实验报告
数字图像处理第二次作业
摘要 本次报告主要记录第二次作业中的各项任务完成情况。本次作业以Matlab 2013为平台，结合matlab函数编程实现对lena.bmp,elain1.bmp图像文件的相关处理：1.分别得到了lena.bmp 512*512图像灰度级逐级递减8-1显示，2.计算得到lena.bmp图像的均值和方差，3.通过近邻、双线性和双三次插值法将lena.bmp zoom到2048*2048，4. 把lena和elain 图像分别进行水平shear（参数可设置为1.5，或者自行选择）和旋转30度，并采用用近邻、双线性和双三次插值法zoom到2048*2048。以上任务完成后均得到了预期的结果。 1.把lena 512*512图像灰度级逐级递减8-1显示 （1）实验原理： 给定的lena.bmp是一幅8位灰阶的图像，即有256个灰度色。则K位灰阶图像中某像素的灰度值k(x,y)(以阶色为基准)与原图同像素的灰度值v(x,y)(以256阶色为基准)的对应关系为： 式中floor函数为向下取整操作。取一确定k值，对原图进行上式运算即得降阶后的k位灰阶图像矩阵。 （2）实验方法 首先通过imread()函数读入lena.bmp得到图像的灰度矩阵I，上式对I矩阵进行灰度降阶运算，最后利用imshow()函数输出显示图像。对应源程序为img1.m。 （3）处理结果 8灰度级
7灰度级 6灰度级 5灰度级
4灰度级 3灰度级 2灰度级
1灰度级 （4）结果讨论： 由上图可以看出，在灰度级下降到5之前，肉眼几乎感觉不出降阶后图像发生的变化。但从灰度级4开始，肉眼明显能感觉到图像有稍许的不连续，在灰度缓变区常会出现一些几乎看不出来的非常细的山脊状结构。随着灰度阶数的继续下降，图像开始出现大片的伪轮廓，灰度级数越低，越不能将图像的细节刻画出来，最终的极端情况是退化为只有黑白两色的二值化图像。由此可以得出，图像采样的灰度阶数越高，灰度围越大，细节越丰富，肉眼看去更接近实际情况。 2.计算lena图像的均值方差 （1）实验原理 对分辨率为M*N的灰度图像，其均值和方差分别为： （2）实验方法 首先通过imread（）函数读入图像文件到灰度矩阵I中，然后利用 mean2函数和std2函数计算灰度矩阵（即图像）的均值和标准差，再由标准差平方得到方差。对应源程序：img1.m （3）处理结果 均值me =99.0512，标准差st =52.8776，方差sf =2.7960e+03。 （4）结果分析 图像的均值可反应图像整体的明暗程度，而方差可以反应图像整体的对比度情况，方差越大，图像的对比度越大，可以显示的细节就越多。 3.把lena图像用近邻、双线性和双三次插值法zoom到2048*2048； （1）实验原理 图像插值就是利用已知邻近像素点的灰度值来产生未知像素点的灰度值，以便由原始图
实验1 Cache性能分析
实验1 Cache性能分析 1 实验目的 (1)加深对Cache的基本概念、基本组织结构以及基本工作原理的理解。 (2)掌握Cache容量、相联度、块大小对Cache性能的影响。 (3)掌握降低Cache 2 实验平台 采用MyCache模拟器。 MyCache模拟器的使用方法： (1) 双击MyCache.exe，启动模拟器。 (2) 系统打开操作界面，如下图所示： (3) 写不命中时的调块策略。可以直接从列表中选择。 (4) 访问地址可以选择来自地址流文件，也可以选择手动输入。如果是前者，则可以通过单击“浏览”按钮，从模拟器所在文件夹下的“地址流”文件夹中选取地址流文件（.din）文件，然后执行。执行得方式可以是单步，也可以选择一次执行结束。如果选择手动输入，就可以在“执行控制”区域中输入块地址，然后单击“访问”按钮。系统会在界面的右边显示访问类型、地址、块号以及块内地址。 3 实验内容和步骤 3.1 Cache容量对不命中率的影响 (1) 启动MyCache。 (2) 单击“复位”按钮，将各参数设置为默认值。 (3) 选择一个地址流文件。具体方法：选择“访问地址”→“地址流文件”选项，然后单击“浏览”按钮，从本模拟器所在的文件夹下的“地址流”文件夹中选取。 (4) 选择不同的Cache容量，包括2KB，4 KB，8 KB，16 KB，32 KB，64 KB，128 KB和256 KB，分别执行模拟器（单击“执行到底”按钮就可执行），然后在表1.1中记录各种情况下的不命中率。 地址流文件名：all.din 表1.1 不同容量下Cache的不命中率
(5)指明地址流文件名，以容量为横坐标，画出不命中率虽Cache容量变化而变化的曲线 (6) 根据该模拟结果，能得出什么结论？ 相同的地址流文件，Cache容量越大，Cache的不命中率越低，命中率越高，但当Cache 容量达到一定程度时，Cache的命中率将不变。 3.2 相联度对不命中率的影响 (1) 单击“复位”按钮，将各参数设置为默认值。此时的Cache容量为64KB。 (2) 选择一个地址流文件。具体方法：选择“访问地址”→“地址流文件”选项，然后单击“浏览”按钮，从本模拟器所在的文件夹下的“地址流”文件夹中选取。 (3) 选取不同的Cache相联度，包括直接映像、2路、4路、8路、16路和32路。分别执行模拟器（单击“执行到底”按钮），然后再表1.2中记录各种情况下的不命中率。 地址流文件名：all.din (4) 把Cache的容量设置为256KB，重复（3）步骤填表1.3。
Java网上订餐系统与分析大型实验报告
Java系统与分析大型实验报告设计题目：基于JavaEE的网上订餐系统 班级：软件801 姓名：*** 学号：*** 指导老师：*** 2011年12月
1、需求分析 网上订餐系统需要提供客户快捷、方便的订餐服务，开发本系统的具体要求如下： （1）在系统首页需要提供推荐菜单、热门菜单已经菜单搜索功能，方便用户快速选购自己喜欢的菜单。 （2）系统要求用户进行注册和登录。 （3）在用户订餐完毕后，需要能够自动计算菜单价格。同时在用户提交订单时，需要用户确定订单无误，同时还将自动生成订单号，并保存到系统的剪贴板中，方便用户保存订单号。 （4）系统还需要提供会员服务功能，会员每消费一块钱将增加一积分。同时在系统首页将显示积分榜，鼓励会员消费。 （5）系统需要提供菜单分类查看功能，从而方便用户选购。 2、功能分析 模块： 餐店简介模块：用来介绍餐店信息，例如餐店名称、联系人、地址、电话等。 美食分类模块：用来分类显示美食信息，可以通过单击菜单来查看菜单详细信息，可以发表评论信息。 订餐模块：点击菜单的订餐按钮，进入购物车，提供订餐功能。 会员中心模块：用来显示会员身份信息，并提供会员信息更新功能。 订单查询模块：负责订单的查询功能，提供订单时间、订单号查询功能。 功能说明用例图： 用户 查询菜单 提交订单 删除订单图1 用户用例图
管理员 查询菜单 添加菜单 删除菜单 查询订单 删除订单 图2 管理员用例图 3、系统设计 系统流程图： 身份识别 是否合法后台订餐页面 是查看美事信息放入购物车查看购物车提交订单查看订单否 评价美食 图3 前台系统流程图 身份识别 是否合法 后台订餐页面 是增加美食删除美事查看订单删除订单修改美事信息 否 图4 后台系统流程图
西 安 交 通 大 学 实 验 报 告 生物信息学
课程生物信息学实验名称核酸和蛋白质序列数据的使用系别实验日期： 专业班级组别交报告日期： 姓名学号报告退发：（订正、重做） 同组人无教师审批签字： 实验目的：了解常用的序列数据库，掌握基本的序列数据信息的查询方法。 实验步骤：在序列数据库中查找某条基因序列（insulin人的），通过相关一系列数据库的搜索、比对与结果解释 实验结果： 1.该基因的功能是？ DNA结合、RNA结合、雄激素受体结合、酶结合、蛋白结合、转录激活活性、转录调控区的DNA结合、微管蛋白结合、泛素蛋白与连接酶结合、泛素蛋白连接酶的活性、提高泛素蛋白连接酶的活性、锌离子结合 3. 该蛋白质有没有保守的功能结构域 该蛋白质有保守的功能结构域。分别为cd00027（Location:1763 –1842 Blast Score: 107）cd00162（Location:23 –68 Blast Score: 134）pfam04873（Location:655 –978 Blast Score: 1301）pfam12820（Location:344 –507 Blast Score: 809）pfam13923（Location:20 –65 Blast Score: 135） 4. 该蛋白质的功能是怎样的？ ①E3泛素蛋白连接酶，专门介导L YS-6'-联泛素链的形成，并通过促胞对DNA损伤的反应，在DNA修复中起着核心的作用；目前还不清楚是否也介导其他类型的泛素链形成。E3泛素蛋白连接酶的活性是其抑癌能必需的。②BARD1- BRCA1异源二聚体协调各种不同的细胞通路，如DNA损伤修复，泛素化和转录调控，以维持基因组稳定性。③调节中心体微核。 ④从G2到有丝分裂的正常细胞周期进程所必需的。⑤参与转录调控在DNA损伤反应中的P21。⑥为FANCD2靶向DNA损伤位点所需。⑦可以用作转录调控因子。⑧绑定到ACACA 和防止其去磷酸化，抑制脂质合成。 5. 该蛋白质的三级结构是什么？如果没有的话， 和它最相似的同源物的结构是什么样子的？给出 示意图。 该蛋白有三级结构，如图所示
计算机组成原理之Cache模拟器的实现
实验一Cache模拟器的实现 一.实验目的 (1)加深对Cache的基本概念、基本组织结构以及基本工作原理的理解。 (2)掌握Cache容量、相联度、块大小对Cache性能的影响。 (3)掌握降低Cache不命中率的各种方法以及这些方法对提高Cache性能的好处。 (4)理解LRU与随机法的基本思想以及它们对Cache性能的影响。 二、实验内容和步骤 1、启动Cachesim 2.根据课本上的相关知识，进一步熟悉Cache的概念和工作机制。 Cache概念：高速缓冲存 Cache工作机制：大容量主存一般采用DRAM，相对SRAM速度慢，而SRAM速度快，但价格高。程序和数据具有局限性，即在一个较短的时间内，程序或数据往往集中在很小的存储器地址范围内。因此，在主存和CPU之间可设置一个速度很快而容量相对较小的存储器，在其中存放CPU当前正在使用以及一个较短的时间内将要使用的程序和数据，这样，可大大加快CPU访问存储器的速度，提高机器的运行效率 3、依次输入以下参数：Cache容量、块容量、映射方式、替换策略和写策略。Cache容量块容量映射方式替换策略写策略 8 32 全相联映射先进先出算法写回法（1）Cache容量： 启动CacheSim，提示请输入Cache容量，例如1、2、4、8......。此处选择输入4。 （2）块容量： 如下图所示，提示输入块容量，例如1、2、4、8......。此处选择输入16。
（3）映射方式： 如下图所示，提示输入主存储器和高速缓存之间的assoiativity方法（主存地址到Cache地址之间的映射方式），1代表直接映射（固定的映射关系）、2代表组相联映射（直接映射与全相联映射的折中）、3代表全相联映射（灵活性大的映射关系）。此处选择全相联映射。 （4）替换策略： 如下图所示，提示输入替换策略，1代表先进先出（First-In-First-Out,FIFO）算法、2代表近期最少使用（Least Recently Used，LRU）算法、3代表最不经常使用（Least Frequently Used，LFU）、4代表随机法（Random）。此处选择先进先出。 （5）写策略： 如下图所示，提示输入Cache的读写操作，1代表写直达法（存直达法）即写操作时数据既写入Cache又写入主存、2代表写回法（拷回法）即写操作时只把数据写入Cache而不写入主存，但当Cache数据被替换出去时才写回主存。
西安交通大学实验报告
西安交通大学实验报告 课程_大学计算机_实验名称_检索绘图音频及图像处理_第页共页 系别_____ 能动学院___________ 实验日期年月日专业班级________________组别_____________ 实验报告日期年月日姓名________________学号_____________ 报告退发 ( 订正、重做 ) 同组人_________________________________ 教师审批签字 ●目标任务： 一. 信息检索 1．使用百度地图网站搜索西安交通大学南门到西安大唐芙蓉园的公交线路。（屏幕截图）2．在本校图书馆网站查找两门课程的教学参考书（屏幕截图）。 3．使用百度图片网站搜索有关“飞机”和“天空”的图片，各下载一张，并分别命名为：天空.jpg，飞机.jpg。 4．使用Ei检索，检索目前中国高速铁路（High-speed railway in China）相关的工程论文（屏幕截图） 二. 矢量图绘制 题目：使用Microsoft Office Visio 2010办公绘图软件，绘制流程图。 要求：参见实验教材p27，“四. 实验任务和要求”。 三．数字音频处理 题目：使用GoldWave音频处理软件，完成手机铃声制作 要求：从网上下载一个音乐文件，选取最喜爱的片段，将其保存成手机要求的音频格式（如MP3、WAV）作为手机铃声（存放为另一个音乐文件）。 结果：在实验报告中，粘贴两个音乐文件的属性对话框屏幕截图。（分析文件的大小与占用空间的不同） GoldWave软件存放地址： D:\计算机应用技术基础、ECAT.Software\ECAT-Software\GoldWave.rar 或从网上下载。 四．数字图像处理 题目：使用Photoshop软件进行“飞行编队”图像设计。 要求：参见实验教材p37，“四. 实验任务和要求”（1）飞行编队设计。 结果：将设计的“三角飞行编队图片”粘贴到实验报告中。 最后上传实验报告。 ●实验环境
根据spim的cache实验
汕头大学实验报告 学院: 工学院系: 计算机系专业: 计算机科学与技术年级: 13实验时间: 2015.6.16 姓名: 林子伦学号: 2013101030实验名称：基于SPIM-CACHE的Cache实验 一．实验目的： （1）熟悉SPIM-CACHE模拟器环境 （2）深入认识CACHE的工作原理及其作用。 二．实验内容： （1）阅读实验指导书资料（虚拟教室提供了英文论文的电子版本）； （2）下载SPIM-CACHE软件，理解英文论文的基本内容之后，给出几种典型的cache配置，运行英文论文提供的代码，记录运行时CACHE命中率等重要数据；（3）运行Fig.4代码，了解mapping functions 即映射规则 （4）运行Fig.7代码，了解temporal and spatial locality 即时空局部性，进一步理解cache的工作原理； （5）运行Fig.8代码，运行学习replacement algorithms 即替代算法，理解其工作原理。 三．实验地点，环境 实验地点：软件工程实验室 实验环境： 操作系统：Microsoft Windows 8 中文版 处理器：Intel(R) Core(TM) i3-3120M CPU @ 2.50GHz 2.50GHz 内存： 4.00GB（3.82GB 可用） 四．实验记录及实验分析（80%）： 4.1实验前配置： 1) 按下图配置好Spim设置
2）关于实验中cache设置如下(具体配置根据下面实验要求) ——》 ——》 Cache size ——cache大小 Block size ——块大小 Mapping ——组相连 4.2实验一：fig4.s 实验目的：Algorithm and corresponding code to study mapping functions Cache配置：256-B size, 16-B line size, four-way set associative 实验操作： 1) Ctrl+O 打开运行代码fig4.s 代码如下： .data 0x10000480 Array_A: .word 1,1,1,1,2,2,2,2 .data 0x10000CC0 Array_B: .word 3,3,3,3,4,4,4,4 .text .globl _start _start: la $2,Array_A li $6,0 li $4,8 loop: lw $5,0($2) add $6,$6,$5 addi $2,$2,4
Cache命中率分析工具的使用(附源代码)
题目：安装一种Cache命中率分析工具，并现场安装、演示。 一、什么是CPU-Cache CPU缓存（Cache Memory）是位于CPU与内存之间的临时存储器，它的容 量比内存小的多但是交换速度却比内存要快得多。高速缓存的出现主要是为了解 决CPU运算速度与内存读写速度不匹配的矛盾，因为CPU运算速度要比内存读 写速度快很多，这样会使CPU花费很长时间等待数据到来或把数据写入内存。 在缓存中的数据是内存中的一小部分，但这一小部分是短时间内CPU即将访问的，当CPU调用大量数据时，就可先缓存中调用，从而加快读取速度。CPU包 含多个核心，每个核心又有独自的一级缓存（细分成代码缓存和数据缓存）和二 级缓存，各个核心之间共享三级缓存，并统一通过总线与内存进行交互。 二、关于Cache Line 整个Cache被分成多个Line，每个Line通常是32byte或64byte，Cache Line 是Cache和内存交换数据的最小单位，每个Cache Line包含三个部分 Valid：当前缓存是否有效 Tag：对应的内存地址 Block：缓存数据 三、Cache命中率分析工具选择 1、Linux平台：Valgrind分析工具； 2、Windows平台如下： java的Jprofiler； C++的VisualStudio2010及以后的版本中自带profile工具； Application Verifier； intel vtune等。 四、选用Valgrind分析工具在Linux-Ubuntu14.04环境下实验 1.Valgrind分析工具的常用命令功能： memcheck：检查程序中的内存问题，如泄漏、越界、非法指针等。 callgrind：检测程序代码的运行时间和调用过程，以及分析程序性能。 cachegrind：分析CPU的cache命中率、丢失率，用于进行代码优化。 helgrind：用于检查多线程程序的竞态条件。 massif：堆栈分析器，指示程序中使用了多少堆内存等信息。 2.Valgrind分析工具的安装： 使用Ubuntu统一安装命令：sudo apt-get install valgrind 之后等待安装完成即可。 安装界面如图（由于我已经安装了此工具，而且没有更新的版本，图上结果为无可用升级）。
西安交通大学检测技术课内实验报告
西安交通大学 现代检测技术实验报告 实验一金属箔式应变片——电子秤实验 实验二霍尔传感器转速测量实验 实验三光电传感器转速测量实验 实验四E型热电偶测温实验 实验五E型热电偶冷端温度补偿实验
实验一 金属箔式应变片——电子秤实验 一、实验目的： 了解金属箔式应变片的应变效应，直流全桥工作原理和性能，了解电路的定标。 二、实验仪器： 应变传感器实验模块、托盘、砝码、数显电压表、±15V 、±4V 电源、万用表（自备）。 三、实验原理： 电阻丝在外力作用下发生机械变形时，其电阻值发生变化，这就是电阻应变效应，描述电阻应变效应的关系式为 ε?=?k R R （1-1） 式中 R R ?为电阻丝电阻相对变化； k 为应变灵敏系数； l l ?= ε为电阻丝长度相对变化。 金属箔式应变片就是通过光刻、腐蚀等工艺制成的应变敏感组件。如图1-1所示，将四 个金属箔应变片分别贴在双孔悬臂梁式弹性体的上下两侧，弹性体受到压力发生形变，应变片随弹性体形变被拉伸，或被压缩。 图1-1 双孔悬臂梁式称重传感器结构图
图1-2 全桥面板接线图 全桥测量电路中，将受力性质相同的两只应变片接到电桥的对边，不同的接入邻边，如图3-1，当应变片初始值相等，变化量也相等时，其桥路输出 Uo=R R E ?? （3-1） 式中E 为电桥电源电压。 R R ?为电阻丝电阻相对变化； 式3-1表明，全桥输出灵敏度比半桥又提高了一倍，非线性误差得到进一步改善。 电子称实验原理同全桥测量原理，通过调节放大电路对电桥输出的放大倍数使电路输出电压值为重量的对应值，电压量纲（V ）改为重量量纲（g ）即成一台比较原始的电子称。 四、实验内容与步骤 1．应变传感器上的各应变片已分别接到应变传感器模块左上方的R1、R2、R3、R4上，可用万用表测量判别，R1=R2=R3=R4=350Ω。 2．差动放大器调零。从主控台接入±15V 电源，检查无误后，合上主控台电源开关，将差动放大器的输入端Ui 短接并与地短接，输出端Uo 2接数显电压表（选择2V 档）。将电位器Rw3调到增益最大位置（顺时针转到底），调节电位器Rw4使电压表显示为0V 。关闭主控台电源。（Rw3、
西南交大c实验报告
实验__8__实验报告 教学班级：_26_ 学生学号：_201_ 学生：_ _ 实验日期：__5.26___ 实验地点：_________(机房) 指导教师签名：__________ 实验成绩：___________ 一、实验目的 1．掌握对数值型一维数组的使用方法； 2．掌握对数组的插入、删除、修改、排序和查找等常用算法。 二、实验任务 1. 设有一批学生的程序设计课程的考试成绩（学生人数最多为N=100人，数据如下： （提示：可以建立三个一维数组来存放学生的数据，其中：学号为一个long类型的数组studentID，为一个string类型的数组name，成绩为一个int类型的数组grade）（1）由键盘获取学生人数n，要求学生人数n的取值围11到N-2； （2）由键盘获取学生的相关数据； （3）用选择排序法将学生的数据按学号进行升序排列并输出排序后的学生数据； 2. 在任务1的基础上，在学生数据中，完成以下任务： （1）键盘输入一个学生的学号，用折半查找法查找是否有该学生，若有该学生则输出该学生的所有信息，按如下格式输出： 学号程序设计成绩 2015112324 思德72 若没有该学生，则输出“查无此人”的信息。 （2）插入一个新学生的数据，要求插入后学生的数据任按学号升序排列。 ⒊在任务1的基础上，在学生数据中，完成以下任务： ⑴用选择排序法将学生数据按学生程序设计课程成绩降序排列。 ⑵键盘输入一个学生的学号和程序设计课程的新成绩，在学生数据中查找是否有该学生，若有该学生则用键盘输入的新成绩替换该学生的原成绩，否则输出“查无此人”的信息。 三、实验结果（源程序+ 注释）
Cache模拟器实验报告
Cache模拟器 一、实验目标： 程序运行时，都会对内存进行相关操作，所访问的内存地址可以被记录下来，形成memory trace文件。在本实验中，你将使用benchmark 程序产生的memory trace文件来测试Cache命中率，文件可以在https://www.360docs.net/doc/f51240782.html,/classes/fa07/cse240a/proj1-traces.tar.gz上获得。每次存储器访问都包含了三个信息： 1.访问类型，’l’表示Load操作，’s’表示Store操作； 2.地址。采用32位无符号的十六进制表示； 3.存储器访问指令之间的间隔指令数。例如第5条指令和第10条指 令为存储器访问指令，且中间没有其他存储器访问指令，则间隔指令数为4。 通过写一段程序，模拟Cache模拟器的执行过程。 二、实验要求： 写一段程序模拟Cache模拟器的执行过程，并对5个trace文件进行测试，完成以下目标： 1.请统计Load类型指令和Store类型指令在这5个trace文件中的指令比例。 2.设Cache总容量为32KB，对以下所有参数进行组合（共有72种组合），测量相应5个文件的Cache命中率。通过对命中率的分析，可以发现什么规律。
行大小：32字节、64字节、128字节 相连度：8路相联、4路相联、2路相联、1路相联 替换策略：FIFO，随机替换，LRU 写策略：写直达、写回 3. 给出5个文件的最佳Cache命中率的参数组合。针对不同的trace 文件，最佳配置是否相同。 4. 测量各种组合下Cache和主存之间的数据传输量。 5. 给出5个文件的最小数据传输量的参数组合。这个组合和第3问中得到的组合是否一致。针对不同的trace文件，最佳配置是否相同。 6. Cache缺失有三种原因：1）强制缺失；2）容量缺失；3）冲突缺失。分析这三种缺失并说明你的分析方法。 7. 请给出5个trace文件在最优Cache命中率的情况下，这三种缺失所占的比例，并和教材图C.8给出的比例进行比较。 三、程序设计与实现： 本程序我打算采用java进行编写，因为java能够很好地体现面向对象编程的优点。首先需要定义相关的数据类型。 将指令定义为一个单独的指令类，好方便操作和记录统计，其中属性包括该指令的类型，比如是Load指令还是Store指令，还包括指令的地址。 class Instruction { String type; String addrs; }
大连理工大学计算机系统结构实验-实验四
大连理工大学实验报告计算机系统结构实验 实验四Cache性能分析 学院（系）：电子信息与电气工程学部专业：计算机科学与技术 学生姓名： 班级： 学号： 大连理工大学 Dalian University of Technology
实验四Cache性能分析 一、实验目的和要求 （1）加深对Cache的基本概念、基本组织结构以及基本工作原理的理解。 （2）掌握Cache容量、相联度、块大小对Cache性能的影响。 （3）掌握降低Cache不命中率的各种方法以及这些方法对提高Cache性能的好处。 （4）理解LRU与随机法的基本思想以及它们对Cache性能的影响。 二、实验步骤与操作方法 1、Cache容量对不命中率的影响。 （1）启动MyCache。 （2）用鼠标单击“复位”按钮，把各参数设置为默认值。 （3）选择一个地址流文件。方法：选择“访问地址”—>“地址流文件”选项，然后单击“浏览”按钮，从本模拟器所在文件夹下的“地址流”文件夹中选取。 （4）选择不同的Cache容量，包括2KB、4KB、8KB、16KB、32KB、64KB、128KB和256KB。分别执行模拟器（单击“执行到底”按钮即可执行），然后在下表中记录各种情况下的不命中率。 表不同容量下Cache的不命中率 （5）以容量为横坐标，画出不命中率随Cache容量变化而变化的曲线，并指明地址流文件名。
（6）根据该模拟结果，你能得出什么结论？ 答：随着Cache容量的增大，不命中率降低，但是降低的幅度由较大差别，Cache容 量足够大以后，不命中率降到一定程度以后，降低效果不再明显。 2．相联度对不命中率的影响 （1）用鼠标单击“复位”按钮，把各参数设置为默认值。此时的Cache容量为64KB。 （2）选择一个地址流文件。 （3）选择不同的Cache相联度，包括2路、4路、8路、16路和32路。分别执行模拟器，然后在下表中记录各种情况下的不命中率。 表当容量为64KB时，不同相联度下Cache的不命中率 （4）把Cache的容量设置为256KB，重复（3）的工作，并填写下表。 表当容量为256KB时，不同相联度下Cache的不命中率 （5）以相联度为横坐标，画出在64KB和256KB的情况下不命中率随Cache相联度变化而变化的曲线，并指明地址流文件名。
计算机系统结构作业答案第三章(张晨曦)
3.1 -3.3为术语解释等解答题。 3.4 设一条指令的执行过程分为取指令，分析指令和执行指令3个阶段，每个阶段所需时间分别为ΔT, ΔT, 2ΔT，分别求出下列各种情况下，连续执行N条指令所需的时间。 (1) 顺序执行方式 (2) 只有“取指令”与“执行指令”重叠 (3) “取指令”，“分析指令”与“执行指令”重叠 解： (1) 4NΔT (2) (3N+1) ΔT (3) 2(N+1) ΔT 3.6 解决流水线瓶颈问题有哪两种常用方法？ 解： (1) 细分瓶颈段 将瓶颈段细分为若干个子瓶颈段 (2) 重复设置瓶颈段 重复设置瓶颈段，使之并行工作，以此错开处理任务 3.9 列举下面循环中的所有相关，包括输出相关，反相关，真数据相关。 for(i = 2; i < 100; i=i+1) { a[i] = b[i] + a[i]; -----(1) c[i+1] = a[i] + d[i]; -----(2) a[i-1] = 2*b[i]; -----(3) b[i+1] = 2*b[i]; -----(4) } 解： 输出相关：第k次循环时(1)与第k+1轮时(3) 反相关：第k次循环时(1)和(2)与第k-1轮时(3) 真数据相关：每次循环(1)与(2)，第k次循环(4)与k+1次循环(1)，(3)，(4) 3.12 有一指令流水线如下所示 50ns 50ns 100ns 200ns (1)求连续如入10条指令的情况下，该流水线的实际吞吐率和效率 (2)该流水线的“瓶颈”在哪一段？请采用两种不同的措施消除此“瓶颈”。对于你所给出 的两种新的流水线连续输入10条指令时，其实际吞吐率和效率各是多少？ 解：（1）（m表示流水线级数，n 表示任务数）
西安交大自动控制原理实验报告
自动控制原理实验报告 学院： 班级： 姓名： 学号：
西安交通大学实验报告 课程自动控制原理实验日期2014 年12月22 日专业班号交报告日期 2014 年 12月27日姓名学号 实验五直流电机转速控制系统设计 一、实验设备 1.硬件平台——NI ELVIS 2.软件工具——LabVIEW 二、实验任务 1.使用NI ELVIS可变电源提供的电源能力，驱动直流马达旋转，并通过改变电压改变 其运行速度； 2.通过光电开关测量马达转速； 3.通过编程将可变电源所控制的马达和转速计整合在一起，基于计算机实现一个转速自 动控制系统。 三、实验步骤 任务一：通过可变电源控制马达旋转 任务二：通过光电开关测量马达转速 任务三：通过程序自动调整电源电压，从而逼近设定转速
编程思路：PID控制器输入SP为期望转速输出，PV为实际测量得到的电机转速，MV为PID输出控制电压。其中SP由前面板输入；PV通过光电开关测量马达转速得到；将PID 的输出控制电压接到“可变电源控制马达旋转”模块的电压输入控制端，控制可变电源产生所需的直流电机控制电压。通过不断地检测马达转速与期望值对比产生偏差，通过PID控制器产生控制信号，达到直流电机转速的负反馈控制。 PID参数：比例增益：0.0023 积分时间：0.010 微分时间：0.006 采样率和待读取采样：采样率：500kS/s 待读取采样：500 启动死区：电机刚上电时，速度为0，脉冲周期测量为0，脉冲频率测量为无限大。通过设定转速的“虚拟下限”解决。本实验电机转速最大为600r/min。故可将其上限值设为600r/min，超过上限时，转速的虚拟下限设为200r/min。 改进：利用LabVIEW中的移位寄存器对转速测量值取滑动平均。
西安交通大学电子线路设计实验报告
电子线路设计 实验报告 姓名： 班级：自动化 学号： 2015/12/10
PROTEL电子线路设计与仿真 一、实验目的 1、了解PROTEL电子线路设计软件的开发过程； 2、熟练使用PROTEL电子线路设计软件,会设计简单、常用的电子线路； 3、熟练掌握建立项目文件、建立原理图文件、绘制原理图、产生网络表、建立PCB 文件、绘制PCB线路图等基本技能；掌握绘制电路原理图的基本操作步骤和设计技 巧，掌握创建原理图元件的方法；理解PCB线路图参数设置的意义，掌握手动、自 动布局和布线的基本方法和设计技巧，掌握创建PCB元件的方法。 二、实验设备及编译环境 计算机一台，Protel DXP集成环境。 三、实验步骤 （1）建立项目文件 File->New design 设置工程名和存储路径后点击OK，进入下图界面。
（2）建立原理图文件 在Documents文件夹下，点击Schematic document创建原理图文件。 （3）绘制原理图 在库下有的元件直接添加到原理图中连线即可；对库中没有的元件需要自行创建，创建步骤如下： 1在Documents文件夹下，点击Schematic Library document创建原理图 库文件（Schematic library document）； 2绘制元件边框和引脚，设置引脚名称和编号，然后添加至原理图中。 绘制元件8563 U2如图：
绘制好原理图后点击Tools->ERC检查无错误 绘制好的原理图如下： 最后对每个元件设置一个封装（Footprint）： 电容C1,C2 二极管D7,D8
计算机体系结构cache模拟器实验报告
计算机体系结构—— Cache模拟器实验 实验报告 姓名崔雪莹 学号 班级计科1202班 老师董岚 2015年 06月07日
一、阅读分析附件模拟器代码...............................错误!未定义书签。 1、关键参数.......................................错误!未定义书签。 2、关键算法.......................................错误!未定义书签。 二、课后习题.............................................错误!未定义书签。 1、习题内容.......................................错误!未定义书签。 2、题目分析.......................................错误!未定义书签。 3、计算及结果.....................................错误!未定义书签。 4、模拟器上实验结果检验...........................错误!未定义书签。 三、整体分析.............................................错误!未定义书签。 1、三种映射方式对Cache效率的的影响...............错误!未定义书签。 2、block块大小与Cache容量对Cache效率的影响 .....错误!未定义书签。 3、Cache容量与相连度对Cache效率的影响...........错误!未定义书签。 4、三种失效类型影响因素...........................错误!未定义书签。 四、实验思考和感受.......................................错误!未定义书签。 1、关于模拟器的思考...............................错误!未定义书签。 2、关于整个实验的思考.............................错误!未定义书签。