SPI：高速同步串行口
2.1、SPI：高速同步串行口
SPI：高速同步串行口。是一种标准的四线同步双向串行总线。
SPI，是英语Serial Peripheral interface的缩写，顾名思义就是串行外围设备接口。是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在 EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB 的布局上节省空间，提供方便，正是出于这种简单易用的特性，如今越来越多的芯片集成了这种通信协议，比如AT91RM9200。
SPI总线系统是一种同步串行外设接口，它可以使MCU与各种外围设备以串行方式进行通信以交换信息。外围设置FLASHRAM、网络控制器、LCD显示驱动器、A/D转换器和MCU等。SPI总线系统可直接与各个厂家生产的多种标准外围器件直接接口，该接口一般使用4条线：串行时钟线（SCLK）、主机输入/从机输出数据线MISO、主机输出/从机输入数据线MOSI和低电平有效的从机选择线SS（有的SPI接口芯片带有中断信号线INT、有的SPI接口芯片没有主机输出/从机输入数据线MOSI）。
SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以（用于单向传输时，也就是半双工方式）。也是所有基于SPI的设备共有的，它们是SDI（数据输入）、SDO（数据输出）、SCLK（时钟）、CS （片选）。
（1）MOSI– SPI总线主机输出/ 从机输入（SPI Bus Master Output/Slave Input）；
（2）MISO– SPI总线主机输入/ 从机输出（SPI Bus Master Input/Slave Output)；
（3）SCLK –时钟信号，由主设备产生；
（4）CS –从设备使能信号，由主设备控制（Chip select），有的IC此pin脚叫SS。
其中CS是控制芯片是否被选中的，也就是说只有片选信号为预先规定的使能信号时（高电位或低电位），对此芯片的操作才有效。这就允许在同一总线上连接多个SPI设备成为可能。
接下来就负责通讯的3根线了。通讯是通过数据交换完成的，这里先要知道SPI是串行通讯协议，也就是说数据是一位一位的传输的。这就是SCLK时钟线存在的原因，由SCK提供时钟脉冲，SDI，SDO则基于此脉冲完成数据传输。数据输出通过 SDO线，数据在时钟上升沿或下降沿时改变，在紧接着的下降沿或上升沿被读取。完成一位数据传输，输入也使用同样原理。这样，在至少8次时钟信号的改变（上沿和下沿为一次），就可以完成8位数据的传输。
在点对点的通信中，SPI接口不需要进行寻址操作，且为全双工通信，显得简单高效。在多个从设备的系统中，每个从设备需要独立的使能信号，硬件上比I2C系统要稍微复杂一些。
2.2、接口的硬件连接示意图
在多个从器件的系统中，每个从器件需要独立的使能信号，硬件上比I2C系统要稍微复杂一些。
SPI接口在内部硬件实际上是两个简单的移位寄存器，传输的数据为8位，在主器件产生的从器件使能信号和移位脉冲下，按位传输，高位在前,低位在后。如下图所示，在SCLK的下降沿上数据改变，同时一位数据被存入移位寄存器。
2.3、性能特点
AT91RM9200的SPI接口主要由4个引脚构成：SPICLK、MOSI、MISO及 NSS，其中SPICLK 是整个SPI总线的公用时钟，MOSI、MISO作为主机，从机的输入输出的标志，MOSI是主机的输出，从机的输入，MISO 是主机的输入，从机的输出。NSS是从机的标志管脚，在互相通信的两个SPI总线的器件，NSS管脚的电平低的是从机，相反NSS管脚的电平高的是主机。在一个SPI通信系统中，必须有主机。SPI总线可以配置成单主单从，单主多从，互为主从。
SPI的片选可以扩充选择16个外设，这时PCS输出=NPCS，说NPCS0~3接4-16译码器，这个译码器是需要外接4-16译码器，译码器的输入为NPCS0~3，输出用于16个外设的选择。
SPI接口的一个缺点：没有指定的流控制，没有应答机制确认是否接收到数据。
2.4、SPI协议举例
SPI是一个环形总线结构，由ss（cs）、sck、sdi、sdo构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。
假设下面的8位寄存器装的是待发送的数据10101010，上升沿发送、下降沿接收、高位先发送。
那么第一个上升沿来的时候数据将会是sdo=1；寄存器中的10101010左移一位，后面补入送来的一位未知数x，成了0101010x。下降沿到来的时候，sdi上的电平将锁存到寄存器中去，那么这时寄存器=0101010sdi，这样在 8个时钟脉冲以后，两个寄存器的内容互相交换一次。这样就完成了一个spi时序。
2.5、举例
假设主机和从机初始化就绪：并且主机的sbuff=0xaa，从机的sbuff=0x55，下面将分步对spi的8个时钟周期的数据情况演示一遍：假设上升沿发送数据
脉冲主机sbuff 从机sbuff sdi sdo
0 10101010 01010101 0 0
1上 0101010x 1010101x 0 1
1下 01010100 10101011 0 1
2上 1010100x 0101011x 1 0
2下 10101001 01010110 1 0
3上 0101001x 1010110x 0 1
3下 01010010 10101101 0 1
4上 1010010x 0101101x 1 0
4下 10100101 01011010 1 0
5上 0100101x 1011010x 0 1
5下 01001010 10110101 0 1
6上 1001010x 0110101x 1 0
6下 10010101 01101010 1 0
7上 0010101x 1101010x 0 1
7下 00101010 11010101 0 1
8上 0101010x 1010101x 1 0
8下 01010101 10101010 1 0
这样就完成了两个寄存器8位的交换，上面的上表示上升沿、下表示下降沿，sdi、sdo相对于主机而言的。其中ss引脚作为主机的时候，从机可以把它拉底被动选为从机，作为从机的是时候，可以作为片选脚用。根据以上分析，一个完整的传送周期是16位，即两个字节，因为，首先主机要发送命令过去，然后从机根据主机的命令准备数据，主机在下一个8位时钟周期才把数据读回来。SPI总线是Motorola公司推出的三线同步接口，同步串行3线方式进行通信：一条时钟线SCK，一条数据输入线MISO，一条数据输出线MOSI；用于CPU与各种外围器件进行全双工、同步串行通讯。SPI主要特点有：可以同时发出和接收串行数据；可以当作主机或从机工作；提供频率可编程时钟；发送结束中断标志；写冲突保护；总线竞争保护等。下图示出SPI总线工作的四种方式，其中使用的最为广泛的是SPI0和SPI3方式（实线表示）：
SPI总线四种工作方式 SPI 模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性（CPOL）对传输协议没有重大的影响。如果CPOL=0，串行同步时钟的空闲状态为低电平；如果CPOL=1，串行同步时钟的空闲状态为高电平。时钟相位（CPHA）能够配置用于选择两种不同的传输协议之一进行数据传输。如果CPHA=0，在串行同步时钟的第一个跳变沿（上升或下降）数据被采样；如果CPHA=1，在串行同步时钟的第二个跳变沿（上升或下降）数据被采样。SPI主模块和与之通信的外设备时钟相位和极性应该一致。
SPI总线包括1根串行同步时钟信号线以及2根数据线。
18F66K80串行口中文详解
SPEN=1 TRISx=1 异步模式、同步模式主动 每个增强型USART模块的操作 通过三个控制寄存器： ?发送状态和控制（TXSTAx） ?接收状态和控制（RCSTAx） ?波特率控制（BAUDCONx） TXSTAx： 第7位CSRC：时钟源选择位 异步模式：随意设置。 同步模式：1 =主模式（时钟来自内部BRG）0=从模式（从外部时钟源） 第6位TX9：9位发送使能位 1 =选择9位发送0 =选择8位传输 第5位TXEN：发送使能位（1）1 =使能发送0=发送被禁用 第4位SYNC同步：EUSART模式选择位 1 =同步模式0 =异步模式 第3位 SENDB：发送间隔字符位 异步模式： 1 =在下一次发送时发送同步间隔（完成后由硬件清零）0 =同步间隔发送完成同步模式：CSRC 第2位BRGH：高波特率选择位异步模式： 1 =高转速0=低转速 同步模式：未使用的这种模式。 位1 TRMT：发送移位寄存器状态位 1 = TSR为空0 = TSR是满 位0 TX9D：发送数据的第9位可以是地址/数据位或奇偶校验位。 RCSTAx： 第7位SPEN位置：串行端口使能位 1 =使能串口（配置RXx /的DTX及TXXX / CKx为串口引脚引脚） 0 =串行端口被禁用（在复位状态） 第6位RX9位置：9位接收使能位 1 =选择9位接收0 =选择8位接收 第5位SREN：单接收使能位 异步模式：无需设置。 同步模式—主动模式： 1 =使能接收单0 =禁止接收单此位接收完成后清零。 同步模式—从动模式：无需设置。 第4位CREN：连续接收使能位 异步模式： 1 =使能接收器0 =禁止接收器 同步模式： 1 =使能连续接收，直到使能位CREN位被清零 0 =禁止连续接收 第3位ADDEN：地址检测使能位 异步模式9位（RX9位置= 1）： 1 =使能地址检测，允许中断并装载接收缓冲器当RSR <8>设置 0 =禁止地址检测，所有字节接收和第九位，可作为奇偶校验位 异步模式9位（RX9位置= 0）：无需设置。 第2位FERR：帧错误位 1 =帧错误（可以通过阅读RCREGx清理登记和接收下一个有效字节） 0 =无帧错误
高速伺服总线及接口
高速伺服总线及接口在数控行业的发展概况 ——机自14班2110101092 牛善涛在计算机系统中，总线接口对整个系统的性能和功能都有直接影响，有关专家预测，在下一世纪里，串行总线将逐渐取代并行总线。 在数控系统中，个人计算机技术与数控技术越来越紧密地结合，由此而产生的具有开放性的PCNC数控系统，正在取代传统形式的数控系统，并成为市场的主流产品。计算机总线结构的变革，必将影响数控系统的体系结构，串行总线的应用将极大地改变现有的传统数控系统的结构形式。 串行总线的优点： 同并行总线相比，串行总线具有许多优点。串行总线连接引脚数量少，连接简单，成本较低，系统可靠性高。串行总线对系统体系结构具有重大的影响，它的应用有助于数据流计算机体系结构的实现。 对于高速计算机系统，串行总线比并行总线更容易使用。在并行总线中，传输数据的各个位必须处于一个时钟周期内的相同位置，频率越高，对器件的传输性能和电路结构要求越严格，系统设计难度加大，致使系统成本提高，可靠性降低。相比之下，使用串行总线时，数据的各个位是串行传输的。在串行总线设计时，既可以嵌入时钟信号作为同步信号，也可以采用锁相环的时钟恢复方式；同并行总线相比，串行总线的传输线效应比较容易处理，从而降低设计难度和系统成本。 另外，以串行信息包为基础的系统，不需要编写驱动程序。当断开任何一根互连线，对全部信息包进行解码时，串行总线将这些信息包移入存储器并中断处理器，这是一种局部的中断或事件。随后微处理器将查看这些信息包，而不需要用驱动程序进行上述工作。系统将成为一种信息传递系统，而不是事件驱动系统。 外围串行总线方式，如IEEE-1394/火线和USB(通用串行总线)，已能成功应用。某些供应商准备采用某种串行总线方式替代PCI(外围器件互连)系统总线。
串行通信接口典型应用举例
串行通信接口典型应用举例 SCI_FLAG .usect ".data0"，1 ;SCI标志寄存器 TXD_PTR .usect ".data0"，8 ;发送的数据存放区 RXD_PTR .usect ".data0"，8 ;接收到的数据存放区 .include "F2407REGS.H" ;引用头部文件 .def _c_int0 ;（1）建立中断向量表 .sect ".vectors" ;定义主向量段 RSVECT B _c_int0 ;PM 0 复位向量 1 INT1 B GISR1 ;PM 2 中断优先级1 4 INT2 B PHANTOM ;PM 4 中断优先级2 5 INT3 B PHANTOM ;PM 6 中断优先级3 6 INT4 B PHANTOM ;PM 8 中断优先级4 7 INT5 B PHANTOM ;PM A中断优先级5 8 INT6 B PHANTOM ;PM C 中断优先级6 9 RESERVED B PHANTOM ;PM E (保留位) 10 SW_INT8 B PHANTOM ;PM 10 用户定义软件中断— … SW_INT31 B PHANTOM ;PM 3E 用户定义软件中断— ;中断子向量入口定义pvecs .sect ".pvecs" ;定义子向量段 PVECTORS B PHANTOM ;保留向量地址偏移量0000h B PHANTOM ;保留向量地址偏移量0001h … B PHANTOM ;保留向量地址偏移量0005h B SCI_RX_ISR ;保留向量地址偏移量0006h SCI接收中断 B PHANTOM ;保留向量地址偏移量0007h … B PHANTOM ;保留向量地址偏移量0041h ;（2）主程序： .text _c_int0 SETC INTM CLRC SXM CLRC OV M CLRC CNF 214
用GPIO模拟SPI协议的实现
一SPI协议概括 SPI，是英语Serial Peripheral interface的缩写，顾名思义就是串行外围设备接口。是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议，比如AT91RM9200. SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以（单向传输时）。也是所有基于SPI的设备共有的，它们是SDI （数据输入），SDO（数据输出），SCK（时钟），CS（片选）。 （1）SDO –主设备数据输出，从设备数据输入 （2）SDI –主设备数据输入，从设备数据输出 （3）SCLK –时钟信号，由主设备产生 （4）CS –从设备使能信号，由主设备控制
其中CS是控制芯片是否被选中的，也就是说只有片选信号为预先规定的使能信号时（高电位或低电位），对此芯片的操作才有效。这就允许在同一总线上连接多个SPI设备成为可能。 接下来就负责通讯的3根线了。通讯是通过数据交换完成的，这里先要知道SPI是串行通讯协议，也就是说数据是一位一位的传输的。这就是SCK时钟线存在的原因，由SCK提供时钟脉冲，SDI，SDO则基于此脉冲完成数据传输。数据输出通过SDO线，数据在时钟上升沿或下降沿时改变，在紧接着的下降沿或上升沿被读取。完成一位数据传输，输入也使用同样原理。这样，在至少8次时钟信号的改变（上沿和下沿为一次），就可以完成8位数据的传输。 要注意的是，SCK信号线只由主设备控制，从设备不能控制信号线。同样，在一个基于SPI的设备中，至少有一个主控设备。这样传输的特点：这样的传输方式有一个优点，与普通的串行通讯不同，普通的串行通讯一次连续传送至少8位数据，而SPI允许数据一位一位的传送，甚至允许暂停，因为SCK时钟线由主控设备控制，当没有时钟跳变时，从设备不采集或传送数据。也就是说，主设备通过对SCK时钟线的控制可以完成对通讯的控制。SPI还是一个数据交换协议：因为SPI的数据输入和输出线独立，所以允许同时完成数据的输入和输出。不同的SPI设备的实现方式不尽相同，主要是数据改变和采集的时间不同，在时钟信号上沿或下沿采集有不同定义，具体请参考相关器件的文档。
串行通信的同步传输与异步传输
------分隔线---------------------------- 这里所讲的同步传输和异步传输不同于VC 串口编程时的同步和异步，这里只讲串口硬件层传输的两种模式，有关VC 串口编程的同步模式和异步模式我将另外写一篇文章。 这里所讲的同步和异步是从硬件层级来讲的。首先要知道什么串行传输，串行传输是指数据的二进制代码在一条物理信道上以位为单位按时间顺序逐位传输的方式。串行传输时，发送端逐位发送，接收端逐位接受，同时，还要对所接受的字符进行确认，所以收发双方要采取同步措施（即判断什么时候有数据，数据是什么，什么时候结束传输）。 同步措施有两种，一种在传输的每个（帧）数据前（数据可能是5~8位）加一个起始位，后面加一位校验位及一位或两位的停止位组成一帧数据，这各方式称为异步传输；另一种是在一次传输（可能是多个字节）前加同步字节，可能不止一个字节，最后加校验字节或代表结束标志的字节，这种方式称为同步传输方式。 异步传输 异步传输将比特分成小组进行传送，小组可以是8位的1个字符或更长。发送方可以在任何时刻发送这些比特组，而接收方从不知道它
们会在什么时候到达。一个常见的例子是计算机键盘与主机的通信。按下一个字母键、数字键或特殊字符键，就发送一个8比特位的ASCII 代码。键盘可以在任何时刻发送代码，这取决于用户的输入速度，内部的硬件必须能够在任何时刻接收一个键入的字符。 异步传输存在一个潜在的问题，即接收方并不知道数据会在什么时候到达。在它检测到数据并做出响应之前，第一个比特已经过去了。这就像有人出乎意料地从后面走上来跟你说话，而你没来得及反应过来，漏掉了最前面的几个词。因此，每次异步传输的信息都以一个起始位开头，它通知接收方数据已经到达了，这就给了接收方响应、接收和缓存数据比特的时间；在传输结束时，一个停止位表示该次传输信息的终止。按照惯例，空闲（没有传送数据）的线路实际携带着一个代表二进制1的信号，异步传输的开始位使信号变成0，其他的比特位使信号随传输的数据信息而变化。最后，停止位使信号重新变回1，该信号一直保持到下一个开始位到达。例如在键盘上数字“1”，按照8比特位的扩展ASCII编码，将发送“00110001”，同时需要在8比特位的前面加一个起始位，后面一个停止位。 异步传输的实现比较容易，由于每个信息都加上了“同步”信息，因此计时的漂移不会产生大的积累，但却产生了较多的开销。在上面的例子，每8个比特要多传送两个比特，总的传输负载就增加25%。对于数据传输量很小的低速设备来说问题不大，但对于那些数据传输量很大的高速设备来说，25%的负载增值就相当严重了。因此，异步传输常用于低速设备。
通信协议简介及区别(串行、并行、双工、RS232等)
基本的通讯方式有并行通讯和串行通讯两种。 并行通讯：一条信息的各位数据被同时传送的通讯方式称为并行通讯。 并行通讯的特点是：各数据位同时传送，传送速度快、效率高，但有多少数据位就需多少根数据线，因此传送成本高，且只适用于近距离（相距数米）的通讯。 串行通讯：一条信息的各位数据被逐位按顺序传送的通讯方式称为串行通讯。 串行通讯的特点是：数据位传送，传按位顺序进行，最少只需一根传输线即可完成，成本低但送速度慢。串行通讯的距离可以从几米到几千米。 根据信息的传送方向，串行通讯可以进一步分为单工、半双工和全双工三种。信息只能单向传送为单工；信息能双向传送但不能同时双向传送称为半双工；信息能够同时双向传送则称为全双工。 而按照串行数据的时钟控制方式，串行通信又可分为同步通信和异步通信两种方式。 异步通信：接收器和发送器有各自的时钟； 同步通信：发送器和接收器由同一个时钟源控制。 1、异步串行方式的特点 所谓异步通信，是指数据传送以字符为单位，字符与字符间的传送是完全异步的，位与位之间的传送基本上是同步的。异步串行通信的特点可以概括为： ①以字符为单位传送信息。 ②相邻两字符间的间隔是任意长。 ③因为一个字符中的比特位长度有限，所以需要的接收时钟和发送时钟只要相近就可以，不需同步。 ④异步方式特点简单的说就是：字符间异步，字符内部各位同步。 2、异步串行方式的数据格式 异步串行通信的数据格式如图1所示，每个字符（每帧信息）由4个部分组成： ①1位起始位，规定为低电0； ②5～8位数据位，即要传送的有效信息； ③1位奇偶校验位； ④1～2位停止位，规定为高电平1。 3、同步串行方式的特点 所谓同步通信，是指数据传送是以数据块（一组字符）为单位，字符与字符之间、字符内部的位与位之间都同步。同步串行通信的特点可以概括为： ①以数据块为单位传送信息。 ②在一个数据块（信息帧）内，字符与字符间无间隔。 ③因为一次传输的数据块中包含的数据较多，所以接收时钟与发送进钟严格同步，通常要有同步时钟。 4、同步串行方式的数据格式 同步串行通信的数据格式如图2所示，每个数据块（信息帧）由3个部分组成： ①2个同步字符作为一个数据块(信息帧)的起始标志； ②n个连续传送的数据 ③2个字节循环冗余校验码(CRC) 图1 异步串行数据格式图2 同步串行数据格式
IO口模拟SPI口
模块名称：spi.h 模块说明： c51单片机的i/o模拟spi操作 创建时间： 2005/03/09 创建者： xichen ******************************************************************************* */ #ifndef SPI_H #define SPI_H sbit SPIS_N = P2^1; sbit SPIC = P2^3; sbit SPID = P2^2; sbit SPIQ = P2^4; extern void spi_reset(); extern void spi_write(unsigned char spi_bValue); extern unsigned char spi_read();
#endif /****************************************************************************** * 模块名称：spi.c 模块说明： c51单片机的i/o模拟spi操作 创建时间： 2005/03/09 创建者： xichen ******************************************************************************* */ #include "includes.h" #define set_spi_cs() SPIS_N =1 #define clr_spi_cs() SPIS_N =0 #define set_spi_clk() SPIC =1 #define clr_spi_clk() SPIC =0 #define set_spi_di() SPID =1 #define clr_spi_di() SPID =0 #define read_spi_do() SPIQ
SPI同步串行总线原理
三、SPI是英文Serial Peripheral Interface的缩写，中文意思是串行外围设备接口，SPI是Motorola公司推出的一种同步串行通讯方式，是一种三线同步总线，因其硬件功能很强，与SPI有关的软件就相当简单，使CPU有更多的时间处理其他事务。 SPI概述 SPI：高速同步串行口。3～4线接口，收发独立、可同步进行. SPI，是英语Serial Peripheral interface的缩写，顾名思义就是串行外围设备接口。是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB 的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议，比如AT91RM9200. SPI总线系统是一种同步串行外设接口，它可以使MCU与各种外围设备以串行方式进行通信以交换信息。外围设置FLASHRAM、网络控制器、LCD显示驱动器、A/D转换器和MCU等。SPI总线系统可直接与各个厂家生产的多种标准外围器件直接接口，该接口一般使用4条线：串行时钟线（SCK）、主机输入/从机输出数据线MISO、主机输出/从机输入数据线MOSI 和低电平有效的从机选择线SS(有的SPI接口芯片带有中断信号线INT或INT、有的SPI接口芯片没有主机输出/从机输入数据线MOSI)。 SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以（单向传输时）。也是所有基于SPI的设备共有的，它们是SDI（数据输入），SDO（数据输出），SCK（时钟），CS（片选）。 （1）SDO –主设备数据输出，从设备数据输入 （2）SDI –主设备数据输入，从设备数据输出 （3）SCLK –时钟信号，由主设备产生 （4）CS –从设备使能信号，由主设备控制 其中CS是控制芯片是否被选中的，也就是说只有片选信号为预先规定的使能信号时（高电位或低电位），对此芯片的操作才有效。这就允许在同一总线上连接多个SPI设备成为可能。 接下来就负责通讯的3根线了。通讯是通过数据交换完成的，这里先要知道SPI是串行通讯协议，也就是说数据是一位一位的传输的。这就是SCK时钟线存在的原因，由SCK提供时钟脉冲，SDI，SDO则基于此脉冲完成数据传输。数据输出通过SDO 线，数据在时钟上升沿或下降沿时改变，在紧接着的下降沿或上升沿被读取。完成一位数据传输，输入也使用同样原理。这样，在至少8次时钟信号的改变（上沿和下沿为一次），就可以完成8位数据的传输。 要注意的是，SCK信号线只由主设备控制，从设备不能控制信号线。同样，在一个基于SPI的设备中，至少有一个主控设备。这样传输的特点：这样的传输方式有一个优点，与普通的串行通讯不同，普通的串行通讯一次连续传送至少8位数据，而SPI允许数据一位一位的传送，甚至允许暂停，因为SCK时钟线由主控设备控制，当没有时钟跳变时，从设备不采集或传送数据。也就是说，主设备通过对SCK时钟线的控制可以完成对通讯的控制。SPI还是一个数据交换协议：因为SPI的数据输入和输出线独立，所以允许同时完成数据的输入和输出。不同的SPI设备的实现方式不尽相同，主要是数据改变和采集的时间不同，在时钟信号上沿或下沿采集有不同定义，具体请参考相关器件的文档。 在点对点的通信中，SPI接口不需要进行寻址操作，且为全双工通信，显得简单高效。在多个从设备的系统中，每个从设备需要独立的使能信号，硬件上比I2C系统要稍微复杂一些。 最后，SPI接口的一个缺点：没有指定的流控制，没有应答机制确认是否接收到数据。 AT91RM9200的SPI接口主要由4个引脚构成：SPICLK、MOSI、MISO及/SS，其中SPICLK是整个SPI总线的公用时钟，MOSI、MISO作为主机，从机的输入输出的标志，MOSI是主机的输出，从机的输入，MISO 是主机的输入，从机的输出。/SS是从机的标志管脚，在互相通信的两个SPI总线的器件，/SS管脚的电平低的是从机，相反/SS管脚的电平高的是主机。在一个SPI通信系统中，必须有主机。SPI总线可以配置成单主单从，单主多从，互为主从。 SPI的片选可以扩充选择16个外设,这时PCS输出=NPCS,说NPCS0~3接4-16译码器,这个译码器是需要外接4-16译码器，译码器的输入为NPCS0~3，输出用于16个外设的选择。 [编辑本段] SPI协议举例
STM32 USART同步异步串行通讯
慢慢的看一下,应该容易理解. 在网络通信过程中，通信双方要交换数据，需要高度的协同工作。为了正确的解释信号，接收方必须确切地知道信号应当何时接收和处理，因此定时是至关重要的。在计算机网络中，定时的因素称为位同步。同步是要接收方按照发送方发送的每个位的起止时刻和速率来接收 数据，否则会产生误差。通常可以采用同步或异步的传输方式对位进行同步处理。 1. 异步传输（Asynchronous Transmission）：异步传输将比特分成小组进行传送，小组可以是8位的1个字符或更长。发送方可以在任何时刻发送这些比特组，而接收方从不知道它们会在什么时候到达。一个常见的例子是计算机键盘与主机的通信。按下一个字母键、数字键或特殊字符键，就发送一个8比特位的ASCII代码。键盘可以在 任何时刻发送代码，这取决于用户的输入速度，内部的硬件必须能够在任何时刻接收一个键入的字符。 异步传输存在一个潜在的问题，即接收方并不知道数据会在什么时候到达。在它检测到数据并做出响应之前，第一个比特已经过去了。这就像有人出乎意料地从后面走上来跟你说话，而你没来得及反应过来，漏掉了最前面的几个词。因此，每次异步传输的信息都以一个起始位开头，它通知接收方数据已经到达了，这就给了接收方响应、接收和缓存数据比特的时间；在传输结束时，一个停止位表示该次传输信息
的终止。按照惯例，空闲（没有传送数据）的线路实际携带着一个代表二进制1的信号，异步传输的开始位使信号变成0，其他的比特位使信号随传输的数据信息而变化。最后，停止位使信号重新变回1，该信号一直保持到下一个开始位到达。例如在键盘上数字“1”，按照8比特位的扩展ASCII编码，将发送“00110001”，同时需要在8比特位的前面加一个起始位，后面一个停止位。 异步传输的实现比较容易，由于每个信息都加上了“同步”信息，因此计时的漂移不会产生大的积累，但却产生了较多的开销。在上面的例子，每8个比特要多传送两个比特，总的传输负载就增加25%。对于数据传输量很小的低速设备来说问题不大，但对于那些数据传输量很大的高速设备来说，25%的负载增值就相当严重了。因此，异步传输常用于低速设备。 2. 同步传输（Synchronous Transmission）：同步传输的比特分组要大得多。它不是独立地发送每个字符，每个字符都有自己的开始位和停止位，而是把它们组合起来一起发送。我们将这些组合称为数据帧，或简称为帧。 数据帧的第一部分包含一组同步字符，它是一个独特的比特组合，类似于前面提到的起始位，用于通知接收方一个帧已经到达，但它同时还能确保接收方的采样速度和比特的到达速度保持一致，使收发双方
习题11-串行接口
习题十一串行接口 11.1 为什么串行接口部件中的4个寄存器可以只用1位地址来进行区分？ 【答】复位后第一次用奇地址端口写入的值送模式寄存器；然后写入同步字符；然后写控制字。 读奇地址则读状态寄存器。所以奇地址对应模式、控制、状态寄存器，通过读写信号和时序来区分。偶地址对应数据输入、输出缓冲器，通过读写信号来区分。 11.2在数据通信系统中，什么情况下可以采用全双工方式，什么情况下可用半双工方式？【答】如果一个数据通信系统中，有两个信道可以采用全双工方式，只有一个信道只能采用半双工方式。 11.3 什么叫同步通信方式？什么叫异步通信方式？它们各有什么优缺点？ 【答】串行通信以同步信息封装的帧为单位传输。 同步通信，一帧可包含多个字符，要求收发双方传输速率严格一致，帧之间填充同步信息以保证发收双方随时同步，通信效率高。 异步通信，一帧只包含一个字符，帧之间为空闲位，每一帧都同步一次，由于帧小，发收双方传输速率允许有一定误差，但通信效率低。 11.4 什么叫波特率因子？什么叫波特率？设波特率因子为64，波特率为1200，那么时钟频率为 多少？ 【答】波特率指码元（波形）传输速率——单位时间内传输的码元个数，单位是Baud。 波特率因子是发送/接收时钟频率与波特率的比值。 时钟频率＝64×1200＝76800Hz 11.5 标准波特率系列指什么？ 【答】标准波特率系列为110，300，600，1200，1800，2400，9600，19200 11.6 设异步传输时，每个字符对应1个超始位、7个信息位、1个奇/偶校验位和1个停止位， 如果波特率为9600，刚每秒能传输的最大字符数为多少个？ 【答】即9600/10=960个 11.7 在RS-232-C标准中，信号电平与TTL电平不兼容，问RS-232-C标准的1和0分别对应什 么电平？RS-232-C的电平和TTL电平之间通常用什么器件进行转换？ 【答】 RS-232-C将-5V—-15V规定为“1”，将+5V—+15V规定为“0”。将TTL电平转换成RS-232-C电平时，中间要用到MC1488器件，反过来，用MC1489器件，将RS232-C电平转换成TTL电平。 11.8 从8251A的编程结构中，可以看到8251A有几个寄存器和外部电路有关？一共要几个端口 地址？为什么 【答】数据发送寄存器、数据接收寄存器，状态寄存器和命令寄存器。一共2个端口地址。数据发送寄存器（只写）和接收寄存器（只读）共用一个端口地址。命令寄存器（只写）和状态寄存器（只读）共用一个端口地址。 11.9 8251A内部有哪些功能模块？其中读/写控制逻辑电路的主要功能是什么？ 【答】8251A有一个数据输入缓冲寄存器和一个数据输出缓冲寄存器，一个发送移位寄存器和一个接收移位寄存器，一个控制寄存器和一个状态寄存器，一个模式寄存器和两个同步字符寄存器等功能模块。读/写控制逻辑电路用来配合数据总线缓冲器工作。其主要功能有：1）接收写信号WR，并将来自数据总线的数据和控制字写入8251A；2）接收读信号RD，并将数据或状态字从8251A送往数据总线；3）接收控制/数据信号C/D，将此信号和读/写信号合起来通知8251A，当前读/写的是数据还是控制字、状态字；4）接收时钟信号CLK，完成8251A的内部定时；5）接收复位信号RESET，使8251A处于空闲状态。 11.10 什么叫异步工作方式？画出异步工作方式时8251A的TxD和RxD线上的数据格式。【答】串行工作方式分为两种类型，一种叫同步方式，另一种叫异步方式。异步工作方式时，两个字符之间的传输间隔是任意的，所以，每个字符的前后都要用一些数位来作同步。在
单片机软件模拟SPI接口—加深理解SPI总线协议
SPI — SPI SPI(Serial Peripheral Interfacer ) SPI RAM EEPROM FlashROM A D D A LED LED I O UART SPI I O SPI I O AT89C205l SPI EEPROM 93CA6 1 I O SPI 93C46 SPI 93CA6 SPI 4 I O (SK) DO DI CS (MSB) (LsB) 93C46 SPI 2
SPI SPI AT89C2051 SPI 1 AT89C2051 EEPROM 93C46 P1 0 SPI SDO P1 2 SPI SCK P1 3 SPI SCS P1 1 SPI SDI P1 2(SCK) 0( ) AT89C2051 P1 0 1 (1) 2 (10) 6 (A5A4A3A2A1A0) P1 1 1 (0) l6 ( ) AT89C2051 P1 0 1 (1) 2 (01) 6 (A5A4A3A2A1A0) P1 0 l6 ( ) (WEN)) 1 (1) 2 (00) 6 (11XXXX) (WDS)) 1 (1) 2 (00) 6 (00XXXX) C51 SPI // I/O sbit SDO=P1^0 sbit SDI=P1^1 sbit SCK=P1^ 2 sbit SCS=P1^3 sbit ACC_7= ACC^7 unsigned int SpiRead(unsigned char add) { unsigned char i unsigned int datal6 add&=0x3f /*6 */ add |=0x80 /* l0*/ SDO=1 /* 1 */ SCK=0 SCK=1 for(i=0 i<8 i++)/* */ { if(add&0x80==1) SDO=1 else SDO=0 SCK=0 /* */ SCK=1 add<<= 1 } SCK=1 /* 1 */
一种新型基于高速串行通信的多通道同步采样技术
ＤＯＩ：１０．３９６９／ｊ ．ｉｓｓｎ．１０００－１０２６．２０１２．０９．０１５一种新型基于高速串行通信的多通道同步采样技术 姜 雷，周华良，郑玉平，夏 雨，姚吉文，吴通华 （国网电力科学研究院／南京南瑞集团公司，江苏省南京市２１０００３ ）摘要：微机型高压继电保护装置需要实时采样和处理多通道交流电气量数据，多通道采样数据的 同步性和数据处理的实时性是影响保护性能的２个重要因素。文中针对以往同步采样及数据接口方式进行了改进，提出了一种基于高速串行通信的多通道同步采样技术，硬件上进一步保证数据采 样同步性， 同时提高采样数据传输、存储的快速性和并发性。该技术具有很好的扩展性和高可靠性，可以满足不同微机型高压继电保护装置，尤其是模拟采样回路通道数需求较多的场合，目前已经在某系列微机型高压继电保护装置上得到验证并取得实际工程应用。关键词：继电保护；同步采样；高速串行；多通道 收稿日期：２０１１－０５－２４；修回日期：２０１１－１２－ ２１。０ 引言 现代高压继电保护装置的交流信号分析理论和 保护算法大多建立在交流同步采样基础上［ １－ ４］。因此，同步采样的质量及采样数据处理的实时性对于 实现保护逻辑至关重要，是影响高压继电保护装置保护性能的２个重要因素。不考虑微处理器运算速度，对采样系统来讲采样频率越高、转换速度越快、采样精度越高，越有利于提高保护响应的准确性和快速性。在不增加硬件成本的前提下，采用交流同 步采样技术可提高交流采样的同步性［５－ ６］。然而，如 何改进硬件电路也是必须考虑的问题。继电保护装 置的多通道同步采样往往采用多路选择器和模拟／ 数字（Ａ／Ｄ）转换器组合的方式实现［７］ ，并且多使用并行数字接口方式向数字信号处理器（ＤＳＰ） 传输数据。这种方法固然能够实现同步采样， 但是在模拟采样回路通道数比较多的场合，多路选择器对采样同步性的影响会更加明显，同时Ａ／Ｄ转换器与ＤＳＰ的数据接口通常使用并行总线方式实现，此种接口 在Ａ／Ｄ转换器数量较多时数据传输效率也会降低。因此，研究如何进一步提高采样的同步性以及高效、可靠地获取并传输采样数据对于提高保护性能具有重要意义。针对这一现实技术需求，本文提出了一种新型的基于高速串行通信的多通道同步采样技术，并详细论述了该技术在微机型高压继电保护装置中的设计与实现。实践证明，该技术方法能够保证采样数据的同步性和数据传输的可靠性，提高保护在交流采样方面的处理性能。 １ 基于高速串行通信的多通道同步采样系统总体技术方案 继电保护装置对交流采样设计的基本要求是具有同步性、实时性、多通道和高精度。为了实现这一设计目标，采用现场可编程门阵列（ＦＰＧＡ） 和若干片１６位高精度同步Ａ／Ｄ转换器构成高速串行多通道同步采样系统， 原理框图如图１所示。图１ 基于高速串行通信的多通道同步采样系统 Ｆｉｇ．１ Ｍｕｌｔｉ－ｃｈａｎｎｅｌ ｓｙｎｃｈｒｏｎｏｕｓ ｓａｍｐｌｉｎｇ ｓｙｓｔｅｍｂａｓｅｄ ｏｎ ｈｉｇｈ－ｓｐ ｅｅｄ ｓｅｒｉａｌ ｃｏｍｍｕｎｉｃａｔｉｏｎ此方案中采用的Ａ／Ｄ转换器为ＡＤＩ公司的 １６位、８通道同步采样器件ＡＤ７６０６。此器件内置模拟输入钳位保护、二阶抗混叠滤波器、跟踪保持放 大器、１６位电荷再分配逐次逼近型Ａ／Ｄ转换器，以及灵活的数字滤波器和２．５Ｖ基准电压源、 基准电压缓冲等。ＡＤ７６０６采用５Ｖ单电源供电，可以处理±１０Ｖ和±５Ｖ真双极性输入信号，同时所有通道均能以高达每秒２０万个采样点的吞吐速率采样。其中，输入钳位保护电路可以耐受最高达±１６．５Ｖ 的电压。此Ａ／Ｄ转换器的抗混叠滤波器的３ｄＢ截 — ２８—第３６卷 第９期２０１２年５月１０日Ｖｏｌ．３６ Ｎｏ．９ Ｍａｙ １０，２０１２
51单片机模拟 SPI 总线的方法
51单片机模拟 SPI 总线的方法 1 引言 SPI（Serial Peripheral Interface--串行外设接口）总线系统是一种同步串行外设接口，它可以使MCU与各种外围设备以串行方式进行通信以交换信息。外围设置FLASHRAM、网络控制器、LCD显示驱动器、A/D转换器和MCU等。SPI总线系统可直接与各个厂家生产的多种标准外围器件直接接口，该接口一般使用4条线：串行时钟线（SCK）、主机输入/从机输出数据线MISO、主机输出/从机输入数据线MOSI和低电平有效的从机选择线SS（有的SPI接口芯片带有中断信号线INT或INT、有的SPI接口芯片没有主机输出/从机输入数据线MOSI）。由于SPI系统总线一共只需3～4位数据线和控制即可实现与具有SPI总线接口功能的各种I/O器件进行接口，而扩展并行总线则需要8根数据线、8～16位地址线、2～3位控制线，因此，采用SPI总线接口可以简化电路设计，节省很多常规电路中的接口器件和I/O口线，提高设计的可靠性。由此可见，在MCS51系列等不具有SPI接口的单片机组成的智能仪器和工业测控系统中，当传输速度要求不是太高时，使用SPI总线可以增加应用系统接口器件的种类，提高应用系统的性能。 2 SPI总线的组成 利用SPI总线可在软件的控制下构成各种系统。如1个主MCU和几个从MCU、几个从MCU 相互连接构成多主机系统（分布式系统）、1个主MCU和1个或几个从I/O设备所构成的各种系统等。在大多数应用场合，可使用1个MCU作为控机来控制数据，并向1个或几个从外围器件传送该数据。从器件只有在主机发命令时才能接收或发送数据。其数据的传输格式是高位（MSB）在前，低位（LSB）在后。SPI总线接口系统的典型结构。 当一个主控机通过SPI与几种不同的串行I/O芯片相连时，必须使用每片的允许控制端，这可通过MCU的I/O端口输出线来实现。但应特别注意这些串行I/O芯片的输入输出特性：首先是输入芯片的串行数据输出是否有三态控制端。平时未选中芯片时，输出端应处于高阻态。若没有三态控制端，则应外加三态门。否则MCU的MISO端只能连接1个输入芯片。其次是输出芯片的串行数据输入是否有允许控制端。因此只有在此芯片允许时，SCK脉冲才把串行数据移入该芯片；在禁止时，SCK对芯片无影响。若没有允许控制端，则应在外围用门电路对SCK进行控制，然后再加到芯片的时钟输入端；当然，也可以只在SPI总线上连接1个芯片，而不再连接其它输入或输出芯片。 3 在MCS-51系列单片机中的实现方法 对于不带SPI串行总线接口的MCS-51系列单片机来说，可以使用软件来模拟SPI的操作，包括串行时钟、数据输入和数据输出。对于不同的串行接口外围芯片，它们的时钟时序是不同的。对于在SCK的上升沿输入（接收）数据和在下降沿输出（发送）数据的器件，一般应将其串行时钟输出口P1.1的初始状态设置为1，而在允许接收后再置P1.1为0。这样，MCU 在输出1位SCK时钟的同时，将使接口芯片串行左移，从而输出1位数据至MCS-51单片机的P1.3口（模拟MCU的MISO线），此后再置P1.1为1，使MCS-51系列单片机从P1.0（模拟MCU 的MOSI线）输出1位数据（先为高位）至串行接口芯片。至此，模拟1位数据输入输出便宣告完成。此后再置P1.1为0，模拟下1位数据的输入输出……，依此循环8次，即可完成1次通过SPI总线传输8位数据的操作。对于在SCK的下降沿输入数据和上升沿输出数据的器件，则应取串行时钟输出的初始状态为0，即在接口芯片允许时，先置P1.1为1，以便外围接口芯片输出1位数据（MCU接收1位数据），之后再置时钟为0，使外围接口芯片接收1位数据（MCU发送1位数据），从而完成1位数据的传送。 图2所示为MCS-51系列单片机与存储器X25F008（E2PROM）的硬件连接图，图2中，P1.0
FPGA高速串行通信
FPGA高速串行通信 1 引言 在许多实际运用的场合中，数字信号传输具有数据量大，传输速度高，采用串行传输等特点。这就要求数据收发双方采用合理的编解码方式及高速器件。数字信号传输一般分并行传输、串行传输两种。并行传输具有数据源和数据目的地物理连接方便，误码率低，传输速率高。但是并行传输方式要求各条线路同步，因此需要传输定时和控制信号，而其各路信号在经过转发与放大处理后，将引起不同的延迟与畸变，难以实现并行同步。若采用更复杂的技术、设备与线路，其成本会显著上升。而高速远程数据传输一般采用串行同步传输。传统建立准确的时钟信号的方法是采用锁相环技术。但锁相环有若干个明显缺陷，一是其同步建立时间及调整精度即使采用变阶的方法也很难兼顾；二是锁相环需要一个高精度高频率的本地时钟。本文所讨论的两种串行同步传输方法，无需高频率时钟信号，就可完全数字化。采用Altera公司的ACEXlK系列器件完成电路设计，且外围电路简单，成本低，效果好。 2主要器件介绍 编码和解码采用ACEXlK系列器件EPlK100QC208-2。ACEXlK器件是Altera 公司针对通信、音频处理及类似场合应用而设计的。该系列器件具有如下特性： 高性能。采用查找表(LUT)和嵌入式阵列块(EAB)相结合的结构，适用于实现复杂逻辑功能和存储器功能，例如通信中应用的DSP、多通道数据处理、数据传递和微控制等； 高密度。典型门数为1万到10万门，有多达49 152位的RAM(每个EAB有4 096位RAM)。 系统性能。器件内核采用2.5 V电压，功耗低，其多电压引脚驱动2.5 V、3.3 V、5.0 V的器件，也可被这些电压所驱动，双向I／O引脚执行速度可达250 MHz； 灵活的内部互联。具有快速连续式延时可预测的快速通道互连。
串行通信技术SERDES正成为高速接口的主流
串行通信技术SERDES正成为高速接口的主流 串行通信技术SERDES正成为高速接口的主流 2009-08-21 13:44随着对信息流量需求的不断增长，传统并行接口技术成为进一步提高数据传输速率的瓶颈。过去主要用于光纤通信的串行通信技术——SERDES正在取代传统并行总线而成为高速接口技术的主流。本文阐述了介绍SERDES 收发机的组成和设计，并展望了这种高速串行通信技术的广阔应用前景。 ? SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种时分多路复用(TDM)、点对点的通信技术，即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，从而大大降低通信成本。 ? SERDES技术最早应用于广域网(WAN)通信。国际上存在两种广域网标准：一种是SONET，主要通行于北美；另一种是SDH，主要通行于欧洲。这两种广域网标准制订了不同层次的传输速率。目前万兆(OC-192)广域网已在欧美开始实行，
中国大陆已升级到2.5千兆(OC-48)水平。SERDES技术支持的广域网构成了国际互联网络的骨干网。 ? SERDES技术同样应用于局域网(LAN)通信。因为SERDES 技术主要用来实现ISO模型的物理层，SERDES通常被称之为物理层(PHY)器件。以太网是世界上最流行的局域网，其数据传输速率不断演变。IEEE在2002年通过的万兆以太网标准，把局域网传输速率提高到了广域网的水平，并特意制订了提供局域网和广域网无缝联接的串行WAN PHY。与此同时，SERDES技术也广泛应用于不断升级的存储区域网(SAN)，例如光纤信道。 ? 随着半导体技术的迅速发展，计算机的性能和应用取得了长足进步。可是，传统并行总线技术——PCI却跟不上处理器和存储器的进步而成为提高数据传输速率的瓶颈。新一代PCI标准PCI Express正是为解决计算机IO瓶颈而提出的(见表1)。PCI Express是一种基于SERDES的串行双向通信技术，数据传输速率为2.5G/通道，可多达32通道，支持芯片与芯片和背板与背板之间的通信。国际互联网络和信息技术的兴起促成了计算机和通信技术的交汇，而SERDES串行通信技术逐步取代传统并行总线正是这一交汇的具体体现。
51单片机模拟spi串行接口程序
51单片机模拟spi串行接口程序 51单片机模拟spi串行接口程序，在keilc51下编写 sbit CS=P3^5; sbit CLK= P1^5; sbit DataI=P1^7; sbit DataO=P1^6; #define SD_Disable() CS=1 //片选关 #define SD_Enable() CS=0 //片选开 unsigned char SPI_TransferByte(unsigned char val) { unsigned char BitCounter; for(BitCounter=8; BiCounter!=0; BitCounter--) { CLK=0; DataI=0; // write if(val&0x80) DataI=1; val<<=1; CLK=1; if(DataO)val|=1; // read } CLK=0; return val; }sbit CLK= P1^5; sbit DataI=P1^7;
sbit DataO=P1^6; #define SD_Disable() CS=1 //片选关 #define SD_Enable() CS=0 //片选开 unsigned char SPI_TransferByte(unsigned char val) { unsigned char BitCounter; for(BitCounter=8; BiCounter!=0; BitCounter--) { CLK=0; DataI=0; // write if(val&0x80) DataI=1; val<<=1; CLK=1; if(DataO)val|=1; // read } CLK=0; return val; } sbit CLK= P1^5; sbit DataI=P1^7; sbit DataO=P1^6; #define SD_Disable() CS=1 //片选关 #define SD_Enable() CS=0 //片选开
英飞凌tricore用户手册_第18章_同步串行口SSC
18同步串行接口(SSC) 同步串行接口(SSC) 本章描述TC1728的四个高速同步串行接口SSC0，SSC1，SSC2和SSC3。包括以下内容：?SSC 内核功能描述，适用于SSC0，SSC1，SSC2和SSC3模块(见页18-1)?SSC 内核寄存器描述，描述所有SSC 内核专用寄存器(见页18-27) ? TC1728中SSC 模块具体实现及SSC0/SSC1/SSC2模块寄存器(端口连接和控制、中断控制、地址译码、时钟控制，(见页18-43) 注：章节18.2中给出的SSC 内核寄存器在TC1728用户手册其它章节引用时，需 要分别添加模块名前缀“SSC0_”,“SSC1_”和“SSC2_”。 18.1SSC 内核描述 图18-1为SSC 接口框图。 图18-1SSC 接口基本框图
同步串行接口(SSC) 18.1.1概述 SSC支持波特率高达55.0Mbit/s的全双工和半双工串行同步通信(@110.0MHz模块时钟，主模式)。串行时钟信号由SSC模块自身产生(主模式)，或从外部主机接收(从模式)。数据宽度、移位方向、时钟极性和相位均可编程设定，从而支持与SPI兼容器件通信。数据发送和接收双缓存。移位时钟产生器为SSC提供独立的串行时钟信号。从模式操作具有7个从机选择输入。主模式支持8个可编程从机选择输出(片选)。 特性： ?主模式和从模式操作 –全双工或半双工工作 –可进行自动引出端控制 ?灵活的数据格式 –数据位个数可编程：2至16位(奇偶性使能：1至15数据位) –移位方向可编程：LSB或MSB在先 –时钟极性可编程：移位时钟低电平空闲或高电平空闲 –时钟/数据相位可编程：在移位时钟的前沿或后沿进行数据移位 ?波特率产生： –主模式：55.0Mbit/s到839.3bit/s(@110MHz模块时钟) –从模式：27.0Mbit/s到839.3bit/s(@110MHz模块时钟) ?中断产生 –发送缓存寄存器已空的情况 –接收缓存寄存器已满的情况 –出错情况(接收、相位、波特率、发送错误，奇偶性错误) ?排队SSC模式支持通过DMA控制器的控制和数据处理 ?灵活的SSC引脚配置 ?硬件支持奇偶性模式 –可独立选择传送和接收帧数 –奇偶性选择 ?从模式下，7个从机选择输入SLSI[7:1] ?主模式下，8个可编程从机选择输出SLSO[7:0] –自动产生SLSO，时序可编程设置 –有效电平和使能控制可编程 –与其他SSC模块的SLSO输出信号组合