DRC 01 Porphyry Introduction-1
后仿真流程
synplify,ISE,ModelSim后仿真流程 我想很多人跟我一样，被ModelSim的后仿真搞的头晕脑胀。为了这个问题，我在网上找了很多的资料，但发现这些资料往往说的不明白。一些步骤被作者有意无意地省略掉，这常常给读者造成不必要的麻烦，所以我决定写下这一篇文章，把这3天我努力的结果拿出来，与大家分享。 首先，我把我用到的软件说明一下。如果你发现根据我的操作，你还是解决不了ModelSim 后仿真的问题，那就可能是软件版本的问题。 1，ModelSim Se 6.1b 2，Synplify Pro 7.5.1 3，ISE 5.2i （这个是老了点） 4，WindowsXP（这个应该没有多大的关系） 还有就是我使用的是verilog，我想VHDL的方法与verilog是差不多的，最多也就是在建库方面有点差别而已。 下面的这些方法，是我这3天搞出来的。当然也参考了一些文章。如果谁有更方便的方法，欢迎指出来。我的邮箱是vf1983cs@https://www.360docs.net/doc/f82452941.html,。有空大家多交流。 一，为modelsim生成3个库。 首先，介绍一下这三个库。 Simprim_ver:用于布局布线后的仿真。 Unisim_ver :如果要做综合后的仿真，还要编译这个库。 Xilinxcorelib_ver:如果设计中调用了CoreGen产生的核，则还需要编译这个库。 我们要为modelsim生成的是标准库。所谓的标准库就是modelsim运行后，会自动加载的库。不过这方面我还不是很肯定。因为我在后仿真时，还是要为仿真指定库的路径，不然modelsim找不到。 第一步：在modelsim环境下，新建工程，工程的路径与你想把库存储的路径一致。 第二步：新建库，库名起作s imprim_ver。我们首先就是要建的就是这个库。
史上最全的英语语法大全(精心整理)
英语语法 1.名词 1.1名词复数的规则变化 1.2其他名词复数的规则变化 1.3名词复数的不规则变化 1.4不可数名词量的表示 1.5定语名词的复数 1.6不同国家的人的单复数 1.7名词的格 2.冠词和数词 2.1不定冠词的用法 2.2定冠词的用法 2.3零冠词的用法 2.4冠词与形容词+名词结构 2.5冠词位置 2.6数词 3.代词 3.1人称代词的用法 3.2人称代词之主、宾格的替换 3.3代词的指代问题 3.4并列人称代词的排列顺序 3.5物主代词 3.6双重所有格 3.7反身代词 3.8相互代词 3.9指示代词 3.10疑问代词 3.11关系代词 3.12every , no, all, both, neither, nor 3.13none, few, some, any, one, ones 3.14代词比较辩异 one，that 和it 3.15one/another/the other 3.16“the”的妙用 3.17anyone/any one；no one/none；every/each 3.18both, either, neither, all, any, none 3.19many, much 3.20few, little, a few, a little 4.形容词和副词 4.1形容词及其用法 4.2以-ly结尾的形容词 4.3用形容词表示类别和整体 4.4多个形容词修饰名词的顺序 4.5副词及其基本用法 4.6兼有两种形式的副词
4.7形容词与副词的比较级 4.8as + 形容词或副词原级 + as 4.9比较级形容词或副词 + than 4.10可修饰比较级的词 4.11many,old 和 far 4.12the + 最高级 + 比较范围 4.13和more有关的词组 5.动词 5.1系动词 5.2什么是助动词 5.3助动词be的用法 5.4助动词have的用法 5.5助动词do的用法 5.6助动词shall和will的用法5.7助动词should和would的用法5.8短语动词 5.9非谓语动词 6.动名词 6.1动名词作主语、宾语和表语6.2Worth的用法 7动词不定式 7.1不定式作宾语 7.2不定式作补语 7.3不定式主语 7.4It's for sb.和 It's of sb. 7.5不定式作表语 7.6不定式作定语 7.7不定式作状语 7.8用作介词的to 7.9省to 的动词不定式 7.10动词不定式的否定式 7.11不定式的特殊句型too…to… 7.12不定式的特殊句型so as to 7.13不定式的特殊句型Why not 7.147不定式的时态和语态 7.15动名词与不定式 8.特殊词精讲 8.1stop doing/to do 8.2forget doing/to do 8.3remember doing/to do 8.4regret doing/to do 8.5cease doing/to do 8.6try doing/to do 8.7go on doing/to do
第一讲英文文法的最基本规则
英语基础之英文文法的最基本规则 姓名：学校：年级： 【学习目标】 掌握英语的最基本的文法规则，并学会写正确的英文句子。 【知识要点】 规则(1)：两个动词是不能联在一起用的。 在中文，我们常说“我是爱你的”，翻成英文，这就变成了 ＊I am love you. 滑稽的是，这句英文句子犯了大忌，因为〝am〞是动词，〝love〞也是动词，两个动词是不能联在一起用的。这句话的正确说法是： I love you. 或者I am in love with you. 我们中国人也会说〝我喜欢看电视〞，翻成英文，这变成 ＊I love watch television. 这个句子也犯了同样的错。 以下几个句子都是错的，因为这些句子中都有两个动词连在一起的情形： ＊I hate eat fish. ＊I love play basketball. ＊I love swim. 如果你一定要讲“我爱游泳”，怎么办呢？请看以下的规则。 规则(2)：如一定要同时用两个动词，后者的前面必须加“to”或者将后者加入“ing”.
“我爱游泳”，因此有两种正确的译法： I love to swim. I love swimming. 以下的句子都是正确的： I hate to eat fish. I hate eating fish. I love to play basketball. I love playing basketball I keep going to church. 规则(3): 主词如果是第三人称，现在式及单数，动词必须加s. 我们中国人最不容易记得的规则，恐怕就是这一条了，以下的句子都是错的。＊He write very well. ＊Jack love playing the violin. ＊Mary swim every day. 正确的句子是： He writes very well. Jack loves playing the violin. Mary swims every day. 规则(4)：绝大多数的否定的句子，不能直接加“not”。 我们中文对否定语气，规则极为简单，我们可以说“我不爱你”，但是我们不能说＊I not love you.
modelsim仿真详细过程
由于我们只需要了解仿真的完整过程，所以不需要自己写源文件和测试文件（也称为testbench）。一下就是简单的源文件和测试文件（亲自测试过）。 //源文件 module compare(equal,a,b); input a,b; output equal; assign equal=(a==b)?1:0; endmodule //测试文件 `timescale 1ns/1ns `include"./compare.v" module comparetest; reg a,b; wire equal; initial begin a=0; b=0; #100 a=0;b=1; #100 a=1;b=1;
#100 a=1;b=0; #100 $stop; end compare compare1(.equal(equal),.a(a),.b(b)); endmodule 有了源文件和测试文件下面就开始用modelsim进行仿真了。 步骤一：新建工程和.v文件（也就是源文件和测试文件） 打开modelsim软件，点击file，选择new—>project 然后就会弹出下面窗口： 然后在project name那一栏写上工程名（随便去，一般是字母），在project location选择工程路径（路径最好没有中文，听说的），然后点OK。进入下个界面：
然后点击小框里面的“create new file”.弹出界面： 在file name中写下源文件名，由于这是比较两数的大小，我取为：compare。在“add file as type”中选择verilog，点OK，然后有：
常用英语语法
常用英语语法 第一章英文文法的最基本规则 英文和我们中文最大的不同，是在动词，我们中文的动词很简单，没有所谓的第几人称，也没有复数和单数之分，更没有过去式或进行式，英文可不同了，凡是用动词的时候，必须注意很多很多的规则，一旦弄错了，常常是犯了大错。 在这一章，我要将英文最基本的规则一一列下。这些规则都是我们中国人所常常不注意的。为了不要误导读者，凡本书内错误的句子前面都有〝＊〞的符号。 规则（１）：两个动词是不能联在一起用的。 在中文，我们常说“我是爱你的”，翻成英文，这就变成了 ＊I am love you. 滑稽的是，这句英文句子犯了大忌，因为〝am〞是动词，〝love〞也是动词，两个动词是不能联在一起用的。这句话的正确说法是： I love you. 或者I am in love with you. 我们中国人也会说〝我喜欢看电视〞，翻成英文，这变成 ＊I love watch television. 这个句子也犯了同样的错。 以下几个句子都是错的，因为这些句子中都有两个动词连在一起的情形： ＊I hate eat fish. ＊I love play basketball. ＊I love swim. 如果你一定要讲“我爱游泳”，怎么办呢？请看以下的规则。 规则（２）：如一定要同时用两个动词，后者的前面必须加“to”或者将后者加入“ing”。“我爱游泳”，因此有两种正确的译法： I love to swim. I love swimming. 以下的句子都是正确的： I hate to eat fish. I hate eating fish. I love to play basketball. I love playing basketball I keep going to church. 规则（３）：主词如果是第三人称，现在式及单数，动词必须加s. 我们中国人最不容易记得的规则，恐怕就是这一条了，以下的句子都是错的。 ＊He write very well. ＊Jack love playing the violin. ＊Mary swim every day. 正确的句子是： He writes very well. Jack loves playing the violin. Mary swims every day. 规则（４）：绝大多数的否定的句子，不能直接加“not”。 我们中文对否定语气，规则极为简单，我们可以说“我不爱你”，但是我们不能说 ＊I not love you. 我们也不能说： ＊I not saw that movie. ＊I not like swimming. ＊He not likes playing violin. 我们必须用一种助动词来完成否定的句子，以下才是正确的否定句子： I do not love you. I did not see that movie. He does not like playing violin. 请注意，在以上的句子中，do和did都是助动词，do是现在式，did是过去式。 关于现在式和过去式，究竟是怎么一回事，以后我们会解释清楚的。 助动词不限于“do”和它的变型，can、will、would、shall、may、must等等都是助动词，因此，以下的英文句子又都是对的： He can not swim. They will not go to church tomorrow. Mary should not go to the party. I shall not see you. He may not go out tonight.
modelsim使用 + 前仿真 + 后仿真 + verilog
Modelsim 6.0 使用教程 1. Modelsim简介 Modelsim仿真工具是Model公司开发的。它支持Verilog、VHDL以及他们的混合仿真，它可以将整个程序分步执行，使设计者直接看到他的程序下一步要执行的语句，而且在程序执行的任何步骤任何时刻都可以查看任意变量的当前值，可以在Dataflow窗口查看某一单元或模块的输入输出的连续变化等，比quartus自带的仿真器功能强大的多，是目前业界最通用的仿真器之一。 对于初学者，modelsim自带的教程是一个很好的选择，在Help->SE PDF Documentation->Tutorial里面.它从简单到复杂、从低级到高级详细地讲述了modelsim的各项功能的使用，简单易懂。但是它也有缺点，就是它里面所有事例的初期准备工作都已经放在example文件夹里，直接将它们添加到modelsim就可以用，它假设使用者对当前操作的前期准备工作都已经很熟悉，所以初学者往往不知道如何做当前操作的前期准备。 2.安装 同许多其他软件一样，Modelsim SE同样需要合法的License,通常我们用Kengen产生license.dat。 ⑴．解压安装工具包开始安装，安装时选择Full product安装。当出现Install Hardware Security Key Driver时选择否。当出现Add Modelsim To Path选 择是。出现Modelsim License Wizard时选择Close。 ⑵．在C盘根目录新建一个文件夹flexlm，用Keygen产生一个License.dat,然后 复制到该文件夹下。 ⑶．修改系统的环境变量。右键点击桌面我的电脑图标，属性->高级->环境变量-> （系统变量）新建。按下图所示内容填写，变量值内如果已经有别的路径了， 请用“；”将其与要填的路径分开。LM_LICENSE_FILE = c:\flexlm\license.dat
英语语法基本基础知识——时态
英语的时态问题 英语的时态可以分为：“时”(time) 和“体”(aspect)（又称为态）。时是指动作发生的时间，体是指动作发生时的状态。时间与体就象是坐标里的横轴和纵轴，它们的结合交织出了瞬息万变的时空，也构成了英语动词的时态问题。 时间分为：过去，现在，将来，过去将来 体分为：一般（在某个时间点）， 进行（延续某个时间段）， 完成（完成某个时间段） 完成进行（延续某个完成的时间段） 如此以来，英语中就有16种时态变化，现在就用动词为write例，看看它们的形式。 注意：里面的斜体字部分，由于时态过于复杂，几乎没有人真正去应用它们，可以忽略不记。 下面就常用的12种时态，（其中还有三种相对用的较少的，请注意）。具体分析一下。 一．一般现在时 表示现在的时间“点”上发生的动作或者状态，常用于以下的情况 1、经常重复发生的动作或存在的状态，多与often, always, usually, sometimes, everyday, 等时 间状语连用。 He takes a walk after supper everyday My mother and father work at the same company. 2、表示性格，特征，能力。 Mr. Smith hates fish and never eats any. 3、表示客观真理或者普遍事实。
The sun rises in the east. 二．一般过去时 表示过去某时发生的动作或者状态，常和表示过去某个时间“点”的时间状语(yesterday, last week, 3 years ago, in 1987)连用 She bought a car last week. He came to help me at that time. 三．一般将来时 表示将来的时间“点”上发生的动作或者状态。 The train will arrive soon. We shall know the news tomorrow. 四．过去将来时 过去某个时间“点”上将要发生的动作或状态。 I asked her where she would spend her holiday. I told my father that I should go home next Monday. 五．现在进行时 表示现在的时间“段”上正在延续进行的动作或者状态。 I’m doing some washing. What are you doing? 六．过去进行时 在过去某一个时间“段”正在延续进行的动作。 I was working in my office at eight o’clock yesterday evening. He was making a phone call when I saw him. 七．将来进行时 在将来某个时间“段”正在发生的动作，一般表示一种猜测和未来的计划，一般不太常用。What will you be doing at 3 o’clock tomorrow afternoon? （明天下午三点你将在做什么哪） 八．现在完成时 表示动作在一个时间“段”的完成，而且这个时间段是从过去某一点延续到现在的。经常跟时间状语since 1987，for 10 hours , by the last year相连。 My brother has been ill for 3 days. I have not seen her since 1991. 九．过去完成时 在过去的某个时间“段”里动作的完成，从过去的一点再到过去的另一点。或者称为过去的过去。 He said that he had written her a letter. Helen rang me up after I had gone to sleep.
反相器设计前仿与后仿流程
目录 前端电路设计与仿真 (2) 第一节双反相器的前端设计流程 (2) 1、画双反相器的visio原理图 (2) 2、编写.sp文件 (2) 第二节后端电路设计 (4) 一、开启linux系统 (4) 2、然后桌面右键重新打开Terminal (6) 双反相器的后端设计流程 (7) 一、schematic电路图绘制 (7) 二、版图设计 (21) 画版图一些技巧： (29) 三、后端验证和提取 (30) 第三节后端仿真 (37) 其它知识 (40)
前端电路设计与仿真 第一节双反相器的前端设计流程1、画双反相器的visio原理图 in V DD M2 M3 out 图1.1 其中双反相器的输入为in 输出为out，fa为内部节点。电源电压V DD=1.8V，MOS 管用的是TSMC的1.8V典型MOS管(在Hspice里面的名称为pch和nch，在Cadence里面的名称为pmos2v和nmos2v)。 2、编写.sp文件 新建dualinv.txt文件然后将后缀名改为dualinv.sp文件 具体实例.sp文件内容如下：
.lib 'F:\Program Files\synopsys\rf018.l' TT 是TSMC用于仿真的模型文件位置和选择的具体工艺角*****这里选择TT工艺角*********** 划红线部分的数据请参考excel文件《尺寸对应6参数》，MOS管的W不同对应的6个尺寸是不同的，但是这六个尺寸不随着L的变化而变化。 划紫色线条处的端口名称和顺序一定要一致 MOS场效应晶体管描述语句：(与后端提取pex输出的网表格式相同) MMX D G S B MNAME
ModelSim的前后仿真(Quartus)
利用Quartus5.0实现功能仿真 1)打开一个工程文件。 2)打开Settings设置栏，选择Fitting Settings下的Simulator栏。在右边出现的设置栏中将 “Simulation Mode”的下拉菜单选择“Functional”，即可以实现软件下的功能仿真。（下拉菜单中有“Functional”、“Timing”和“Timing using Fast Timing Model”，分别代表可以在Quartus软件下实现功能仿真，时序仿真和快速时序仿真。最后一项一般不选，如果在Settings->Timing Requirement->More Settings下“Report Combined Fast/Slow Timing” 选项设为“On”，就可以选择最后一项。编译的报告里也会分别列出最快和最慢的时序报告。） 3)选择“Processing”菜单下的“Generate Functional Simulation Netlist”命令，否则将无法 启动仿真。 4)新建一个波形仿真文件，文件后缀名为.vwf。选择File菜单下的New->Other Files->Vector Waveform File。如下图所示，左边空白栏处是节点名的列表区，右边空白栏处是仿真波形的显示区。波形编辑窗口默认时间为1us，如果想改变仿真时间，可以选择Edit菜单下End Time，在弹出的对话框中选择需要的时间。将新建的波形仿真文件保存下来。
5)将需要仿真的信号加入波形编辑窗口。在列表区任一位置双击或者点击右键选择“Insert Node or Bus…”，弹出的对话框点击“Node Finder”按钮。在“Node Finder”界面中点击“List”按钮，有关信号的列表会出现在界面的左边，双击需要观察的信号加入至界面右边。如果工程中用到了很多信号，在左边列表中也会显示很多（Named编辑框默认的是*通配符），可以在Named编辑框中添加需要的信号名称实现模糊查找。界面中“Filter”下拉框中默认的是“Pins: all”，也就是说将要列出的信号都是IO管脚。如果需要观察一些内部信号，可以改变下拉框的参数，比如“Registers: Pre-Synthesis”。下图显示了仿真信号加入波形编辑窗口的情况。对于有些总线信号可以改变其显示的进制格式，比如二进制、八进制、十进制和十六进制。在列表中对应信号点击右键选择 “Properties”，弹出的对话框中选择“Radix”下拉框实现进制的转换。
英文文法的最基本规则
第一章英文文法的最基本规则 英文和我们中文最大的不同，是在动词，我们中文的动词很简单，没有所谓的第几人称，也没有复数和单数之分，更没有过去式或进行式，英文可不同了，凡是用动词的时候，必须注意很多很多的规则，一旦弄错了，常常是犯了大错。 在这一章，我要将英文最基本的规则一一列下。这些规则都是我们中国人所常常不注意的。 为了不要误导读者，凡本书内错误的句子前面都有〝＊〞的符号。 规则（１）：两个动词是不能联在一起用的。 在中文，我们常说“我是爱你的”，翻成英文，这就变成了 ＊ I am love you. 滑稽的是，这句英文句子犯了大忌，因为〝am〞是动词，〝love〞也是动词，两个动词是不能联在一起用的。这句话的正确说法是： I love you. 或者 I am in love with you. 我们中国人也会说〝我喜欢看电视〞，翻成英文，这变成 ＊ I love watch television. 这个句子也犯了同样的错。 以下几个句子都是错的，因为这些句子中都有两个动词连在一起的情形： I hate eat fish. I love play basketball. I love swim. 如果你一定要讲“我爱游泳”，怎么办呢？请看以下的规则。 规则（２）：如一定要同时用两个动词，后者的前面必须加“to”或者将后者加入“ing”。 “我爱游泳”，因此有两种正确的译法： I love to swim. I love swimming. 以下的句子都是正确的： I hate to eat fish. I hate eating fish. I love to play basketball. I love playing basketball I keep going to church. 规则（３）：主词如果是第三人称，现在式及单数，动词必须加s. 我们中国人最不容易记得的规则，恐怕就是这一条了，以下的句子都是错的。 ＊ He write very well. ＊ Jack love playing the violin. ＊ Mary swim every day. 正确的句子是： He writes very well. Jack loves playing the violin. Mary swims every day. 规则（４）：绝大多数的否定的句子，不能直接加“not”。 我们中文对否定语气，规则极为简单，我们可以说“我不爱你”，但是我们不能说 ＊ I not love you.
Allegro IBIS仿真流程
Allegro IBIS仿真流程 2009-09-27 20:08:36| 分类：Pcb | 标签：|字号大中小订阅 https://www.360docs.net/doc/f82452941.html,/EDA/20090214105502.htm 第一章在Allegro中准备好进行SI 仿真的PCB 板图 1）在Cadence 中进行SI 分析可以通过几种方式得到结果： * Allegro 的PCB 画板界面，通过处理可以直接得到结果，或者直接以*.brd 存盘。 * 使用SpecctreQuest 打开*.brd，进行必要设置，通过处理直接得到结果。这实际与上述方式类似，只不过是两个独立的模块，真正的仿真软件是下面的SigXplore 程序。 * 直接打开SigXplore 建立拓扑进行仿真。 2）从PowerPCB 转换到Allegro 格式 在PowerPCb 中对已经完成的PCB 板，作如下操作： 在文件菜单，选择Export 操作，出现File Export 窗口，选择ASCII 格式*.asc 文件格式，并指定文件名称和路径（图1.1）。 图1.1 在PowerPCB 中输出通用ASC 格式文件
图1.2 PowerPCB 导出格式设置窗口 点击图1.1 的保存按钮后出现图1.2 ASCII 输出定制窗口，在该窗口中，点击“Select All”项、在Expand Attributes 中选中Parts 和Nets 两项，尤其注意在Format 窗口只能选择PowerPCB V3.0 以下版本格 式，否则Allegro 不能正确导入。 3）在Allegro 中导入*.ascPCB 板图 在文件菜单，选择Import 操作，出现一个下拉菜单，在下拉菜单中选择PADS 项，出现PADS IN 设置窗口（图1.3），在该窗口中需要设置3 个必要参数： 图1.3 转换阿三次文件参数设置窗口 i. 在的一栏那填入源asc 文件的目录 ii. 在第二栏指定转换必须的pads_in.ini 文件所在目录（也可将此文件拷入工作目录中，此例） iii. 指定转换后的文件存放目录 然后运行“Run”，将在指定的目录中生成转换成功的.brd 文件。 注：pads_in.ini 所在目录路：.\Psd_14.2\Tools\PCB\bin 中。
英语语法基本句子结构
英语语法基本句子结构 课程名称：大学英语语法 学院：电子信息与电气工程学院 学生姓名：王磊 学号：201102010054 专业班级：自动化2011级（1）班 指导教师：李国云 2013年 6 月8 日
英语语法基本句子结构 语法是对现成语言中规则的归纳和总结，以便学习者更快模仿掌握一门外语。所以语法知识很重要，你不能用汉语的语法规则来造英语的句子，那样懂英语的人读不懂，同样不懂英语的语法规则也绝对读不懂英语短文。 不同词类的单词，按照一定的语法规则组合在一起，能够表达一个完整意思的语言单位叫句子，一个句子由各种功能不同的部分组成，这些部分叫做句子成分。 一个句子一般由两部分组成：主语部分和谓语部分。根据各个句子成分在句子中所起得作用，可分为主语、谓语或谓语动词、宾语、表语、定语、补语、状语等。 主语 全句述说的对象，常由名词、代词、名词性短语或分句充当，一般置于句首。下面依次举例： Walls have ears. Football is my favorite. Three plus four equals seven. 谓语或谓语动词 说明主语的动作或状态，主要一般又实义动词或者系动词担任，助动词和情态动词加其他动词的适当形式充当，一般置于主语之后。 They should have finished their work. The chance may never come again.
注意：英语中最基本的原则就是：一句话，只能有一个谓语动词 宾语 宾语表示动作的对象，是动作的承受者。宾语一般放在及物动词之后。英语介词后也会跟宾语。可作宾语的有名词，代词，数词，动名词等，不定时式也可做及物动词的宾语。下面依次举例：She refused to read that terrible book. We haven’t seen her for a long time. He needs a new dictionary. 表语 表述主语的身份、状态、特征，常由名词、代词、形容词、副词、数词、不定式、动名词、介词短语或分句充当。置于联系动词之后。联系动词一般有be,become,turn,get,grow,seem.,appear,look,sound,smell,feel 等。 My father is a professor. The milk has turned sour. Everything here is dear to her. 定语 是修饰名词或代词的词，短语或从句。作定语的有名词，形容词，数词，分词机器短语，不定式及其短语，介词短语以及定语从句等。下面依次举例：
仿真分析步骤
例２：以Ｐ２１４例３.２.１说明仿真过程。 仿真分析步骤（Ｐ２１４例３.２.１） １、选择菜单：放置（Place）＼元件（Component）… 数据库（Database）：主数据库（Master Database）组（Group）：电源（Sources） 系列（Family）：电源（POWER_SOURCES） 元件（Component）：直流电压源（DC_POWER），单击ＯＫ按钮。 Ctrl+M设置属性后放置（或放置后，双击该元件设置属性）： 在参数（value）属性页中V oltage(Ｖ)选２V，单击ＯＫ（确定）按钮。 同法放置接地：GROUND， 同法放置直流电压源：DC_POWER为４Ｖ。 在value属性页中V oltage(RMS)选４V。 同法放置直流电流源：系列（Family）：电源（SIGNAL_CURRENT_SOURCES） 元件（Component）：DC_CURRENT为３Ａ。 双击该元件，在参数（value）属性页中Current(A)选２V，单击ＯＫ（确定）按钮。 同法放置直流电流源：DC_CURRENT为２Ａ。 ２、选择菜单：放置（Place）＼元件（Component）… 数据库（Database）：主数据库（Master Database）组（Group）：Basic 系列（Family）：RESISTOR 元件（Component）：１Ω，单击ＯＫ按钮。 Ctrl+M设置属性后放置（或放置后，双击该元件设置属性）： 在参数（value）属性页中Resistance选２Ω（Ohm），单击ＯＫ（确定）按钮。 按Ctrl+R旋转９００。 同法放置其余电阻。 ３、选择菜单：放置（Place）＼导线（Wire） 连线如图所示，在需要的地方放置节点：放置（Place）＼节点（Join）。 ４、选择菜单“仿真（Simulate）/分析（Analyses）/ 直流工作点分析（DC Operation Point Analysis）”，弹出图3.2.5 所示分析参数设置对话框，“输出（Output variables）”用于选择所 要分析的结点、电源和电感支路。“电路变量（Variables in circuit）”栏中列出了电路中可以
modelsim+ISE后仿真流程
一、为modelsim 添加ISE的3 个仿真库。 首先，介绍一下这三个库。 Simprim_ver:用于布局布线后的仿真。 Unisim_ver :如果要做综合后的仿真，还要编译这个库。 Xilinxcorelib_ver:如果设计中调用了CoreGen产生的核，则还需要编译这个库。 我们要为modelsim生成的是标准库。所谓的标准库就是modelsim运行后，会自动加载的库。不过这方面我还不是很肯定。因为我在后仿真时，还是要为仿真指定库的路径，不然modelsim找不到。第一步：在modelsim环境下，新建工程，工程的路径与你想把库存储的路径一致。 第二步：新建库，库名起作simprim_ver。我们首先就是要建的就是这个库。 第三步：在modelsim的命令栏上，打下如下命令： vlog -work simprim_ver C:/Xilinx/12.4/ISE_DS/ISE/verilog/src/simprims/*.v （注意斜线的方向是与windows默认方向相反的） 其中的c:/Xilinx是我的Xilinx的安装路径，你把这个改成你的就行了。以下凡是要根据自己系统环境改变的内容，我都会用绿色标出，并加一个下划线。编译完之后，你会发现你的工程文件夹下出现了一个simprim文件夹，里面又有很多个文件夹。这些就是我们要的库了。 第四步：按照上面的方法，编译另外两个库。所需要键入的命令分别如下： vlog –work unisim_ver C:/Xilinx/12.4/ISE_DS/ISE/verilog/src /unisims/*.v vlog -work xilinxcorelib_ver C:/Xilinx/12.4/ISE_DS/ISE/verilog/src /XilinxCoreLib/*.v
modelsim后仿真详解
modelsim后仿真 想很多人跟我一样，被ModelSim的后仿真搞的头晕脑胀。为了这个问题，我在网上找了很多的资料，但发现这些资料往往说的不明白。一些步骤被作者有意无意地省略掉，这常常给读者造成不必要的麻烦，所以我决定写下这一篇文章，把这3天我努力的结果拿出来，与大家分享。 首先，我把我用到的软件说明一下。如果你发现根据我的操作，你还是解决不了ModelSim后仿真的问题，那就可能是软件版本的问题。 1， ModelSim Se 6.1b 2， Synplify Pro 7.5.1 3， ISE 5.2i （这个是老了点） 4， WindowsXP（这个应该没有多大的关系） 还有就是我使用的是verilog，我想VHDL的方法与verilog是差不多的，最多也就是在建库方面有点差别而已。 下面的这些方法，是我这3天搞出来的。当然也参考了一些文章。如果谁有更方便的方法，欢迎指出来。我的邮箱是vf1983cs@https://www.360docs.net/doc/f82452941.html,。有空大家多交流。 一、为modelsim生成3个库。 首先，介绍一下这三个库。 Simprim_ver:用于布局布线后的仿真。 Unisim_ver :如果要做综合后的仿真，还要编译这个库。 Xilinxcorelib_ver:如果设计中调用了CoreGen产生的核，则还需要编译这个库。 我们要为modelsim生成的是标准库。所谓的标准库就是modelsim运行后，会自动加载的库。不过这方面我还不是很肯定。因为我在后仿真时，还是要为仿真指定库的路径，不然modelsim找不到。 第一步：在modelsim环境下，新建工程，工程的路径与你想把库存储的路径一致。 第二步：新建库，库名起作simprim_ver。我们首先就是要建的就是这个库。
英语语法基础入门
英语基础语法知识 第一节词类和句子成分 一、词类 能够自由运用的最小语言单位叫词。根据词的形式、意义及其在句中的作用所作的分类叫词类（parts of speech）。 英语的词通常分为十大类，即名词、冠词、代词、数词、形容词、副词、动词、介词、连词和感叹词。现分别叙述如下： （一）名词 名词(noun)是表示人、事物、地点或抽象概念的名称。例如： foreigner外国人soap肥皂Newton牛顿 law法律freedom自由peace和平 英语名词可分为两大类： 1。普通名词(common noun)是某一类人、事物、某种物质或抽象概念的名称。例如： teacher教师market市场rice大米
magazine杂志sound声音production生产 2。专有名词(proper noun)是特定的某人、地方或机构的名称。专有名词的第一个字母必须 大写。例如： Hemingway海明威Russia俄罗斯 New York纽约United Nations联合国 名词又可分为可数名词(countable noun)与不可数名词(uncountable noun)两种。可数名词有单、复数之分。绝大多数名词的复数形式的构成是在单数名词的后面加-s或-es。例如： shop→shops商店bus→buses公共汽车library→libraries图书馆 toy→toys玩具leaf→leaves树叶 英语中有一些名词的复数形式是不规则的。例如： man→men男人tooth→teeth牙齿datum→data数据 有关名词复数形式构成的具体规则，请参阅有关的英语语法书。（二）冠词
利用ModelSim进行的功能仿真,综合后仿真,时序仿真
利用ModelSim进行的功能仿真，综合后仿真，时序仿真 功能仿真，就是在理想状态下(不考虑延迟)，验证电路的功能是否符合设计的要求。 功能仿真需要： 1.TestBench或者其他形式的输入激励 2.设计代码（HDL源程序） 3.调用器件的模块定义(供应商提供，如FIFO，RAM等等) 值得一提的是，可以在ModelSim直接编写TestBench，使用View->Source->Show language templates. 综合后仿真（门级仿真），实际上就是将对综合后的门级网表进行仿真，只考虑门延迟，而没有加入时延文件。在功能仿真之后检验综合的结果是否满足功能要求。 综合后仿真需要： 1.综合后的门级网表，注意这里变成了*.vo文件，而不是原来功能仿真中所需要的HDL源代码. 2.测试激励 3.元件库Altera的仿真库位置为 *:\altera\quartus\eda\sim_lib 所谓时序仿真，就是在综合后仿真的基础上加上时延文件(sdf文件)，综合考虑了路径延迟和门延迟的情况，验证电路是否存在时序违规。 时序仿真需要： 1.综合后的门级网表，注意这里变成了*.vo文件，而不是原来功能仿真中所需要的HDL源代码. 2.测试激励 3.元件库Altera的仿真库位置为 *:\altera\quartus\eda\sim_lib 4.较门级仿真还需要具有包含时延信息的反标记文件*.sdf 可以有两种方法实现门级仿真，或时序仿真。
1.工程编译成功后，自动启用ModelSim来运行门级仿真，前提是要在Quartus II的Options中设置好ModelSim的路径（和有些参考PDF上说的环境变量好像无关，至少我用的Quartus II 9.0 Web Edtion是这样的）具体方法是，进入Quartus9.0->Tools->Options，在Categroy里选中General 下的EDA Tool Options，在ModelSim右边的Location of Executable中双击来改变路径，就并且在工程中设置了自动启动ModelSim，就可以自动启用了。 1.在EDA Tool Settings，首先将仿真工具设置为ModelSim，然后点击让它自动启动。 2.NativeLink settings中选择testbench，完成相关的设置，例如test bench name，top level module in test bench，Design instance name in test bench，仿真时间，然后编译时会自动启动ModelSim然后完成所有操作，大概这就是Altera所指的和很多EDA工具的无缝连接。 另外一种方法，则是现在quartus ii中生成门级网表和延时文件，然后调用ModelSim进行仿真 1.在quartus ii设置仿真工具为ModelSim，这样设置完成后，在当前目录下会生成一个simulation的目录，该目录下有一个simulation文件夹，里面包含了网标文件和时延反标文件，vhdl语言对应的是网表文件为*.vho，时延文件为*.sdo。Verilog则为*.vo，*.sdo。 2.建立库并映射到物理目录，编译TestBench，执行仿真。 对库的理解： 我想所谓库，实际上就是一个代替文件夹的符号，区别就是，库中的文件的表述皆是经过了编译的实体或者module，一切操作都在库中进行。 ModelSim有两种库，一种是资源库，一种是工作库(默认名为work，保存当前工程下已通过编译的所有文件，资源库放置work库已编译文件所要调用的资源)。所以编译前，一定要有work库，而且只能有一个。
FPGA仿真流程
QuartusII的设计流程 QuartusII软件的使用方法 一、设计输入 1.建立工程 任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关的所有设计文件的文件夹。此文件夹将被EDA软件默认为工作库（Work Library）。一般，不同的设计项目最好放在不同的文件夹中，而同一工程的所有文件都必须放在同一文件夹中。 首先建立工作库目录，以便存储工程项目设计文件。在D盘下新建文件夹并取名Mydesign。双击QuartusII软件启动图标，即可启动QuartusII软件，启动界面如图1-2所示。 使用New Project Wizard 可以为工程指定工作目录、分配工程名称以及指定最高层设计实体的名称，还可以指定要在工程中使用的设计文件、其他源文件、用户库和EDA 工具，以及目标器件系列和具体器件等。在此要利用“New Preject
Wizard”工具选项创建此设计工程，并设定此工程的一些相关的信息，如工程名、目标器件、综合器、仿真器等。(1)打开建立新工程管理窗。选择菜单File→New Preject Wizard 命令，即弹出“工程设置”对话框（图1-3），以此来建立新的工程。 (2)在单击图1-3后，出现了设置工程的基本信息，如图1-4所示。单击此对话框最上一栏右侧的“… ”按钮，可以选择工程存放在硬盘上的位置，此例中将工程放在D盘Mydesign文件夹下。这三行的第一行的d:\Mydesign表示工程所在的工作库文件夹；第二行的half_add 表示此项工程的工程名，工程名可以取任何其他的名，也可直接用顶层文件的实体名作为工程名，在此就是按这种方式取的名；第三行是当前工程顶层文件的实体名，这里即为half_add。 （2）将设计文件加入工程中。单击图1-4中的Next 按钮，弹出对话框如图1-5所示，在对话框中单击File name 右侧的“… ”按钮，可以将与工程相关的所有VHDL 文件（如果有的话）加入进此工程，此工程文件加入的方法有两种：第1 种方法是单击“Add … ”按钮，从工程目录中选出相关的VHDL 文件；第2 种方法是单击Add All 按钮，将设定