射频锁相环剖析

射频锁相环剖析
射频锁相环剖析

射频锁相环

基础理论 环路的性能 电路实解

锁相环在手机中的应用

一.基础理论

锁相环路(Phase Locked Loop)是一个闭环的相位控制系统,它的输出信号的相位能自动跟踪输入信号相位。系统框图如下:

当)(1t ?

θ与)(2t ?

θ相等时,两矢量以相同的角速度旋转,相对位置,即夹角维持不变,通常数值又较小,这就是环路的锁定状态。

从输入信号加到锁相环路的输入端开始,一直到环路达到锁定的全过程,称为捕获过程。设系统最初进入同步状态[]ωθεεπ?±,2e n 的时间为a t 。那么从0t t =的起始状态到达进入同步状态的全部过程就称为锁相环路的捕获过程。捕获过程所需的时间0t t T a p -=称为捕获时间。显然,捕获时间p T 的大小不但与环路的参数有关,而且与起始状态有关。

对一定的环路来说,是否能通过捕获而进入同步完全取决于起始频差01)(ωθ?=?

t e 。若0ω?超过某一范围,环路就不能捕获了。这个范围的大小是锁相环路的一个重要性能指标,称为环路的捕获带p ω?。

捕获状态终了,环路的状态稳定在 ωεθ??

≤)(t e

e e n t θεπθ≤-2)( (1-1)

这就是同步状态的定义。只要在整个变化过程中一直满足(1-1)式,那幺仍称环路处于同步状态。由上可知,在输入固定频率信号的条件之下,环路进入同步状态后,输出信号与输入信号之间频差等于零,相差等于常数,即

0)(=?

?t e θ

=)(t e θ常数

这种状态就称为锁定状态。

锁相环路的组成

锁相环路为什幺能够进入相位跟踪,实现输出与输入信号的同步呢?因为它是一个相位的负反馈控制系统。这个负反馈控制系统是由鉴相器(PD )、环路滤波器(LF )和电压控制振荡器(VCO )三个基本部件组成的,基本构成如图:

)(2t θ

实际应用中有各种形式的环路,但它们都是由这个基本环路演变而来的。下面逐个介绍基本部件在环路

中的作用

鉴相器(PD ) 是一个相位比较装置,用来检测输入信号相位与反馈信号相位之间的相位差。输出

的误差信号是相差的函数,即鉴相特性可以是多种多样的,有正弦形特性、三角形特性、锯齿形特性等等。常用的正弦鉴相器可用模拟相乘器与低通滤波器的串接作为模型。

环路滤波器(LP ) 具有低通特性,它可以起到图中低通滤波器的作用,更重要的是它对环路参数

调整起差决定性的作用。

压控振荡器(VCO ) 是一个电压—―频率变换装置,在环中作为被控振荡器,它的振荡频率应随

输入控制电压)(t u c 线性地变化。实际应用中的压控振荡器的控制特性只有有限的线性控制范围,超出这个范围之后控制灵敏度将会下降。

压控振荡器应是一个具有线性控制特性的调频振荡器,对它的基本要求是:频率稳定度好(包括长期稳定度与短期稳定度);控制灵敏度0K 要高;控制特性的线性度要好;线性区域要宽等等。这些要求之间往往是矛盾的,设计中要折衷考虑。

压控振荡器电路的形式很多,常用的有LC 压控振荡器、晶体压控振荡器、负阻压控振荡器和RC 压控振荡器等几种。前两种振荡器的频率控制都是用变容管来实现的。由于变容二极管结电容与控制电压之间具有非线性的关系,所以压控振荡器的控制特性肯定也是非线性的。为了改善压控特性的线性性能,在电路上采取一些措施,如与线性电容串接或并接,以背对背或面对面方式连接等等。在有的应用场合,如频率合成器等,要求压控振荡器的开环噪声尽可能低,在这种情况下,设计电路时应注意提高有载品质因素和适当增加振荡器激励功率,降低激励级的内阻和振荡管的噪声系数。

二. 环路的性能

环路的基本性能

如上所述,环路有两种基本状态。

其一是捕获过程。评价捕获过程性能有两个主要指标。一个是环路的捕获带P ω?,即环路能通过捕获过程而进入同步状态所允许的最大固有频差max

o

ω?。若p o ωω?>?,环路就不能通过捕获进入同步状态。

max

o

p ωω?=?

另一个指标是捕获时间p T ,它是环路由起始时刻到进入同步状态的时刻之间的时间间隔,捕获时间p T 的大小除决定于环路参数之外,还与起始状态有关。一般情况下输入起始频差越大,p T 就越大,通常以起始频差等于p ω?,来计算最大捕获时间,并把它作为环路的性能指标之一。

环路的另一个基本工作状态是同步。环路锁定之后稳态频差.等于零。稳态相差通常总是存在的。它是一个固定值,反映了环路跟踪的精度,是一重要的指标。此外,已经锁定的锁相环路,若再改变其固有频差o ω?,稳态相差会随之改变。当固有频差o ω?增大到某一值时,环路将不能维持锁定。这个锁相环路能够保持锁定状态所允许的最大固有频差称为环路的同步带,也是环路的一个重要参数。

上面提到的几项指标是对环路最基本的性能要求。锁相环路作为一个控制系统,要全面衡量它的性能尚有一系列的指标,诸如稳定性、响应速度、对干扰和噪声的过滤能力等等。

环路的跟踪性能

实际的锁相环路在锁定状态之下的稳态相差通常是比较小的。锁定之后,若输入信号的相位)(1t θ发生变化,被控振荡器的输出相位)(2t θ将进行跟踪,在此过程中环路相差)(t e θ是变化的。假如在整个跟踪过程中,环路相差)(t e θ始终比较小。这种可以将环路近似为线性系统来进行分析的跟踪过程称为线性跟踪。应该注意,线性跟踪是在环路的同步状态下进行的,这是锁相环路正常工作时最常见的情况,工程上有实用价值,应引起我们的重视。

当环路处于锁定状态时,输出频率与输入频率相同,两者之间只有一稳态相差。在此条件下,若输入信号发性相位或频率的变化(干扰或调制所引起的),通过环路自身的控制作用,环路输出信号,也即压控振荡器的振荡频率和相位,会跟踪输入信号的变化。如果是理想的跟踪,输出信号的频率和相位应时时与输入信号相同。其实不然,环路需有一个跟踪过程。首先,出现过程,有暂态相位误差,其次在到达稳定状态后,据输入信号形式的不同,有不同的相位误差。上述由于输入信号变化而引起的暂态相位误差和稳态相位误差的大小,是衡量环路线性跟踪性能好坏的重要标志。它们不仅与环路本身的参数有关,还与输入信号的变化形式有关。

根据分析可知,

对于同一种环路来说,输入信号变化越快,跟踪信能就越差。 同一信号加入不同的锁相环路,其稳态相差是不同的。

事实上,决定环路稳态跟踪相差的不是环路开环传递函数总极点的个数------“阶”,而是在原点处的极点个数------“型”。

环路噪声性能

锁相环路无论工作在哪种应用场合,都不可避免地受到噪声和干扰的作用。噪声和干扰的来源主要有两类:一类是与信号一起进入环路的输入噪声与谐波干扰。输入噪声包括信号源或信道产生的白高斯噪声、环路作载波提取用时信号调制形成的调制噪声,另一类是环路部件产生的内部噪声与谐波干扰,以及压控振荡

器控制端感应的寄生干扰等,其中压控振荡器内部的噪声是主要的噪声源。

噪声与干扰的作用必然会增加环路捕获的困难,降低跟踪性能,是环路输出相位产生随机的抖动。若环路用作频率合成信号源与微波固态信号源,则输出频谱不纯,短期频率稳定度变差;若环路用作调制解调器,则输出信噪比下降,较强的干扰与噪声还会使环路发生跳周和失锁的概率加大,以致出现门限效应。

环路捕获性能

捕获概念 在开机、换频、和由开环到闭环,一开始环路总是失锁的,因此环路需经由失锁进入锁定的过程。通常把使环路进入锁定的过程称为捕获。

在我们应用的锁相环中,存在相位捕获和频率捕获两个捕获过程。

自捕获和辅助捕获 如果环路依靠自己的控制能力达到捕获锁定,称这种捕获过程为自捕获。若环路借助于辅助电路才能实现捕获锁定,则称这种捕获过程为辅助捕获。

在固定频率输入下,视固有频差0ω?的大小,二阶环路有产生稳定的差拍状态和进入锁定两种可能性。保证环路必然进入锁定的最大固有频差值,称为捕获带。由于二阶环的捕获过程包含频率捕获和相位捕获两个过程,通常又把保证环路只有相位捕获一个过程的最大固有频差值,称为快捕带。频率捕获所需的时间,称为频率捕获时间(或频率牵引时间)。相位捕获所需要的时间称为快捕时间(或相位捕获时间)。通常频率捕获时间总是远大于相位捕获时间的,所以一般所说的捕获时间,就是指频率捕获时间,而不考虑相位捕获时间的影响。

依靠环路的自身捕获,捕获时间长,捕获带窄,另外还可能出现延滞、假锁等不能可靠捕获的现象。因此研究各种有效的辅助捕获方法,是十分必要的。

为改善环路捕获性能,总希望捕获带越宽越好,捕获时间越短越好。为了加大环路的捕获带,应提高环路的增益K 或者增加滤波器的带宽。为缩短环路的捕获时间,除用与前者相同的措施以外,还可设法减小作用到环路上的起始频差。但是加大环路增益或滤波器带宽往往是与提高环路的跟踪性能和滤波性能的要求相矛盾的。一般在设计还路时,总是优先考虑环路的跟踪性能和滤波性能,而对捕获性能的要求,则采用一些辅助捕获的方法来得到满足。此外,为了有效地克服延滞与假锁,在环路中也往往要求加入辅助捕获装置。

主要介绍辅助频率捕获方法: 它的基本出发点是:(1)减小作用到环路上的起始频差使之快速落入快捕带内,达到快速锁定。属于这方面的有人工电调、辅助扫描、辅助鉴频和鉴频鉴相等几种方法;(2)使用两种不同的环路带宽和增益,捕获时使环路具有较大的带宽和增益,锁定以后是环路带宽或增益减小。这就是所谓的变带宽和变增益法。

三.电路实解

(一).鉴相器

鉴相器是锁相环路的关键部件。在频率合成器中所采用的鉴相器主要有正弦波相位检波器与脉冲取样保持相位比较器两种。

1) 正弦波相位检波器这种鉴相器实际上是一个平衡混频器,它的原理图如下:

但是它是一种要求平衡度比较高的检波电路,平衡对称性很重要。它容易形成纹波输出,这对数字锁相环

路特别有害,因为它将使锁相环路输出混有杂散信号所以数字式频率合成器常采用下面的脉冲抽样保持鉴相器。

2) 脉冲抽样保持相位比较器 下图为这种相位比较器的基本方框图:

它有以下两个优点: (1) 输出纹波电压小。

(2) 相位比较可在360°范围内进行。

首先将参考标准频率r f 和VCO 的频率v f 的电压都形成脉冲。频率为r f 的脉冲用来控制一个开关电路,使电容cb c 产生周期性的充、放电,形成如下图(a )的锯齿形波电压: 电

(a) cb c 处产生的锯齿波电压(频率=r f ) 压

电 (b )抽样脉冲(频率= v f ) 压压控 参考晶振

(c) 误差信号d V

电压 t

由于r v f f ,显然,抽样脉冲周期v T 与锯齿波电压的周期r T 是相等的。抽样脉冲的作用是控制抽样开关,使它在脉冲存在时接通,因而记忆电容d C 上所获得的电压即等于这一瞬间的锯齿波电压d V 。当抽样脉冲为零时,抽样开关断路,d C 上既保持原充电电压d V ,如图(c )所示。如果VCO 频率略有变化(亦即失步时),即相当于抽样脉冲在中心位置略有摆动,这就引起误差电压值d V 的变化,从而控制VCO 的频率,使之恢复到准确的数值(即恢复同步)。d V 最大的变动范围可从min V 到max V ,相当于抽样脉冲位置变动360°。实际上,锯齿波电压不是如图(a)的理想情况(cb c 的放电时间等于零),而是有一定的放电时间的,因而锁相范围小于360°。

(二).电荷泵(Charge Pump)

如下图所示电荷泵(Charge Pump)示意图:

电荷泵的的作用主要是:给锁相环路提供理想恒定的电流源,保持良好的线性关系,使得频率范围易于控制。图中电容Cp 的作用主要是降低杂讯干扰。增加R2主要是保证电荷泵的稳定性。

(三).低通滤波器

下图是低通滤波器示意图:

图中C4这一阶的作用是进一步降低电荷泵的相位噪声。Cp 是保证瞬时特性,使得环路更好得跟踪输入频率的变化。

对VCO 的要求:具有高的频谱精度;电压频率具有线性传输特性;频率稳定;低功耗。

(四).闭环传输函数的计算

不同的厂家会提供不同的计算方法,下边是一个经验计算式。

三阶:F1(s)= ( 1+C2R2)/s(C2R2Cps+C2Cp) 四阶:F(s)= F1/(1+C4R4s)

设Kv 为VCO 的增益,Kp 为鉴相器的增益,α,β均取经验值3-4。可由下式计算:

ωc=KvKp/N.(R2C2)/(C2+Cp) 又Cp<

R2=N ωc/KvCv, C2=α/R2ωc,Cp=1/βR2ωc.

(五)

(六).LBW

及噪声计算

LBW 是锁相环的的开环带宽,一般来讲,它是进入鉴相器参考频率的十分之一。由上图可知,13MHz 除频后为200KHz,GSM 的LBW 为20KHz,锁相时间小于577μs.

噪声计算如下图:

ΦNR

ΦN θ ΦNV

ΦNr是参考信号的噪声,φNθ是鉴相器带来的噪声,φNv是VCO带来的噪声φ=KvF(s)( φNr+φNθ)/ s(1+KvF(s)/Ns) + φNθ/(1+KvF(s)/Ns)

= G(z)(φNr+φNθ) + Gr(z)φNθ

G(z)是低通传输函数,Gr(z)是高通传输函数。

四锁相环在手机中的应用一、1.RX(接收)频率合成器,方框示意图:

2.TX-VCO锁相环路,方框示意图:

锁相环相位噪声与环路带宽的关系分析

锁相环相位噪声与环路带宽的关系分析 2009-09-09 15:13:17 作者:李仲秋曾全胜来源:现代电子技术 关键字:电荷泵锁相环相位噪声功率谱密度环路带宽 0 引言 电荷泵锁相环是闭环系统,系统各个部分都是一个噪声源,各部分噪声的大小不仅与电路本身有关,而且还与环路带宽等因素有关。因此,设计时必须分析其各频率范围内噪声源影响力的大小,权衡确定环路带宽与各噪声源的相互制约关系。以下利用锁相环的等效噪声模型,重点分析电荷泵锁相环系统的相位噪声特性,得出系统噪声特性的分布特点以及与环路带宽的关系。 1 电荷泵锁相环的基本原理 图1为电荷泵锁相环的示意图,主要由鉴相鉴频器(PFD)、电荷泵、滤波器、压控振荡器(VCO)、分频器等5部分组成,鉴相鉴频器主要用来检测输入信号x(t)与反馈信号xf(t)的频率、相位误差,并产生UP,DOWN信号控制电荷泵的开关。电荷泵由两个对称的电流源和开关组成。电荷泵的开关会对滤波器上的电容充放电,电流经过滤波器滤波后滤掉高频信号,在滤波器上产生能调整压控振荡器频率和相位的电压v(t)。当v(t)上的电压被调整为一个合适的电压值时,xi(t)的频率和相位与x(t)的一致,系统最终处于平衡状态,从而实现对输入信号的跟踪。

2 电荷泵锁相环的噪声模型与相位噪声特性分析 电荷泵锁相环的环路等效噪声模型可以用锁相环各子模块附加噪声源表示。图2给出了带有无源滤波器锁相环噪声源模的型。设fm为距离调制频率的偏移量,该图中主分频器、参考时钟分频器的均方噪声功率谱密度分别被表示为ψd(fm)和ψrcf(fm);鉴相鉴频器的相位噪声被表示为ψpd(fm);晶体振荡器的相位噪声被表示为ψx(fm);相位噪声源的单位是电荷泵的噪声被等价为电流源inp(fm)(单位: ); 滤波器的噪声被等价为电压源Vnf(fm)(单位: 的自由振荡噪声被表示为 环路输出信号的均方噪声功率谱密度被表示为它是闭环情况下所有噪声源影响的总和。输出相位噪声功率谱密度可以表示为: 式中:ψo lp2(fm)为具有低通传输函数的噪声源功率谱密度;ψohp2(fm)为具有高通传输函数的噪声源功率谱密度。 在图2所示的噪声源等效模型中,ψd(fm),ψref(fm),ψpd(fm),ψx(fm)和inp(fm)具有低通传输特性,其传输函数可以表示为: 式中:G(s)和H(s)分别为环路的开环增益函数和闭环增益函数。归一化的电荷泵相位噪声inp(fm)/Kpd和晶体振荡器噪声ψx(fm)/R对ψo lp(fm)的影响也可以用式(2)来表示。当用j2πfm代替s时,ψo2(fm)中具有低通传输函数噪声源功率谱密度的噪声分量ψo lp2 (fm)可以表示为:

锁相环分析

几种常见锁相环分析 并网变换器对锁相环的基本要求: (1)电网电压经常发生跌落、闪变等动态电能质量问题,并且这些异常的出现均是不可预计而且需要及时补偿的。所以要求并网变换器能够对电网电压相位的变化在ms级的时间内能做出快速的响应,即要求并网变换器的锁相方法要有良好的动态性能,保证当电压跌落和骤升时不对锁相性能造成太大影响。 (2)三相电压不平衡时,要求电力电子装置的锁相方法能够捕获正序基波分量的相位,对三相不平衡情况有很强的抑制作用。 (3)锁相环应该能快速检测到电网电压发生相位、频率突变等问题。 (4)要求锁相方法对畸变电压要有很强的抑制作用。 (5)对于一些电力补偿装置如动态电压恢复器,锁相方法不仅要实时检测网侧电压的相位,而且要实时监测网侧电压的幅值变化状况用来判断并决定电力补偿装置的工作模式 1、基于低通滤波器的锁相方法 Karimi-Ghartemani.M和Reza Iravani.A提出了基于低通滤波器的锁相方法,其原理如图所示。三相电网电压从三相静止坐标系转换为两相静止坐标系,利用常见的低通滤波器滤除电网中的谐波干扰,然后对信号进行标么化处理,从而得到电网电压的相位,旋转矩阵R用于补偿滤波器所造成的相位滞后。 原理及R 优点:避免检测过零点带来的问题 缺点:1、在设计低通滤波器时,需要在系统滤波器的鲁棒性和动态响应之间做出折中的选择,较低的截止频率可以抑制系统谐波对相位检测的干扰,但是也相应的降低了系统的响应速度。2、这种方法需求得反三角函数值,计算速度较慢,尤其在系统频率变动和三相电压不平衡时,对畸变电压的抑制作用弱,因此无法正确锁相。 参考文献Method for Synchronization of Power Electronic Converters in Polluted and Variable-Frequency 2、基于空间矢量滤波器(SVF)的锁相方法 空间矢量滤波器是一种用于空间矢量滤波的新型滤波器,它是基于电网电压的αβ分量相互关系相互影响的基础上提出的。这时候电压矢量可以视为以恒定的幅值和频率旋转,有两个输入量 原理

锁相环基本原理及其应用

锁相环及其应用 所谓锁相环路,实际是指自动相位控制电路(APC),它是利用两个电信号的相位 误差,通过环路自身调整作用,实现频率准确跟踪的系统,称该系统为锁相环路,简称环路,通常 用PLL表示。 称VCO )三个部件组成闭合系统。这是一个基本环路,其各种形式均由它变化而来 PLL概念 设环路输入信号V i= V im Sin( 3 i t+ 0 i) 环路输出信号V o= V om Sin( 3 o t+ 0 o) 其中 3 o = 3 r +△ 3 o 率的自动控制系统称为锁相环路 PLL构成 由鉴相器(PD环路滤波器(LPF)压控振荡器(VCO组成的环路 通过相位反馈控制, 最终使相位保持同步, 实现了受控频率准确跟踪基准信号频锁相环路是由鉴相器(简称PD)、环路滤波器(简称LPF或LF )和压控振荡器(简

ejt 戶心(tAejt)谋差相檯 PLL 原理 从捕捉过程一锁定 A.捕捉过程(是失锁的) 0 i — 0 i 均是随时间变化的,经相位比较产生误差相位 0 e = 0 i - 0 o ,也是变化的。 b. 0 e (t)由鉴相器产生误差电压 V d (t)= f ( 0 e )完成相位误差一电压的变换作用。 V d (t)为交流电压。 C. V d (t)经环路滤波,滤除高频分量和干扰噪声得到纯净控制电压,由 VCO 产生 控制角频差△ 3 0,使3 0随3i 变化。 B.锁定(即相位稳定) 即 3 0= 3 r + △ 3 Omax 。 3 r 为VCO 固有振荡角频率。) 锁相基本组成和基本方程(时域) 各基本组成部件 鉴相器(PD) a. 一旦锁定0 e (t)= 0 e -(很小常数) V d (t)= V d (直流电压) b. 3 0= 3 i 输出频率恒等于输入频率(无角频差,同时控制角频差为最大△ 3 Omax

CPL圆偏振荧光光谱仪测量原理

主要用途: 圆偏振荧光在发光材料、生物蛋白、信息显示存储、电子学、非线性光学等领域有广泛的用途和应用前景,引起科学家极大的关注和兴趣。采用圆偏振荧光光谱仪可提供分子激发态的结构信息,表征聚合物结构,成为研究有机化合物的立体构型的一个重要方法。工作原理: 光是一种电磁波,可用振动的电场和与之垂直的磁场来描述,若光波在其传播途径中具体某一点上只有一个振动方向,但振动方向随光波的传播而有规律的偏转一定角度但振幅不变,其电场矢量末端的运动轨迹为螺旋状,该螺旋的横截面为圆形,这种偏振光为圆偏振光。人们在圆二色的基础上,发现圆偏振荧光的左、右圆偏振光的强度不同。通常以左、右圆偏振荧光的强度差CPL=△F= FL-FR,作为圆偏振荧光的量度。

之前文献报道的圆偏振荧光检测都是在相关科研工作者自己设计和建造的仪器上进行的。直到1972年以色列魏茨曼科技学院Steinberg和Gafni (SG) 提出图一A所示的圆偏振荧光调制测量方法,基本组成部分为:激发源、单色器、样品、光学弹性调制器、偏光片、发射单色器、光电倍增管、锁相放大器及计算机。该方法将调制后的光电信号和PEM光学弹性调制器信号输入给锁相放大器,通过二者频率与相位锁相从荧光中提取圆偏振荧光。 1982年荷兰莱顿大学的Schippers,van den Beukle和Dekkers (SBD)提出了图一B所示的圆偏振荧光测量方法,该方法利用光子计数取代锁相放大器,解决了锁相放大器的输出不稳定问题。其后复杂蛋白结构测量主要采用的是该方法,但是对于弱的圆偏振荧光测量还是速度很慢。 1992-1995年期间,随着TDC时间数字转换器等电子技术的发展,美国密西根大学的Schauerte,Steel,和Gafni (SSG) 进一步提出了图一C所示的圆偏振荧光直接相减测量方法。该方法采用DGG延迟选通脉冲发生器,分别测量△F= FL-FR公式中的FL左圆偏振荧光和FR右圆偏振荧光,两者相减直接得到真正的圆偏振荧光△F,利用公式glum=2(FL-FR)/(FL+FR)求得不对称因子。该方法同时解决了以上两种方法中锁相环输出不稳定与测量速度慢的问题,使用该方法商业化生产的圆偏振荧光光谱仪主要是美国Olis公司圆偏振荧

锁相环的基本原理和模型

1.锁相环的基本原理和模型 在并网逆变器系统中,控制器的信号需要与电网电压的信号同步,锁相环通过检测电网电压相位与输出信号相位之差,并形成反馈控制系统来消除误差,达到跟踪电网电压相位和频率的目的。一个基本的锁相环结构如图1-1所示,主要包括鉴相器,环路滤波器,压控振荡器三个部分。 图1-1 基本锁相环结构 鉴相器的主要功能是实现锁相环输出与输入的相位差检测;环路滤波器的主要作用应该是建立输入与输出的动态响应特性,滤波作用是其次;压控振荡器所产生的所需要频率和相位信息。 PLL 的每个部分都是非线性的,但是这样不便于分析设计。因此可以用近似的线性特性来表示PLL 的控制模型。 鉴相器传递函数为:)(Xo Xi Kd Vd -= 压控振荡器可以等效为一个积分环节,因此其传递函数为:S Ko 由于可以采用各种类型不同的滤波器(下文将会讲述),这里仅用)(s F 来表示滤波器的传递函数。 综合以上各个传递函数,我们可以得到,PLL 的开环传递函数,闭环传递函数和误差传递函数分别如下: S s F K K s G d o op )()(=,)()()(s F K K S s F K K s G d o d o cl +=,) ()(s F K K S S s H d o += 上述基本的传递函数就是PLL 设计和分析的基础。 2.鉴相器的实现方法 鉴相器的目的是要尽可能的得到准确的相位误差信息。可以使用线电压的过零检测实现,但是由于在电压畸变的情况下,相位信息可能受到严重影响,因此需要进行额外的信号处理,同时要检测出相位信息,至少需要一个周波的时间,动态响应性能可能受到影响。 一般也可以使用乘法鉴相器。通过将压控振荡器的输出与输入相乘,并经过一定的处理得到相位误差信息。 在实际的并网逆变器应用中还可以在在同步旋转坐标系下进行设计,其基本的目的也是要得的相差的数值。同步旋转坐标系下的控制框图和上图类似,在实际使用中,由于pq 理论在电网电压不平衡或者发生畸变使得性能较差,因而较多的使用dq 变换,将采样得到的三相交流电压信号进行变化后与给定的直流参考电压进行比较。上述两种方法都使用了近似,利用在小角度时正弦函数值约等于其角度,因而会带来误差,这个误差是人为近似导致的误差,与我们要得到的相位误差不是一个概念,最终的我们得到相位误差是要形成压控振荡器的输入信号,在次激励下获得我们所需要的频率和相位信息。 2.1乘法鉴相器

锁相环路的分析

12.5.1 一阶锁相环路12.5.2 二阶锁相环路 频电子线路》(第四版)张肃文主编高等教育出版

)()()()()(s KF s s KF s s s H +==1V θ θ)() ()(1)()()(s KF s s s s s s s H e +=-==1V 1e θ θθθ传递函数的阶数取决于滤波器的传输函数F (s)的形式,亦即取决于环路滤波器的形式。根据F (s)的不同,可将锁相环路分为一阶、二阶以至更高阶的形式。 频电 子线 路》( 第 四 版)张 肃 文 主编高等教育出版

K s K s s s H += =)()()(1V θθK s s s s s s s H += -==)()(1)()()(1V 1e e θθθθ1 )(=s F )()()()()(s KF s s KF s s s H += =1V θθ) ()()(1)()()(s KF s s s s s s s H += -==1V 1e e θθθθ频电子线路》(第四版)张肃文主编高等教育出版

图12.5.1 一阶锁相环路频率特性 1)频率特性 频电子线路》(第四版)张肃文主编高等教育出版

(1) 环路传输函数H(j ω)具有低通特性,其物理意义是:输入信号θ1(t )中的各种频率分量,经过环路传输后,只有低频成分出现在输出信号θV (t )中。(2) 误差传输函数1-H(j ω) 具有高通特性,其物理意义是:误差信号θe (t)中含有θ1(t)中的高频成分,这是因为θ1(t)在环路之外,因此它的高频成分不能被滤除。 结论: 频电子线路》(第四版)张肃文主编高等教育出版

全数字锁相环毕业设计终稿

安徽大学 本科毕业论文(设计、创作) 题目:全数字锁相环的研究与设计 学生姓名:郑义强学号:P3******* 院(系):电子信息工程学院专业:微电子 入学时间:2011年9月 导师姓名:吴秀龙职称/学位:教授/博士 导师所在单位:安徽大学电子信息工程学院 完成时间:2015 年5月

全数字锁相环的研究与设计 摘要 锁相环路的设计和应用是当今反馈控制技术领域关注的热点,它的结构五花八门,但捕获时间短,抗干扰能力强一直是衡量锁相环性能好坏的一个标准。本文是在阅读了大量国内外关于全数字锁相环的技术文献的基础上,总结了锁相环的发展现状与技术水平,深入分析了全数字锁相环的基本结构与基本原理,利用VHDL语言,采用自上而下的设计方法,设计了一款全数字锁相环.本文主要描述了一种设计一阶全数字锁相环的方法,首先分析了课题研究的意义、锁相环的发展历程研究现状,然后描述了全数字锁相环的各个组成部件,并且详细分析了锁相环鉴相器、变模可逆计数器、加减脉冲电路、除H计数器和除N计数器各个模块的工作原理。接着我们使用了VHDL语句来完成了鉴相器、数字滤波器和数字振荡器的设计,并且分别使用仿真工具MAX+plus II逐个验证各个模块的功能。最后,将各个模块整合起来,建立了一个一阶全数字锁相环的电路,利用仿真工具MAX+plus II 验证了它的功能的能否实现,仿真结果与理论分析基本符合。 关键词:全数字锁相环;数字滤波器;数字振荡器;锁定时间

Design and research of ALL Digital Phase-Locked Loop Abstract The design and application of phase-locked loop is the focus of attention in the field of feedback control technology today, phase- locked loop has played a very important and unique role in variety of applications. such as the radar, measurement,communications, etc. All-digital phase-locked loop has its unique advantages. Its structure is varied, but short capture time, small synchronization error, excellent anti-interference ability is the standard measure of performance of a phase-locked loop. On the basis of reading a lot of DPLL technology literature of domestic and abroad, this article summed up the present situation and the development level of phase-locked loop technology, analysis the basic structure and principle of all-digital phase-locked loop in-depth, designed a quick all-digital phase-locked loop by using VHDL language and top-down design approach. In this brief, we presented a way of designing a first-order ALL Digital Phase-Locked Loop (ADPLL) first analyzes the significance of research, the development course of phase-locked loop current research status, and then describes the component parts of all digital phase-locked loop, and detailed analysis of the phase lock loop phase discriminator, reversible counter change mould, add and subtract pulse circuit, in addition to H counter and divide N working principle of each module. Then we use the VHDL statements to complete the phase discriminator, digital filter and the design of the digital oscillator, and using the simulation tool of MAX + plus II one by one to verify the function of each module. Finally, the various modules together, established a first-order digital phase-locked loop circuit, using the simulation tool of MAX + plus II verify the realization of its function, the simulation results and principle Keywords: All Digital Phase-Locked Loop; Digital filter; Digital oscillator, Locking time

通信工程专业-基于VisSim的锁相环性能仿真

基于VisSim的锁相环性能仿真 摘要 锁相环技术(PLL)是一门能够时相位不需要外界条件而自行控制刚兴起的技术。锁相也叫相位锁定,我们也可称之为自动相位控制(APC),能使相位自行调整,能让两个信号相位同步。上面的功能锁相环都能实现,同时其为进行负反馈的控制性系统。由于锁相环具有捕获,跟踪和窄带滤波的作用;因此,被应用在通信、微处理器、以及卫星等许多领域。在通信电路里,锁相环是一个重要部分,广泛应用于时钟系统设计中,包括相位同步等的。 本论文首先介绍锁相环历史发展和现在的研究进度,接着论文首先介绍了模拟锁相环,因为它是我们要进行后续研究的基石,于是它的工作原理就显得非常重要。同时简单介绍了鉴相器、压控振荡器、环路滤波器工作原理等。着重分析了锁相环的跟踪特性、捕获特性等各种特性。我们进行了锁相环的数学模型的分析并且推导了环路方程,得到了需要的结论。在分析和设计的过程中,同时本论文中主要通过对VisSi m/comm软件的学习和使用,利用其丰富的模板以及本科对锁相环原理知识的掌握对电路进行仿真。后将学习总结出的相应理论与VisSim/comm中丰富的模块相结合实现仿真系统的建模,并且调整参数观察仿真波形输出,观察效果,最终对设计结论进行总结。因VisSim/comm主要实现的就实通信系统的仿真,我们用其来实现锁相环性能的仿真,因此本论文主要介绍了用VisSim/comm来实现输入为复信号的锁相环的线性跟踪。和调频信号的解调,BPSK的载波同步的仿真实现等等。 关键词:锁相环技术;VisSim软件;仿真;跟踪

Abstract The technology of phase locked loop (PLL) is a new technology for automatic phase contr ol. Phase locked is locking phase, we can also call it automatic phase control (APC), and the phase synchronization of two signals can be obtained by the method of phase automatic adju stment .The phase lock loop is the phase negative feedback control system for the task. Beca use of the capture, tracking and narrow band filtering, the phase lock loop is applied in many fields such as communication, microprocessor and satellite and so on. In the communication circuit, the PLL is an important part of the clock system designing, including the phase sync hronization and so on. Firstly this paper introduces the history of the PLL and the progress of the research. Then, the basic principle of PLL is introduced based on the structure of the traditional analog PLL. At the same time, the working principle of the phase detector, the voltage controlled oscillat or and the loop filter are simply introduced. The performance of the phase locked loop and th e performance of the PLL are analyzed. We analyze the mathematical model of the phase loc ked loop and deduce the loop equation, and get the conclusions. In the process of analysis an d design. At the same time in this paper mainly through the learning and use of software Vis Sim/comm,. To make the circuit simulation ,we use the PLL principle knowledge we learn w hen we are masters and make use of the rich templates and undergraduate. And then combini ng the theory summed up we learnt with the abundance modules of VisSim/comm to realize t he simulation system modeling, and adjust the parameters of the simulation waveform output observation, observation effect, the final conclusion of the design were summarized in this p aper. Because of VisSim/comm is mainly to achieve the real communication system simulati on, we used to realize the simulation of phase-locked loop performance, so this paper mainly introduces the VisSim/comm to realize input for a complex signal of the PLL linear tracking, input for income of complex signal and real signal tracking performance in comparison. An d demodulation of FM signal and BPSK carrier synchronization simulation and so on. Keywords: Phase Locked Loop technology;VisSim/comm software; simulation; tracke d 目录

完整版锁相环工作原理.doc

基本组成和锁相环电路 1、频率合成器电路 频率合成器组成: 频率合成器电路为本机收发电路的频率源,产生接收第一本机信号源和发射电路的发射 信号源,发射信号源主要由锁相环和VCO 电路直接产生。如图3-4 所示。 在现在的移动通信终端中,用于射频前端上下变频的本振源(LO ),在射频电路中起着非常 重要的作用。本振源通常是由锁相环电路(Phase-Locked Loop )来实现。 2.锁相环: 它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域 3.锁相环基本原理: 锁相环包含三个主要的部分:⑴鉴相器(或相位比较器,记为PD 或 PC):是完成相位比较的单元, 用来比较输入信号和基准信号的之间的相位.它的输出电压正比于两个输入信号之相位差.⑵低通滤波器(LPF): 是个线性电路,其作用是滤除鉴相器输出电压中的高频分量,起平滑滤波的 作用 .通常由电阻、电容或电感等组成,有时也包含运算放大器。⑶压控振荡器(VCO ):振

荡频率受控制电压控制的振荡器,而振荡频率与控制电压之间成线性关系。在PLL 中,压控振荡器实际上是把控制电压转换为相位。 1、压控振荡器的输出经过采集并分频; 2、和基准信号同时输入鉴相器; 3、鉴相器通过比较上述两个信号的频率差,然后输出一个直流脉冲电压; 4、控制 VCO ,使它的频率改变; 5、这样经过一个很短的时间,VCO的输出就会稳定于某一期望值。 锁相环电路是一种相位负反馈系统。一个完整的锁相环电路是由晶振、鉴相器、R 分频器、N 分频器、压控振荡器(VCO )、低通滤波器(LFP)构成,并留有数据控制接口。 锁相环电路的工作原理是:在控制接口对R 分频器和N 分频器完成参数配置后。晶振产生 的参考频率( Fref)经 R 分频后输入到鉴相器,同时VCO 的输出频率( Fout)也经 N 分频后输入到鉴相器,鉴相器对这两个信号进行相位比较,将比较的相位差以电压或电流的方式 输出,并通过 LFP 滤波,加到 VCO 的调制端,从而控制 VCO 的输出频率,使鉴相器两输入端的 输入频率相等。 锁相环电路的计算公式见公式: Fout=(N/R)Fref 由公式可见,只要合理设置数值N 和 R,就可以通过锁相环电路产生所需要的高频信号。 4.锁相环芯片 锁相环的基准频率为13MHz ,通过内部固定数字频率分频器生成5KHz 或 6.25KHz 的参考频率。 VCO 振荡频率通过IC1 内部的可编程分频器分频后,与基准频率进行相位比较,产 生误差控制信号,去控制VCO,改变VCO的振荡频率,从而使VCO输出的频率满足要求。如图 3-5 所示。 N=F VCO /F R N:分频次数 F VCO: VCO 振荡频率

参数与锁相环性能分析

1. 环路的相位模型 1.1 鉴相器(PD ) 鉴相器是一个相位比较装置,用来检测输入信号相位)(1t θ与反馈信号相位)(2t θ之间的相位差)(t e θ。输出的相位误差信号)(t u d 是相差)(t e θ的函数,常用的是正弦型的鉴相器,如图 1 (a )所示。 (a ) (b ) 图 1 正弦型鉴相器模型 设相乘器的相乘系数为m K (单位为1/V ) 输入信号)(t u i 与反馈信号)(t u o 经相乘器作用 )()(t u t u K o i m =)](cos[)](sin[21t t U t t U K o o o i m θωθω++ =)]()(2sin[2 121t t t U U K o o i m θθω++ +)]()(sin[2 121t t U U K o i m θθ- 再经过低通滤波器(LPF )滤除2o ω成分之后,得到误差电压 )(t u d =)]()(sin[2 121t t U U K o i m θθ- 令d U =o i m U U K 2 1 为鉴相器的最大输出电压,则 )(t u d =)(sin t U e d θ 这就是正弦型鉴相器的数学模型,这个模型可表示为图 1(b ) 1.2 环路滤波器 环路滤波器具有窄带低通特性,鉴相器输出的误差信号通过环路滤波器,仅输出其中的直流分量。常用的环路滤波器有RC 积分滤波器、无源比例积分滤波器和有源比例积分滤波器三种,这里使用具有理想积分特性的有源比例积分滤波器,其数学模型为 1 21)(ττp p p F += 式中p 表示表示时域微分运算

1.3 压控振荡器 压控振荡器是一个电压—频率变换装置,它的振荡频率应随输入控制电压)(t u c 线性地变化: )(t v ω=)(t u K c o o +ω 式中)(t v ω是压控振荡器的瞬时角频率,o K 为控制灵敏度或称增益系数,单位是V s rad ?/ 由于压控振荡器的输出反馈到鉴相器上,对鉴相器输出误差电压)(t u d 起作用的不是其频率,而是其相位 ?t v d 0)(ττω=?+t c o o d u K t 0)(ττω 即 )(2t θ=?t c o d u K 0)(ττ=)(t u p K c o 压控振荡器的这个数学模型 1.4 环路相位模型 前面已分别得到了环路的三个基本部件的模型,综合起来即得到环路的相位模型,如图 2。 图 2锁相环路的相位模型 由图2 的环路相位模型不难导出其动态方程 e θ=)()(21t t θθ- 2θ=)(sin )(t p p F U K e d o θ ∴)(t p e θ=)(sin )()(1t p F U K t p e d o θθ- 令环路增益d o U K K =得 )(t p e θ=)(sin )()(1t p KF t p e θθ- (1)

基于matlab的二阶锁相环仿真设计

1 绪论 1.1 课题背景及研究意义 在现代集成电路中,锁相环(Phase Locked Loop)是一种广泛应用于模拟、数字及数模混合电路系统中的非常重要的电路模块。该模块用于在通信的接收机中,其作用是对接收到的信号进行处理,并从其中提取某个时钟的相位信息。或者说,对于接收到的信号,仿制一个时钟信号,使得这两个信号从某种角度来看是同步的(或者说,相干的)。其作用是使得电路上的时钟和某一外部时钟的相位同步,用于完成两个信号相位同步的自动控制,即锁相。它是一个闭环的自动控制系统,它将自动频率控制和自动相位控制技术融合,它使我们的世界的一部分有序化,它的输出信号能够自动跟踪输入信号的相位变化,也可以将之称为一个相位差自动跟踪系统,它能够自动跟踪两个信号的相位差,并且靠反馈控制来达到自动调节输出信号相位的目的。其理论原理早在上世纪30年代无线电技术发展的初期就已出现,至今已逐步渗透到各个领域。伴随着空间技术的出现,锁相技术大力发展起来,其应用范围已大大拓宽,覆盖了从通信、雷达、计算机到家用电器等各领域。锁相环在通信和数字系统中可以作为时钟恢复电路应用;在电视和无线通信系统中可以用作频率合成器来选择不同的频道;此外,PLL还可应用于频率调制信号的解调。总之,PLL已经成为许多电子系统的核心部分。 锁相环路种类繁多,大致可分类如下]1[。 1.按输入信号特点分类 [1]恒定输入环路:用于稳频、频率合成等系统。 [2]随动输入环路:用于跟踪解调系统。 2.按环路构成特点分类 [1]模拟锁相环路:环路部件全部采用模拟电路,其中鉴相器为模拟乘法器,该类型的锁相环也被称作线性锁相环。 [2]混合锁相环路:即由模拟和数字电路构成,鉴相器由数字电路构成,如异或门、JK触发器等,而其他模块由模拟电路构成。 [3]全数字锁相环路:即由纯数字电路构成,该类型的锁相环的模块完全由数字电路构成而且不包括任何无源器件,如电阻和电容。 [4]集成锁相环路:环路全部构成部件做在一片集成电路中。

基于欠采样的数模混合式光学锁相环系统的生产技术

一种基于欠采样的数模混合式光学锁相环系统,可应用于高速高灵敏度的零差相干解调激光通信系统中。通过将信号光和本振光经90度光学桥接器和平衡探测器转化为模拟电信号后,模拟数字转换器(ADC)对该电信号进行欠采样,以现场可编程逻辑门阵列(FPGA)为控制器来提取相位误差信号,相位误差信号经过数字环路滤波后驱动直接数字频率合成器(DDS)产生频率和相位都受控的误差信号,进而实现光学锁相。本技术的特点是采用欠采样的方式实现相位误差信号的提取,减小了对接收端电子学带宽及数字信号处理速度的要求。同时通过外调制的方式控制本振光,提高了环路控制带宽和锁相性能。本技术可以实现高速高灵敏度的零差相干解调。 权利要求书 1.一种基于欠采样的数模混合式光学锁相环系统,其特征在于:包括第一激光器(1)、IQ调制器(2)、第一驱动器(3)、第二驱动器(4)、第一分束器(5)、IQ偏压控制器(6)、可调衰减器(7)、第二分束器(8)、光学放大器(9)、光功率计(10)、90度光学桥接器(11)、第一探测器(12)、第二探测器(13)、第三探测器(14)、第四探测器(15)、电学放大器(16)、ADC(17)、FPGA(18)、第一DAC(19)、激光器外调制单元(20)、第二DAC(21)、第二激光器(22)、限幅放大器(23)和误码仪(24),上述元部件的位置关系如下: 所述的第一激光器(1)的输出端与所述的IQ调制器(2)的1输入端相连,该IQ调制器(2)的输出端与所述的第一分束器(5)的输入端相连,该第一分束器(5)将入射光分为两路:一路经所述的可调衰减器(7)进入第二分束器(8),另一路进入所述的IQ偏压控制器(6)的输入端,该IQ偏压

锁相环CD4046 原理及应用

锁相环 CD4046 原理及应用 锁相的意义是相位同步的自动控制,能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环,简称PLL。它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。锁相环主要由相位比较器(PC)、压控振荡器(VCO)、低通滤波器三部分组成,如图1所示。 图1 压控振荡器的输出Uo接至相位比较器的一个输入端,其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo相比较,比较结果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差,经过低通滤波器滤除高频分量后,得到一个平均值电压Ud。这个平均值电压Ud朝着减小CO输出频率和输入频率之差的方向变化,直至VCO输出频率和输入信号频率获得一致。这时两个信号的频率相同,两相位差保持恒定(即同步)称作相位锁定。 当锁相环入锁时,它还具有“捕捉”信号的能力,VCO可在某一范围内自动跟踪输入信号的变化,如果输入信号频率在锁相环的捕捉范围内发生变化,锁相环能捕捉到输人信号频率,并强迫VCO锁定在这个频率上。锁相环应用非常灵活,如果输入信号频率f1不等于VCO输出信号频率f2,而要求两者保持一定的关系,例如比例关系或差值关系,则可以在外部加入一个运算器,以满足不同工作的需要。过去的锁相环多采用分立元件和模拟电路构成,现在常使用集成电路的锁相环,CD4046是通用的CMOS锁相环集成电路,其特点是电源电压范围宽(为3V-18V),输入阻抗高(约100MΩ),动态功耗小,在中心频率f0为10kHz下功耗仅为600μW,属微功耗器件。图2是CD4046的引脚排列,采用 16 脚双列直插式,各引脚功能如下: 图2?1脚相位输出端,环路人锁时为高电平,环路失锁时为低电平。 ?2脚相位比较器Ⅰ的输出端。 ?3脚比较信号输入端。 ?4脚压控振荡器输出端。 ?5脚禁止端,高电平时禁止,低电平时允许压控振荡器工作。 ?6、7脚外接振荡电容。 ?8、16脚电源的负端和正端。 ?9脚压控振荡器的控制端。 ?10脚解调输出端,用于FM解调。 ?11、12脚外接振荡电阻。

射频锁相环剖析

射频锁相环 基础理论 环路的性能 电路实解 锁相环在手机中的应用 一.基础理论 锁相环路(Phase Locked Loop)是一个闭环的相位控制系统,它的输出信号的相位能自动跟踪输入信号相位。系统框图如下: 当)(1t ? θ与)(2t ? θ相等时,两矢量以相同的角速度旋转,相对位置,即夹角维持不变,通常数值又较小,这就是环路的锁定状态。 从输入信号加到锁相环路的输入端开始,一直到环路达到锁定的全过程,称为捕获过程。设系统最初进入同步状态[]ωθεεπ?±,2e n 的时间为a t 。那么从0t t =的起始状态到达进入同步状态的全部过程就称为锁相环路的捕获过程。捕获过程所需的时间0t t T a p -=称为捕获时间。显然,捕获时间p T 的大小不但与环路的参数有关,而且与起始状态有关。 对一定的环路来说,是否能通过捕获而进入同步完全取决于起始频差01)(ωθ?=? t e 。若0ω?超过某一范围,环路就不能捕获了。这个范围的大小是锁相环路的一个重要性能指标,称为环路的捕获带p ω?。 捕获状态终了,环路的状态稳定在 ωεθ?? ≤)(t e e e n t θεπθ≤-2)( (1-1) 这就是同步状态的定义。只要在整个变化过程中一直满足(1-1)式,那幺仍称环路处于同步状态。由上可知,在输入固定频率信号的条件之下,环路进入同步状态后,输出信号与输入信号之间频差等于零,相差等于常数,即 0)(=? ?t e θ =)(t e θ常数 这种状态就称为锁定状态。

锁相环路的组成 锁相环路为什幺能够进入相位跟踪,实现输出与输入信号的同步呢?因为它是一个相位的负反馈控制系统。这个负反馈控制系统是由鉴相器(PD )、环路滤波器(LF )和电压控制振荡器(VCO )三个基本部件组成的,基本构成如图: )(2t θ 实际应用中有各种形式的环路,但它们都是由这个基本环路演变而来的。下面逐个介绍基本部件在环路 中的作用 鉴相器(PD ) 是一个相位比较装置,用来检测输入信号相位与反馈信号相位之间的相位差。输出 的误差信号是相差的函数,即鉴相特性可以是多种多样的,有正弦形特性、三角形特性、锯齿形特性等等。常用的正弦鉴相器可用模拟相乘器与低通滤波器的串接作为模型。 环路滤波器(LP ) 具有低通特性,它可以起到图中低通滤波器的作用,更重要的是它对环路参数 调整起差决定性的作用。 压控振荡器(VCO ) 是一个电压—―频率变换装置,在环中作为被控振荡器,它的振荡频率应随 输入控制电压)(t u c 线性地变化。实际应用中的压控振荡器的控制特性只有有限的线性控制范围,超出这个范围之后控制灵敏度将会下降。 压控振荡器应是一个具有线性控制特性的调频振荡器,对它的基本要求是:频率稳定度好(包括长期稳定度与短期稳定度);控制灵敏度0K 要高;控制特性的线性度要好;线性区域要宽等等。这些要求之间往往是矛盾的,设计中要折衷考虑。 压控振荡器电路的形式很多,常用的有LC 压控振荡器、晶体压控振荡器、负阻压控振荡器和RC 压控振荡器等几种。前两种振荡器的频率控制都是用变容管来实现的。由于变容二极管结电容与控制电压之间具有非线性的关系,所以压控振荡器的控制特性肯定也是非线性的。为了改善压控特性的线性性能,在电路上采取一些措施,如与线性电容串接或并接,以背对背或面对面方式连接等等。在有的应用场合,如频率合成器等,要求压控振荡器的开环噪声尽可能低,在这种情况下,设计电路时应注意提高有载品质因素和适当增加振荡器激励功率,降低激励级的内阻和振荡管的噪声系数。 二. 环路的性能 环路的基本性能 如上所述,环路有两种基本状态。 其一是捕获过程。评价捕获过程性能有两个主要指标。一个是环路的捕获带P ω?,即环路能通过捕获过程而进入同步状态所允许的最大固有频差max o ω?。若p o ωω?>?,环路就不能通过捕获进入同步状态。

分立锁相环设计与验证

锁相环 一、实验原理 许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步,利用锁相环路就可以实现这个目的。锁相环通常由鉴相器(PD)、环路滤波器(LF)和压控振荡器(VCO)三部分组成,锁相环组成框图如图1所示。 )t 图1 锁相环基本原理框图 图1所示的是锁相环基本原理框图。锁相环路是一种反馈控制电路,简称锁相环(PLL)。锁相环的特点是:利用外部输入的参考信号控制环路内部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪,所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中,当输出信号的频率与输入信号的频率相等时,输出电压与输入电压保持固定的相位差值,即输出电压与输入电压的相位被锁住,这就是锁相环名称的由来。 锁相环中的鉴相器又称为相位比较器,它的作用是检测输入信号和输出信号的相位差,并将检测出的相位差信号转换成u d(t)电压信号输出,该信号经低通滤波器滤波后形成压控振荡器的控制电压u c(t),对振荡器输出信号的频率实施控制。 锁相环法载波提取: 当u i(t)为固定频率正弦信号(θi(t)为常数)时,在环路的作用下,VCO输出信号频率可以由固有振荡频率ωo(即环路无输入信号、环路对VCO无控制作用是VCO的振荡频率),变化到输入信号频率ωi,此时θo(t)也是一个常数,u d(t)、u c(t)都为直流。称此为环路的锁定状态。定义△ω=ω-ωo为环路固有的频率差,△ωp表示环路的捕捉带,△ωh表示环路的同步带,模拟锁相环中△ωp<△ωh。当|△ωo|<△ωp时,环路可以进入锁定状态;当|△ωo|<△ωh时,环路也可以保持锁定状态;当|△ωo|>△ωp时,环路不能进入锁定状态,环路锁定后若△ωo发生变化使|△ωo|>△ωh,环路也不能保持锁定状态。这两种情况下,环路都将处于失锁

相关文档
最新文档