实验六 多态性

实验六  多态性
实验六  多态性

实验报告

课程:面向对象技术学号:1010431079 姓名:郝祥海

班级:2010级计算机软件(嵌入式系统)1班

教师:周晓

计算机科学与技术系

实验六多态性

一、实验目的及要求

1.掌握运算符重载的方法;

2.掌握使用虚函数实现动态多态性。

二、实验环境

硬件:计算机软件:Microsoft Visual C++

三、实验内容

声明一个车(vehicle)基类,有Run、Stop等成员函数,由此派生出自行车(bicycle)类、汽车(motorcar)类,从bicycle和motorcar派生出摩托车(motorcycle)类,它们都有Run、Stop等成员函数。观察虚函数的作用。

四、实验结果(附截图)

五、总结

六、附录(源程序清单)

#include

using namespace std;

class vehicle{

public :

virtual void Run(){cout<<"vehicle Run!"<

virtual void Stop(){cout<<"vehicle Stop!"<

};

class bicycle: public vehicle{

public:

void Run(){cout<<"bicycle Run!"<

void Stop(){cout<<"bicycle Stop!"<

};

class motorcar: virtual public vehicle{

public:

void Run(){cout<<"motorcar Run!"<

void Stop(){cout<<"motorcar Stop!"<

};

class motorcycle: public bicycle,public motorcar{ public:

void Run(){cout<<"motorcycle Run!"<

void Stop(){cout<<"motorcycle Stop!"<

void display(vehicle *ptr){

ptr->Run();

ptr->Stop();

cout<

}

int main(){

vehicle p1;

bicycle p2;

motorcar p3;

motorcycle mc;

display(&p1);

display(&p2);

display(&p3);

mc.Run();

mc.Stop();

return 0;

}

实验三集电极开路门和三态门优秀教案

实验二组合逻辑电路 一、实验目的 了解组合电路的设计方法;尝试用与非门组成简单组合电路。 二、实验原理 根据一定的逻辑功能设计出的逻辑电路,并不是唯一的,有繁有简。由于生产和使用与非门集成电路较多,所以,把一般函数式变换成只用与非门就能实现的函数式具有重要意义。这种函数式应包含逻辑乘及逻辑非运算,而且每个逻辑乘法之上必须有逻辑非运算(即与非-与非表达式。) 逻辑函数可以用真值表、逻辑表达式、卡诺图、逻辑图和波形图表示。它们之间有一定的换算规律。 三、实验仪器与器件: 1、数字实验箱一台; 2、集成电路与非门74LS00一块。 74LS00逻辑图 四、实验内容 (1)利用与非门组成与门电路;(2)利用与非门组成或门电路;(3)利用四个与非门组成异或门电路。 要求:(1)写出各个门电路的与非—与非表达式;

(2)画出逻辑电路,标出管脚; (3)自拟实验步骤,设计表格,测试电路的逻辑功能。 五、研究问题: 如何把与非门作为非门使用?

实验三集电极开路门和三态门 一、实验目的 掌握集电极开路门(OC门)和三态门(TSL门)的功能和应用。 二、实验设备与器件 1、数字电路实验箱一台; 2、OC门74LS22、TSL门74LS126各一块。 三、实验原理 在数字系统中,有时需要把两个或两个以上集成逻辑门的输出端直接并接在一起完成一定的逻辑功能,但普通的TTL门电路不允许将它们的输出端直接并联使用。而OC门和TSL 门是两种特殊的TTL门电路,它们允许将输出端并接在一起使用。 OC门与普通TTL与非门的区别仅是输出管的集电极是开路(悬空)的,使用时必须外接负载电阻Rc至电源。 三态门是在普通门电路的基础上,附加使能控制端和控制电路构成。除了通常的高、低电平两种低阻输出状态外,还有第三种输出状态(禁止状态),此时电路与负载之间相当开路。其主要作用是实现总线传输。 四、电路介绍 集电极开路门(OC门):采用74SL22,集电极开路四输入二与非门。 三态门(TSL门):采用74LS126,三态输出四总线缓冲器。 A为输入端,Y是输出端,G是工作方式控制端(也称禁止端或使能端)。 G=1时为正常工作状态,实现Y=A的逻辑功能;G=0时为禁止状态,输出端呈现高阻状态。 五、实验内容与方法: 1、测量OC门的逻辑功能。 (1)、按图1接线,输入端接逻辑电平,输出端接LED。检查无误后接上电源。 (2)、按表1改变四个输入状态,观察输出端电平显示,并用万用表测输出电压,填表1。 表1

2 实验二三态门实验

实验二、三态门实验 一、实验目的 1、掌握三态门逻辑功能和使用方法。 2、掌握用三态门构成总线的特点和方法。 3、初步学会用示波器测量简单的数字波形。 二、实验所用仪器和芯片 1、四二输入与非门74LS00 1片 2、三态输出的四总线缓冲门74LS125 1片 3、TEC-5实验系统 1台 4、示波器 1台 三、实验内容 1、74LS125三态门的输出负载为74LS00的一个与非门输入端。74LS00同一个与非门的另一个输入端接低电平,测试74LS125三态门的三态(高阻)输出、高电平输出、低电平输出的电压值。 同时测试74LS125三态输出时74LS00的输出值。 2、74LS125三态门的输出负载为74LS00的一个与非门输入端。74LS00同一个与非门的另一个输入端接高电平,测试74LS125三态门三态(高阻)输出、高电平输出、低电平输出的电压值。 同时测试74LS125三态输出时74LS00的输出值。

*3、用74LS125两个三态门输出构成一条总线。使两个控制端一个为低电平,另一个为高电平。一个三态门的输入接50kHz信号,另一个三态门的输入接 500KHz信号。用示波器观察三态门的输出。 四、实验提示 1、三态门74LS125的控制端C为低电平有效。 2、用实验台的电平开关输出作为被测器件的输入。拨动开关,则改变器件的输入电平。 五、实验报告要求 1、画出实验的逻辑电路图。 2、分析每个实验的实验现象。 3、分析实验1和实验2中三态门输出电压不同的原因。 *4、用三态门74LS125构成总线时,三态门输出应怎样连接?为什么在任何时刻,构成总线的三态门中只允许一个控制端为低电平,其余控制端应为高电平。

实验三集电极开路门和三态门教案

实验二 组合逻辑电路 一、 实验目的 了解组合电路的设计方法;尝试用与非门组成简单组合电路。 二、 实验原理 根据一定的逻辑功能设计出的逻辑电路,并不是唯一的,有繁有简。由于生产和使用与非门集成电路较多,所以,把一般函数式变换成只用与非门就能实现的函数式具有重要意义。这种函数式应包含逻辑乘及逻辑非运算,而且每个逻辑乘法之上必须有逻辑非运算(即与非-与非表达式。) 逻辑函数可以用真值表、逻辑表达式、卡诺图、逻辑图和波形图表示。它们之间有一定的换算规律。 三、 实验仪器与器件: 1、 数字实验箱 一台; 2、集成电路与非门74LS00一块。 四、实验内容 (1)利用与非门组成与门电路; (2)利用与非门组成或门电路;(3)利用四个与非门组成异或门电路。 要求:(1)写出各个门电路的与非—与非表达式; 74LS00逻辑图

(2)画出逻辑电路,标出管脚; (3)自拟实验步骤,设计表格,测试电路的逻辑功能。 五、研究问题: 如何把与非门作为非门使用?

实验三集电极开路门和三态门 一、实验目的 掌握集电极开路门(OC门)和三态门(TSL门)的功能和应用。 二、实验设备与器件 1、数字电路实验箱一台; 2、OC门74LS22、TSL门74LS126各一块。 三、实验原理 在数字系统中,有时需要把两个或两个以上集成逻辑门的输出端直接并接在一起完成一定的逻辑功能,但普通的TTL门电路不允许将它们的输出端直接并联使用。而OC门和TSL 门是两种特殊的TTL门电路,它们允许将输出端并接在一起使用。 OC门与普通TTL与非门的区别仅是输出管的集电极是开路(悬空)的,使用时必须外接负载电阻Rc至电源。 三态门是在普通门电路的基础上,附加使能控制端和控制电路构成。除了通常的高、低电平两种低阻输出状态外,还有第三种输出状态(禁止状态),此时电路与负载之间相当开路。其主要作用是实现总线传输。 四、电路介绍 集电极开路门(OC门):采用74SL22,集电极开路四输入二与非门。 三态门(TSL门):采用74LS126,三态输出四总线缓冲器。 A为输入端,Y是输出端,G是工作方式控制端(也称禁止端或使能端)。 G=1时为正常工作状态,实现Y=A的逻辑功能;G=0时为禁止状态,输出端呈现高阻状态。

实验四 三态门

第四次实验报告 实验内容: 1、TTL三态门的逻辑功能 2、TTL三态门的电压输出时间 3、74LS125的电压传输特性曲线 实验仪器与元器件: 自制硬件基础电路实验箱、双踪示波器、数字万用表、74LS125 实验预习: 1、三态门(TS) 所谓三态是指输出端而言,普通的TTL与非门其输出极的两个晶体管T4、T5始终保持一个导通,另一个截止的推拉状态。T4导通,T5截止,输出高电平Y=1;T4截止,T5导通,输出低电平,Y=0。三态门除了上述两种状态外,又出现了T4、T5同时截止的第三种状态。因为晶体管截止时c、e之间是无穷大阻抗,输出端Y对地、对电源(v cc)阻抗无穷大。因此这第三种状态也称高阻状态。 三态门有三种输出状态:高电平输出、低电平输出和高阻输出状态。常见的三态门有控制端高电平有效和低电平有效两种类型。三态输出门除了有多输入三态与非门,还经常做成单输入、单输出的总线驱动器,并且输入与输出有同相和反相两种类型。三态门主要用途之一是实现总线传输,各三态门输出端可以并联使用一个传输通道,以选通的方式传送多路信息。使用时注意输出端并接的三态门只能有一个处于工作状态(E=0)。其余必须处于高阻状态(E=1)。三态门驱动

能力强,开关速度快,在中大规模集成电路中广泛采用三态门输出电路,作为计算机和外围电路的接口电路。 如图为三态门的电路图: 2、74LS125就是单输入、单输出的控制端低电平有效的同相三态输出门。即E=0时,Y=A;E=1时为高阻态。控制信号可在E N处加入,也可在处加入: E N=0,=1,则C=0,v B1=0.9V,v c2=0.9V v B4=v c2=0.9V,T4截止(T4导通的电位v B4>1.4V) v B1=0.9V,T5截止,输出端Y为高阻状态。 E N=1,=0,C=1,对与非门另两个A、B输入端无影响,为正常的与非门电路。当A=B=1,则T2、T5导通,v c2=1.0V(前已分析)。二极管D处于反相截止状态(因为其阳极电压v c2=1.0V,小于阴极C点电位v IH=3.4V),在电路中不起作用。 若A、B中有一个为0,则T2、T5截止,由于v c2=v IH+0.7=4.1V,

三态门电路实验报告

实验二(1)三态门电路设计 班级姓名学号 一、实验目的 熟悉QuartusII仿真软件的基本操作,并用VHDL/Verilog语言设计一个三态门。 二、实验内容 1、熟悉QuartusII软件的基本操作,了解各种设计输入方法(原理图设计、文本设计、波形设计) 2、用VHDL语言设计一个三态门,最终在FPGA芯片上编程指令译码器,并验证逻辑实现。 三、实验方法 1、实验方法: 采用基于FPGA进行数字逻辑电路设计的方法。 采用的软件工具是QuartusII软件仿真平台,采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱。 2、实验步骤: 1、新建,编写源代码。 (1).选择保存项和芯片类型:【File】-【new project wizard】-【next】(设置文件路径+设 置project name为stm)-【next】(设置文件名zlym.vhd—在【add】)-【properties】 (type=AHDL)-【next】(family=FLEX10K;name=EPF10K10TI144-4)-【next】-【finish】 (2).新建:【file】-【new】(第二个AHDL File)-【OK】 2、写好源代码,保存文件(stm.vhd)。 3、编译与调试。确定源代码文件为当前工程文件,点击【processing】-【start compilation】进行文件编译。编译结果有一个警告,文件编译成功。 4、波形仿真及验证。新建一个vector waveform file。按照程序所述插入EN,A以及dataout)四个节点(EN,A为输入节点,dataout为输出节点)。(操作为:右击-【insert】-【insert node or bus】-【node finder】(pins=all;【list】)-【>>】-【ok】-【ok】)。任意设置EN,A的输入波形…点击保存按钮保存。然后【start simulation】,出name dataout的输出图。 5、时序仿真。暂时不知道什么是时序仿真 6、FPGA芯片编程及验证 选择pins,连接计算机到实验箱,操作。 四、实验过程 3、编译过程 a)源代码如图(VHDL设计)

实验三 三态门

实验三三态门 一、实验目的 1.熟悉计三态输出门的逻辑功能和使用方法。 2.掌握用三态门构成公共总线的特点和方法。 二、实验器材 1.数字逻辑实验箱 2.双踪示波器 3.与非门74LS00(1片)、三态门74LS125(1片) 三、预习要求 1.复习三态门有关知识,了解其逻辑功能及管脚。 2.复习三态门实现总线传输的方法。 四、实验原理 1.三态门(TS) 三态门有三种输出状态:高电平输出、低电平输出和高阻输出状态。常见的三态门有控制端高电平有效和低电平有效两种类型。三态输出门除了有多输入三态与非门,还经常做成单输入、单输出的总线驱动器,并且输入与输出有同相和反相两种类型。例如:74LS125就是单输入、单输出的控制端 低电平有效的同相三态输出门。即E=0时,Y=A;E=1时为高阻态。三态门主要用途之一是实现总线传输,各三态门输出端可以并联使用一个传输通道,以选通的方式传送多路信息。使用时注意输出端并接的三态门只能有一个处于工作状态(E=0)。其余必须处于高阻状态(E=1)。三态门驱动能 力强,开关速度快,在中大规模集成电路中广泛采用三态门输出电路,作为计算机和外围电路的接口电路。 如图2-1为三态门逻辑符号。 A B 图2-1 三态门逻辑符号 五、实验内容 1.三态门逻辑功能测试: 查出三态门74LS125的引脚图,验证各三态门逻辑功能。按图2-1(A)在实验箱上连线,先接上电源和地线,然后用逻辑电平控制输入端A和使能端E,用L显示输出Y的状态,实验结果填入下表:表2-1 74LS125逻辑功能表:

2.用三态门74LS125构成公共总线: 要求:用三个三态门构成一条公共总线,参考图21(B)。使三个输入端状态分别为“0”、“1”、CP,观测公共总线输出状态。 (1)按上述要求画出公共总线的逻辑图。 (2)在实验箱上连线:A1、0(GND),A2、1(Vcc),A3、CP(1KHz或100KHz信号源输出),三个使能端E1……E3分别由三个逻辑开关控制其电平的高低。 (3)检查线路无误后,通电测试。用双踪示波器测试输入和输出的状态及波形并记录。 注意:三态门74LS125的使能端是低电平有效,做总线传输时,要求只有需传输信息的那个三态门的使能端E=0,进入工作状态,其余各门皆处于禁止状态E=1(呈高阻态)。否则,将造成逻辑混乱和 损坏芯片。 六、实验报告要求 1.按实验要求画出有关电图图,记录观察到的数据和波形。 2.分析波形变化的原因。 七、思考题 1.三态门的工作原理和特点是什么? 2.设计用两个三态门构成一条双向总线,画出电路图并测试。

三态门、OC门的设计与仿真实验报告

三态门的设计与仿真实验报告 一、实验内容 1、用逻辑图和VHDL语言设计三态门,三态门的使能端对低电平有效。 2、应用MaxplusII软件对三态门和OC门进行编译、仿真和模拟。 3、在“MaxplusII软件的基本操作”实验的基础上,能更加熟练的掌握应用MaxplusII软件,从而更形象更深层次的理解三态门和OC门。 二、实验平台及实验方法 用VHDL语言编写三态门和OC门的程序,运用Maxplus软件进行仿真,再结合FPGA(即对实验箱的芯片进行编译)进行验证。 也可以用原理图进行文本设计,波形设计。 逻辑符号图: 真值表: EN A OUT

0 0 HI-Z 0 1 HI-Z 1 0 0 1 1 0 电路图: 三、实验过程 1.启动MaxplusII软件; 2.新建一个文本编辑文件,输入三态门的VHDL语言; 3.编译。点击file→save as,保存文件名为tri-s名称,扩展名为vhd,选择芯片类型为EPF10K20TI144-4,保存并进行编译,若编译结果出现0 error,0 warnings则说明编译通过。 4.仿真波形。点Max+plus II→Waveform editor,出现波形图的设置界面,然后点Node→Enter Nodes from SNF→list,将输入输出端添加到界面,并设置其周期和输入波形,保存后,点Max+plus II→Simulator,即可仿真出输出的波形。 5.设计芯片。点Max+plus II→Floorplan editor,将Unassigned Nodes & 栏中,电路的输入输出节点标号直接用鼠标“拖到” 想分配的引脚上(enabel:88,datain:89,dataout:12),点

实验四 三态门逻辑功能测试

实验四三态门逻辑功能测试 班级:计科三班学号:20100810323 姓名:夏雪 一、实验准备(老师指导) 1.测试5M脉冲信号能否使用 将5M的脉冲信号加在实验箱上,输出显示在示波器上。 2.认识三态门的管脚 记住三态门的管脚分配情况,便于实验进行:1使能,2输入,3输出;4使能,5输入,6输出;7接地;8使能,9输入,10输出;11使能,12输入,13输出;14接电源。 3.示波器中信号的合并 一般示波器中波形的显示为信号与实间的关系,即为X—T(Y—T)关系图,如果要将示波器上两信号合并,则将显示选项改为X—Y。 4.对延迟时间的理解 延迟时间的测试要用到示波器的延迟扫描,对波形展开放大后,观察波形上升点与下降点,上升10%开始记为上升时间,下降10%开始记为下降时间。 二、实验内容 1.测试三态门的逻辑功能并测输入输出电压(静态测试); 2.测试三态门的传输特性,输入端接在CP端; 3.测三态门的传输延迟; 4.输入端接入函数发生器的三角波(最小值为0V,最大值不超过5V),将输入输出信号显示在示波器上,并将两信号合并; 三、实验条件 实验箱,74LS125芯片,导线,示波器,信号发生器,万用表 四、实验电路 1.测三态门的逻辑功能并测输入输出电压

2.测三态门的传输特性(输入信号为实验箱内的CP) 3.传输延迟 4.信号合成CP 5MHZ

五、实验结果及结论 1.三态门的逻辑功能测试 使能端1和输入端2接逻辑信号,按下灯亮表示输入信号为高电平1,未按下灯不亮表示输入信号为低电平0,输出3接在发光二级管上,发光为黄色表示输出信号为低电平,为红色表示输出信号为高电平 输入的逻辑信号为00,输出信号灯不亮(实验中为发光二极管,显示为黄色),表示输出为低电平,即为0。 输入端2的输入电压为0V,输出3电压为24.6mV。

三态门实验

题目:4.3三态门实验

目录 1. 数字逻辑和数字系统实验 (3) 1.1.三态门实验 (3) 1.1.1.实验目的 (3) 1.1.2.实验内容 (3) 1.1.3.实验方法 (3) 1.2.实验结果....................................................................... 错误!未定义书签。 2.实验图片 (5)

1. 数字逻辑和数字系统实验 三态门实验 实验目的: 1.掌握三态门逻辑功能和使用方法。 2.掌握用三态门构成总线的特点和方法。 3.初步学会用示波器测量简单的数字波形。 实验内容: 1.74LS125三台们的输出负载为74LS00一个与非门输入端。74LS00同一 个与非门的另一个输入端接低电平,测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。同时测试74LS125三态输出时74LS00输出值。 2. 74LS125三台们的输出负载为74LS00一个与非门输入端。74LS00同一 个与非门的另一个输入端接高电平,测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。同时测试74LS125三态输出时74LS00输出值。 3.用74LS125两个三态门输出构成一条总线。使两个控制端一个为低电 平,另一个为高电平,一个三态门的输入接50KHz信号,另一个三态门的输入接500KHz信号,用示波器观察三态门的输出。 实验方法 1.实验所用仪器和仪表: 四2输入正与非门74LS00 1片 三态输出的四总线缓冲门74LS125 1片 万用表 示波器 2.实验接线图:

数电实验三 三态门实验

深圳大学实验报告 课程名称:数字电子技术基础 实验项目名称:实验三:三态门实验 学院:光电工程学院 专业:光源与照明 指导教师:李佳 报告人:黄学号:2016 班级:02 实验时间:2018年11 月07 星期五 实验报告提交时间:2018年11 月09 日星期 教务处制

控制端高电平有效的三态门 控制端低电平有效的三态门 (a)(b) 图1:三态门电路图及电路符号 图1(a)为三态门电路图,EN = 0时,电路为正常的与非工作状态,控制端低电平有效。当EN = 1时,门电路输出端处于高阻状态。 四、实验内容与步骤: 实验内容: 1、74LS125三态门的输出负载为74LS00一个与非门输入端。

图3.1 实验内容1和内容2接线图 74LS00引脚2为低电平时,测试74LS125引脚3和 。 74LS00引脚2为高电平时,测试74LS125引脚3和 。 连接电路,两个输入端一个连接低电平,一个连接高电平,一个三态门的信号,另一个三态门的输入接10kH Z信号。用示波器观察三态门的输出。 K1 1

③:K1为高电平,K2为高电平时,波形图如下,输出几乎是一条直线,并且电压只 有一百多mV.

七、实验结论: 1 根据实验数据,得到的结论; 答:由实验可知,74LS125表现出三态,当74LS125的引脚1为高电平时,为高阻态,74LS125的引脚3不跟随引脚2的高低电平变化;当74LS125的引脚为低电平时,74LS125的引脚3跟随引脚2的高低电平变化 2 实验过程中遇到的问题及解决方法; 答:实验用示波器测量时,测量100kHz的波形时,发现有效电压只有500mV 并且波形稳定,后来重置示波器设置,把探头倍率调为×1,得到有效电压为5V, 3 心得体会和意见,以及改进实验的建议。 答:实验拓展部分,K1为高电平,K2为高电平时,或者K1为低电平,K2 电平时,我应该进一步测量,但限于时间限制没有进行,如K1为高电平,K2为高电平时,虽然示波器测量的有效电压只有几十mV,但是还可以输出方波,应进一步实验

相关主题
相关文档
最新文档