电子工程师面试题整理
汉王笔试
下面是一些基本的数字电路知识问题，请简要回答之。
a) 什么是Setup 和Holdup时间？
Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。
保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time 不够，数据同样不能被打入触发器。
建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。
b) 什么是竞争与冒险现象？怎样判断？如何消除？
在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。
产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。
解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。
c) 请画出用D触发器实现2倍分频的逻辑电路？
d) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？
将两个门电路的输出端并联以实现与逻辑的功能成为线与。
在硬件上，要用OC门来实现，同时在输出端口加一个上拉电阻。
由于不用OC门可能使灌电流过大，而烧坏逻辑门。
e) 什么是同步逻辑和异步逻辑？
同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。
f) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）。
g) 你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？
CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到
5V或者12V。
单端逻辑信号，TTL、CMOS、LVTTL、LVCMOS、PCI；
SSTL、单端HSTL；
三大类，LVDS、SSTL、ECL、PECL。
2、可编程逻辑器件在现代电子设计中越来越重要，请问：
a) 你所知道的可编程逻辑器件有哪些？
FPGA和CPLD
b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。
VHDL描述：
library IEEE;
use IEEE.Std_logic_1164.all;
entity D8 is
port( D : in std_logic_vector(7 downto 0);
Q : out std_logic_vector(7 downto 0);
CLRBAR, CLK : in std_logic);
end D8;
architecture VER1 of D8 is
begin
Q <= (others => '0') when (CLRBAR = '0') else
D when rising_edge(CLK) else
unaffected;
end VER1;
3、设想你将设计完成一个电子电路方案。请简述用EDA软件（如PROTEL）进行设计（包
括原理图和PCB图）到调试出样机的整个过程。在各环节应注意哪些问题？
飞利浦－大唐笔试归来
1，用逻辑们和cmos电路实现ab+cd
2. 用一个二选一mux和一个inv实现异或
3. 给了reg的setup,hold时间，求中间组合逻辑的delay范围。
Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。
保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。时hold time不够，数据同样不能被打入触发器。
4. 如何解决亚稳态
亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。
5. 用verilog/vhdl写一个fifo控制器
library IEEE;
use IEEE.Std_logic_1164.all;
entity FIFOMXN is
generic(m, n : Positive := 8); --m is fifo depth, n is fifo width
port(RESET, WRREQ, RDREQ, CLOCK : in Std_logic;
DATAIN : in Std_logic_vector((n-1) downto 0);
DATAOUT : out Std_logic_vector((n-1) downto 0);
FULL, EMPTY : inout Std_logic);
end FIFOMXN;
architecture V2 of FIFOMXN is
type Fifo_array is array(0 to (m-1)) of Bit_vector((n-1) downto 0);
signal Fifo_memory : Fifo_array;
signal Wraddr, Rdaddr, Offset : Natural range 0 to (m-1);
signal Rdpulse, Wrpulse, Q1, Q2, Q3, Q4 : Std_logic;
signal Databuffer : Bit_vector((n-1) downto 0);
begin
--pulse synchronisers for WRREQ and RDREQ
--modified for Synplify to a process
sync_ffs : process
begin
wait until rising_edge(CLOCK);
Q1 <= WRREQ;
Q2 <= Q1;
Q3 <= RDREQ;
Q4 <= Q3;
end process;
--concurrent logic to generate pulses
Wrpulse <= Q2 and not(Q1);
Rdpulse <= Q4 and not(Q3);
Fifo_read : process
begin
wait until rising_edge(CLOCK);
if RESET = '1' then
Rdaddr <= 0;
Databuffer <= (others => '0');
elsif (Rdpulse = '1' and EMPTY = '0') then
Databuffer <= Fifo_memory(Rdaddr);
Rdaddr <= (Rdaddr + 1) mod m;
end if;
end process;
Fifo_write : process
begin
wait until rising_edge(CLOCK);
if RESET = '1' then
Wraddr <= 0;
elsif (Wrpulse = '1' and FULL = '0') then
Fifo_memory(Wraddr) <= To_Bitvector(DATAIN);
Wraddr <= (Wraddr + 1) mod m;
end if;
end process;
Offset <= (Wraddr - Rdaddr) when (Wraddr > Rdaddr)
else (m - (Rdaddr - Wraddr)) when (Rdaddr > Wraddr) else 0;
EMPTY <= '1' when (Offset = 0) else '0';
FULL <= '1' when (Offset = (m-1)) else '0';
DATAOUT <= To_Stdlogicvector(Databuffer) when RDREQ = '0'
else (others => 'Z');
end V2;
6. 用verilog/vddl检测stream中的特定字符串
信威dsp软件面试题
1)DSP和通用处理器在结构上有什么不同，请简要画出你熟悉的一种DSP结构图
2)说说定点DSP和浮点DSP的定义（或者说出他们的区别）3）说说你对循环寻址和位反序寻址的理解
4）请写出【－8，7】的二进制补码，和二进制偏置码。
用Q15表示出0.5和－0.5
扬智电子笔试
第一题：用mos管搭出一个二输入与非门。
第二题：集成电路前段设计流程，写出相关的工具。
第三题：名词IRQ,BIOS,USB,VHDL,SDR
IRQ: Interrupt ReQuest
BIOS: Basic Input Output System
USB: Universal Serial Bus
VHDL: VHIC Hardware Description Language
SDR: Single Data Rate
第四题：unix 命令cp -r, rm,uname
第五题：用波形表示D触发器的功能
第六题：写异步D触发器的VHDL
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_unsigned.all;
entity DFF_ASY is
port (
CLOCK : in std_logic ;--clock
RESET : in std_logic ;--reset
DFF_IN : in std_logic ;--data in
DFF_OUT : out std_logic --data out
);
end DFF_ASY;
architecture RTL of DFF_ASY is
signal REG_DFF_OUT : std_logic ; -- internal signals begin
process (CLOCK,RESET) begin
if (RESET = '1') then -- asynchronous reset
REG_DFF_OUT <= '0';
elsif (CLOCK'event and CLOCK = '1') then
REG_DFF_OUT <= DFF_IN ;
end if;
end process;
DFF_OUT <= REG_DFF_OUT ;
end RTL;
第七题：What is PC Chipset?
第八题：用传输门和倒向器搭一个边沿触发器
第九题：画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。
华为面题(硬件)
1.用与非门等设计全加法器
2.给出两个门电路让你分析异同
3.名词:sram,ssram,sdram
4.信号与系统:在时域与频域关系
5.信号与系统:和4题差不多
6.晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期)
7.串行通信与同步通信异同,特点,比较
8.RS232c高电平脉冲对应的TTL逻辑是?
RS232标准电平采用负逻辑，规定+3 V～+15 V的任意电平为逻辑“0”电平，-3 V～-15 V的任意电平为逻辑“1”电平。
9.延时问题,判错
10.史密斯特电路,求回差电压
11.VCO是什么,有什么参数？
VCO即压控振荡器，VCO的性能指标主要包括:频率调谐范围，输出功率，(长期及短期)频率稳定度，相位噪声，频谱纯度，电调速度，推频系数，频率牵引等。
12.问什么是状态图
13. 什么耐奎斯特定律,怎么由模拟信号转为数字信号
14. 用D触发器做个4进制的计数
新太硬件面题
（1）d触发器和d锁存器的区别
锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，即当锁存器处于使能状态时，输出才会随着数据输入发生变化。触发器是边沿敏感的存储单元，数据存储的动作有某一信号的上升或者下降沿进行同步的。触发器是在时钟的沿进行数据的锁存的，而锁存器是用电平使能来锁存数据的。所以触发器的Q输出端在每一个时钟沿都会被更新，而锁存器只能在使能电平有效器件才会被更新。
（2）有源滤波器和无源滤波器的原理及区别
（3）sram，falsh memory，及dram的区别？
模拟电路
1、基尔霍夫定理的内容是什么？（仕兰微电子）
2、平板电容公式(C=εS/4πkd)。（未知）
3、最基本的如三极管曲线特性。（未知）
6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子）
7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知）
8、给出一个差分运放，如何相位补偿，并画补偿后的波特图。（凹凸）
9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。（未知）
10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知）
11、画差放的两个输入管。（凹凸）
12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（仕兰微电子）
13、用运算放大器组成一个10倍的放大器。（未知）
14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的rise/fall时间。(Infineon笔试试题)
15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R 上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当RC<
16、有源滤波器和无源滤波器的原理及区别（新太硬件）
17、有一时域信号S=V0sin(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90),当其通过低通、带通、高通滤波器后的信号表示方式。（未知）
18、选择电阻时要考虑什么？（东信笔试题）
考虑电阻的阻值大小,额定功率，精度等。
19、在CMOS电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用P管还是N管，为什么？（仕兰微电子）
N管。
20、给出多个mos管组成的电路求5个点的电压。(Infineon笔试试题)
21、电压源、电流源是集成电路中经常用到的模块，请画出你知道的线路结构，简单描述其优缺点。（仕兰微电子）
22、画电流偏置的产生电路，并解释。（凹凸）
23、史密斯特电路,求回差电压。（华为面试题）
24、晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期....) （华为面试题）
25、LC正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图。（仕兰微电子）
电容三点式振荡器（考毕滋电路），电感三点式振荡器（哈特莱电路）
27、锁相环有哪几部分组成？（仕兰微电子）
锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成。29、求锁相环的输出频率，给了一个锁相环的结构图。（未知）
31、一电源和一段传输线相连（长度为L,传输时间为T），画出终端处波形，考虑传输线无损耗。给出电源电压波形图，要求绘制终端波形图。（未知）
32、微波电路的匹配电阻。（未知）
33、DAC和ADC的实现各有哪些方法？（仕兰微电子）
34、A/D电路组成、工作原理。（未知）
35、实际工作所需要的一些技术知识(面试容易问到)。如电路的低功耗，稳定，高速如何做到，调运放，布版图注意的地方等等,一般会针对简历上你所写做过的东西具体问，肯定会问得很细（所以别把什么都写上，精通之类的词也别用太多了），这个东西各个人就不一样了，不好说什么了。（未知）
12、IC设计中同步复位与异步复位的区别。（南山之桥）
13、MOORE 与 MEELEY状态机的特征。（南山之桥）
14、多时域设计中,如何处理信号跨时域。（南山之桥）15、给了reg的setup,hold时间，求中间组合逻辑的delay范围。（飞利浦－大唐笔试）
Delay < period - setup – hold
16、时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延
迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件。（华为）
17、给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有 clock的delay,写出决定最大时钟的因素，同时给出表达式。（威盛VIA 2003.11.06 上海笔试试题）
18、说说静态、动态时序模拟的优缺点。（威盛VIA 2003.11.06 上海笔试试题）
19、一个四级的Mux,其中第二级信号为关键信号如何改善timing。（威盛VIA
2003.11.06 上海笔试试题）
20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于关键路径。（未知）
21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等。（未知）
22、卡诺图写出逻辑表达使。（威盛VIA 2003.11.06 上海笔试试题）
23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛）
24、please show the CMOS inverter schmatic,layout and its cross sectionwith P- well process.Plot its transfer curve (Vout-Vin) And also explain the
operation region of PMOS and NMOS for each segment of the transfer curve （威盛笔试题circuit design-beijing-03.11.09）
25、To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain
26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？（仕兰微电子）
28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster response for output rising edge.(less delay time)。（威盛笔试题circuit design-beijing-03.11.09）
29、画出NOT,NAND,NOR的符号，真值表，还有transistor level的电路。（Infineon笔
试）
30、画出CMOS的图，画出tow-to-one mux gate。（威盛VIA 2003.11.06 上海笔试试题）
31、用一个二选一mux和一个inv实现异或。（飞利浦－大唐笔试）
32、画出Y=A*B+C的cmos电路图。（科广试题）
33、用逻辑们和cmos电路实现ab+cd。（飞利浦－大唐笔试）
34、画出CMOS电路的晶体管级电路图，实现Y=A*B+C(D+E)。（仕兰微电子）
35、利用4选1实现F(x,y,z)=xz+yz’。（未知）
36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化简）。
37、给出一个简单的由多个NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。（Infineon笔试）
38、为了实现逻辑（A XOR B）OR （C AND D），请选用以下逻辑中的一种，并说明为什么？1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR
答案：NAND
39、用与非门等设计全加法器。（华为）
40、给出两个门电路让你分析异同。（华为）
41、用简单电路实现，当A为输入时，输出B波形为…（仕兰微电子）
42、A,B,C,D,E进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E中1的个数比0
多，那么F输出为1，否则F为0），用与非门实现，输入数目没有限制。（未知）
43、用波形表示D触发器的功能。（扬智电子笔试）
44、用传输门和倒向器搭一个边沿触发器。（扬智电子笔试）
45、用逻辑们画出D触发器。（威盛VIA 2003.11.06 上海笔试试题）
47、画出一种CMOS的D锁存器的电路图和版图。（未知）
51、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。（南山之桥）
触发器：能够存储一位信号的基本单元电路称为“触发器”；
锁存器：一位D触发器只能传送或存储一位数据，而在实际工作中往往希望一次传送或存储多位数据。为此可把多个D触发器的时钟输入端口CP连接起来，用一个公共的控制信号来控制，而各个数据端口仍然是各处独立地接收数据。这样所构成的能一次传送或存储多位数据的电路就称为“锁存器”。
寄存器：在实际的数字系统中，通常把能够用来存储一组二进制代码的同步时序逻辑电路称为寄存器。由于触发器内有记忆功能，因此利用触发器可以方便地构成寄存器。由于一个触发器能够存储一位二进制码，所以把n个触发器的时钟端口连接起来就能构成一个存储n位二进制码的寄存器。
区别：从寄存数据的角度来年，寄存器和锁存器的功能是相同的；它们的区别在于寄存器是同步时钟控制，而锁存器是电位信号控制。可见，寄存器和锁存器具有不同的应用场合，取决于控制方式以及控制信号和数据之间的时间关系：若数据有效一定滞后于控制信号有效，则只能使用锁；数据提前于控制信号而到达并且要求同步操作，则可用寄存器来存放数据。
373：TRI-STATE Octal D-Type Latch：八位锁存器
374：TRI-STATEé Octal D-Type Flip-Flop：八位寄存器
55、How many flip-flop circuits are needed to divide by 16 (Intel) 16分频？
56、用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出
carryout和next-stage. （未知）
57、用D触发器做个4进制的计数。（华为）
58、实现N位Johnson Counter,N=5。（南山之桥）
59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？（仕兰微电子）
61、BLOCKING NONBLOCKING 赋值的区别。（南山之桥）
65、请用HDL描述四位的全加法器、5分频电路。（仕兰微电子）
library IEEE;
use IEEE.std_logic_1164.all;
entity adder is
port (a : in std_logic;
b : in std_logic;
cin : in std_logic;
sum : out std_logic;
cout : out std_logic);
end adder;
begin
sum <= (a xor b) xor cin;
cout <= (a and b) or (cin and a) or (cin and b);
end rtl;
66、用VERILOG或VHDL写一段代码，实现10进制计数器。（未知）
VHDL实现
library IEEE;
use ieee.std_logic_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
entity counter is
port(clk:in std_logic;
c :out std_logic_vector(3 downto 0));
end counter;
architecture t of counter is
signal temp: std_logic_vector(3 downto 0);
begin
process(clk)
begin
if (clk='1') then
if (temp >="1010") then
temp<="0000";
else
temp<=temp+1;
end if;
end if;
end process;
c<=temp;
end t;
67、用VERILOG或VHDL写一段代码，实现消除一个glitch。（未知）
68、一个状态机的题目用verilog实现（不过这个状态机画的实在比较差，很容易误解的）。（威盛VIA 2003.11.06 上海笔试试题）
69、描述一个交通信号灯的设计。（仕兰微电子）
70、画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。（扬智电子笔试）
71、设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱
数。（1）画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计
的要求。（未知）
72、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零：（1）画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求；（3）设计工程中可使用的工具及设计大致过程。（未知）
73、画出可以检测10010串的状态图,并verilog实现之。（威盛）
74、用FSM实现101101的序列检测模块。（南山之桥）
a为输入端，b为输出端，如果a连续输入为1101则b输出为1，否则为0。
例如a： 0001100110110100100110
b： 0000000000100100000000
请画出state machine；请用RTL描述其state machine。（未知）
77、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx，其中，x 为4位二进制整数输入信号。y为二进制小数输出，要求保留两位小数。电源电压为3~5v 假
设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。（仕兰微
电子）
78、sram，falsh memory，及dram的区别？（新太硬件面试）
79、给出单管DRAM的原理图(西电版《数字电子技术基础》作者杨颂华、冯毛官205页图9 －14b)，问你有什么办法提高refresh time，总共有5个问题，记不起来了。（降低温度，增大电容存储容量）（Infineon笔试）
80、Please draw schematic of a common SRAM cell with 6 transistors,point out which nodes can store data and which node is word line control （威盛笔试题circuit design-beijing-03.11.09）
软件测试工程师笔试题及答案
测试工程师笔试题 一、计算机知识（30分） 1、在Linux系统中，一个文件的访问权限是755，其含义是什么 参考答案： 755表示该文件所有者对该文件具有读、写、执行权限，该文件所有者所在组用户及其他用户对该文件具有读和执行权限。 2、Linux中，如何从root用户切换到普通用户 参考答案：su su user1 切换到user1，但切换后的当前目录还是root访问的目录 su – user1 切换到user1，并且当前目录切换到user1的根目录下（/home/user1/） 3、简述一下C/S模式和B/S模式的区别 参考答案： c/s 是客户端/服务器架构 b/s 是浏览器/服务器架构 C/S模式有以下特点: S模式将应用与服务分离,系统具有稳定性和灵活性 S模式配备的是点对点的结构模式,适用于局域网,有可靠的安全性 3.由于客户端实现与服务器端的直接连接,没有中间环节,因此响应速度快 4.在C/S模式中,作为客户机的计算机都要安装客户机程序,一旦软件系统升级,每台客户机都要安装客户机程序,系统升级和维护较为复杂 B/S模式有以下特点： 1.系统开发、维护、升级方便 每当服务器应用程序升级时，只要在服务器上升级服务应用程序即可，用户计算机上的浏览器软件不需要修改，系统开发和升级维护方便 S模式具有很强的开放性 在B/S模式下，用户通过通用的浏览器进行访问，系统开放性好 S模式的结构易于扩展 由于Web的平台无关性，B/S模式的结构可以任意扩展，可以从包含一台服务器和几个用户的小型系统扩展成为拥有成千上万个用户的大型系统 4.用户使用方便 B/S模式的应用软件都是基于Web浏览器的，而Web浏览器的界面是类似的。对于无用户交换功能的页面。用户接触的界面都是一致的，用户使用方便 4、Windows操作系统中PATH环境变量的作用是什么 参考答案： PATH是Windows操作系统环境变量，PATH作用是用户在命令行窗口执行一个命令，则在PATH变量设置的目录下依次寻找该命令或对应的执行文件，若找到，则执行，若没有找到，则命令行窗口返回无效命令。 5、TCP和UDP有什么区别 参考答案： TCP-有连接,所以握手过程会消耗资源,过程为可靠连接,不会丢失数据,适合大数据量交换UDP-非可靠连接,会丢包,没有校验,速度快,无须握手过程
硬件工程师面试题集(含答案-很全)
硬件工程师面试题集 （DSP，嵌入式系统，电子线路，通讯，微电子，半导体） 1、下面是一些基本的数字电路知识问题，请简要回答之。 (1) 什么是Setup和Hold 时间？ 答：Setup/Hold Time 用于测试芯片对输入信号和时钟信号之间的时间要求。建立时间(Setup Time)是指触发器的时钟信号上升沿到来以前，数据能够保持稳定不变的时间。输入数据信号应提前时钟上升沿(如上升沿有效)T 时间到达芯片，这个T就是建立时间通常所说的SetupTime。如不满足Setup Time，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿到来时，数据才能被打入触发器。保持时间(Hold Time)是指触发器的时钟信号上升沿到来以后，数据保持稳定不变的时间。如果Hold Time 不够，数据同样不能被打入触发器。 (2) 什么是竞争与冒险现象？怎样判断？如何消除？ 答：在组合逻辑电路中，由于门电路的输入信号经过的通路不尽相同，所产生的延时也就会不同，从而导致到达该门的时间不一致，我们把这种现象叫做竞争。由于竞争而在电路输出端可能产生尖峰脉冲或毛刺的现象叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。 (3) 请画出用D 触发器实现2 倍分频的逻辑电路 答：把D 触发器的输出端加非门接到D 端即可，如下图所示： (4) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？ 答：线与逻辑是两个或多个输出信号相连可以实现与的功能。在硬件上，要用OC 门来实现(漏极或者集电极开路)，为了防止因灌电流过大而烧坏OC 门,应在OC 门输出端接一上拉电阻(线或则是下拉电阻)。 (5) 什么是同步逻辑和异步逻辑？同步电路与异步电路有何区别？ 答：同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系.电路设计可分类为同步电路设计和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。异步电路具有下列优点：无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性。 (7) 你知道那些常用逻辑电平？TTL 与COMS 电平可以直接互连吗？ 答：常用的电平标准，低速的有RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、ECL、ECL、LVPECL 等，高速的有LVDS、GTL、PGTL、CML、HSTL、SSTL 等。 一般说来，CMOS 电平比TTL 电平有着更高的噪声容限。如果不考虑速度和性能，一般TTL 与CMOS 器件可以互换。但是需要注意有时候负载效应可能引起电路工作不正常，因为有些TTL 电路需要下一级的输入阻抗作为负载才能正常工作。 (6) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图(数据接口、控制接口、锁存器/缓冲器)
(完整word版)电子工程师常见面试题
电子工程师常见面试题 2 推荐 模拟电路 1、基尔霍夫定理的内容是什么？（仕兰微电子） 基尔霍夫电流定律是一个电荷守恒定律,即在一个电路中流入一个节点的电 荷与流出同一个节点的电荷相等. 基尔霍夫电压定律是一个能量守恒定律,即在 一个回路中回路电压之和为零. 2、平板电容公式(C=εS/4πkd)。（未知） 3、最基本的如三极管曲线特性。（未知） 4、描述反馈电路的概念，列举他们的应用。（仕兰微电子） 5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联 反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，
改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知） 6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子） 7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。 8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸） 9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大 器），优缺点，特别是广泛采用差分结构的原因。（未知） 10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。 11、画差放的两个输入管。（凹凸） 12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出 一个晶体管级的运放电路。（仕兰微电子）
13、用运算放大器组成一个10倍的放大器。（未知） 14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的 rise/fall时间。(Infineon笔试试题) 15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上 电压和R上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高 通滤波器，何为低通滤波器。当RC< 软件测试工程师笔面试试题 面试题 1.为什么要在一个团队中开展软件测试工作？ 2.您是否了解以往所工作的企业的软件测试过程？如果了解，请试述 在这个过程中都有哪些工作要做？分别由哪些不同的角色来完成这些 工作？ 03. 您是否了解以往所工作的企业的软件开发过程？如果了解，请试述 一个完整的开发过程需要完成哪些工作？分别由哪些不同的角色来完 成这些工作？（对于软件测试部分，可以简述） 4.您在以往的测试工作中都曾经具体从事过哪些工作？其中最擅长 哪 部分工作？ 5.您所熟悉的软件测试类型都有哪些？请试着分别比较这些不同的测 试类型的区别与联系（如功能测试、性能测试……） 6.请试着比较一下黑盒测试、白盒测试、单元测试、集成测试、系统 测试、验收测试的区别与联系。 7.测试计划工作的目的是什么？测试计划工作的内容都包括什么？其 中哪些是最重要的？ 8.您认为做好测试计划工作的关键是什么？ 9.您所熟悉的测试用例设计方法都有哪些？请分别以具体的例子来说 明这些方法在测试用例设计工作中的应用。 10.您认为做好测试用例设计工作的关键是什么？ 11.请以您以往的实际工作为例，详细的描述一次测试用例设计的完整 的过程。 12.您以往的工作中是否曾开展过测试用例的评审工作？如果有，请描 述测试用例评审的过程和评审的内容。 13.您以往是否曾经从事过性能测试工作？如果有，请尽可能的详细描 述您以往的性能测试工作的完整过程。 14.您在从事性能测试工作时，是否使用过一些测试工具？如果有，请 试述该工具的工作原理，并以一个具体的工作中的例子描述该工具是如何在实际工作中应用的。 15.您认为性能测试工作的目的是什么？做好性能测试工作的关键 是什 么？ 硬件工程师面试试题 模拟电路 1、基尔霍夫定理的内容是什么？（仕兰微电子） 2、平板电容公式(C=εS/4πkd)。（未知） 3、最基本的如三极管曲线特性。（未知） 4、描述反馈电路的概念，列举他们的应用。（仕兰微电子） 5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知） 6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子） 7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知） 8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸） 9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。（未知） 10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知） 11、画差放的两个输入管。（凹凸） 12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（仕兰微电子） 13、用运算放大器组成一个10倍的放大器。（未知） 14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的 rise/fall时间。(Infineon笔试试题) 15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C 上电压和R上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当RC< 填空题： 1.一般电池片常用的材料有,怎样防止电池片刮伤电池?收尾处弯安全扣. 2.打样弹簧,我们常提供:簧丝直径d,弹簧外径D,自由高度H0,有效圈数n等参数给供货商. 3.钢按含碳量分为:低碳钢,中碳钢,高碳钢.我们常讲的黄牌料是中碳钢(或45#钢). 4.标准圆柱齿轮齿数为10,齿顶圆直径7.2mm,那幺m(模数)=0.6. 5.假设塑胶为ABS,普通牙螺丝?1.7,?2.3,?2.6,?3.0(mm)各打多大的底孔??1.4mm,?2.0mm,?2.2mm,?2.6mm. 6.2A电池长度是50.5mm,直径是14.5mm,3A电池长度是44.5mm,直径是10.5mm. 7.一般情况下导电胶(RubberKey)的行程是1.0~1.5mm.压力是 0~250g,寿命是5,000~10,000次,碳点阻值<150Ω 8.结构工程师在确认产品是否OK时，可根据外观、寸法、装配进行判定。2v:}1^!`6|2?*R8 A6]'z(|9.模胚类型一般可分为：大水口模胚、标准细水口、简化型细水口三大类。10.喷油过程中三喷三烤主要针对哪几种颜色：红、白、蓝。5e. 问答题： 11.做为结构工程师，你如何保证你设计的结构能一次制模成功而不需做好后再改模具？答：在做结构前充分了解产品的要求，制造的过程和能力以及制模的精确度来控制好各方面的尺寸配合，以及装配次 序。（不过不改模是比较理想的，实际很少见，特别是一些复杂的零件；小配件还可以达到一次OK）12.用在充电器（使用220V交流）上的塑料应具备那些要求，目前价位多少？答：1电性能良好；2耐化学性；3较高冲击韧性和力学强度；4耐气侯性13. 透明材料有哪几种，哪种硬度更好，不易刮伤，目前价格多少？答：透明材料有PMMA，PC，GPPS，SAN；PC的硬度好，目前价格在20RMB/KG左右（因供应商和等级的不同价相差较大。14.前模后模的模芯厚度尺寸（在做模时）应具备哪些要求？答：比产品的最厚处预留25-35MM。（模具不是很董）15.ABSV0级防火材料是什么意思？答：V0是UL垂直耐然等级的一个级别，依UL的规范取测试片做垂直燃烧实验在10秒内不能燃烧到夹头。16.做ABSV0级防火材料的模具应使用什么材料？答：因ABSV0防火料注塑加热时会产生腐蚀的酸性气体，所以要选用耐酸性腐蚀的钢材如S316；2316；420等。17.做透明材料的模具应使用什么材料，为什么？答：透明度要求高的选S316，其次是420（其它可选的有NAK80，718S等）因为这做透明件要求模具钢材要有1优良的抛光性，以保证透明件的表面光洁度；2优良的耐磨性以保证模具的寿命；3因常用来做透明材料的PC，PMMA有弱酸性，所还要求有较好的耐酸。以上钢材能达到要求。18.磷铜主要用来做充电器五金件，磷铜有几种可选？电镀后不生锈吗？电镀时应向电镀厂规定哪些质量指标？答：有C5111，C5102，C5191，5210可选；电镀后不会生锈；电镀时应规定其电气性能参数，外观；镀层厚度等指标。 19.一般磷铜五金件模具的选择有哪些要求？答：1从生产方式分有 电子工程师技术评定考试 目录 电子工程师技术评定考试 一、考试简介: 报考条件： 三、报名需带物品: 四、全国电子技术水平考试认证证书： 考试大纲 主要课程: 电子工程师技术评定考试 一、考试简介: 报考条件： 三、报名需带物品: 四、全国电子技术水平考试认证证书： 考试大纲 主要课程: 展开 编辑本段电子工程师技术评定考试 编辑本段一、考试简介: 全国电子工程师技术水平考试是在信息产业部领导下，信息产业部电子行业职业技能鉴定指导中心组织实施的，面向从事电子及相关类专业的企业工程技术人员、企业技术工人、各普通院校学生及技工学校学生。 全国电子技术水平考试按照市场对电子专业人才不同岗位的需求，将认证由低到高分为三个级别：一级对应能力水平相当于电子助理工程师；二级对应能力水平相当于电子工程师；三级对应能力水平相当于电子高级工程师。 内容包括了电力电子器件、模拟电子技术、数字电子技术、现代通信技术、CMOS数字集成电路、单片机应用系统、信号与系统分析基础八门课程，涵盖了电子技术应用人才所需的理论知识、技能水平和项目设计实施能力。参加考试合格后，学员可获得信息产业部颁发的相应级别的认证证书和成绩单。 证书中对通过该级别考试后所掌握的知识和具备的能力进行了详细的描述，既可作为学员职业能力的证明，也可作为企事业单位选聘人才依据。 二、全国电气智能应用水平考试（NCEE） 编辑本段报考条件： （一）在校学生报考条件: 一级（助理）报考条件：专科以下（含中专及同等学历）者均可报名考试。 二级（中级）报考条件：专科以上（含专科）者均可报名考试。 三级（高级）报考条件：本科以上（含本科）者均可报名考试。 在校生只能从一级开始考，并且达到一级水平3年以上可申请参加二级水平考试，达到二级水平3年以上可申请参加三级水平考试。 （二）社会学员报考条件 一级报考条件：中专既同等学历以上者,同时需要交纳同等种类认证证书，均可报名考试。 二级报考条件：中专既同等学历需要5年以上工作经验，大专学历需要3年以上工作经验，本科学历需要2年以上工作经验，本科以上学历需要1年工作经验，同时需要交纳同等种类认证证书。 三级报考条件：中专同等学历者需要8年以上工作经验，大专学历需要5年以上工作经验，本科学历需要3年以上工作经验，本科以上学历需要2年工作经验，同时需要交纳同等种类认证证书。 社会学员达到一级水平3年以上可申请参加二级水平考试，达到二级水平3年以上可申请参加三级水平考试。 除以上条件外还需本人工作单位出示其工作经验证明，或是本人的其它相关等级证书者也可报考高一级别考试。 编辑本段三、报名需带物品: 报名需要2寸蓝底照片6张、身份证复印件、学历复印件、其它相关等级证书复印件。 编辑本段四、全国电子技术水平考试认证证书： 本证书是信息产业部颁发的权威认证，通过全国电子技术水平考试相应级别的学员，成绩合格可获得信息产业部电子行业职业技能鉴定指导中心印制并颁发的证书和成绩单。 编辑本段考试大纲 1．电子技术基础 软件测试工程师笔试理论题库1 理论题库 1 2 3 4 5 6 7 8 9 10 C C DBC C D A B D B C 11 12 13 14 15 16 17 18 19 20 C D B B C B B D A D 21 22 23 24 25 26 27 28 29 30 D B B A A AC C D D C 31 32 33 34 35 36 37 38 39 40 B C D C DBC D A C C D 41 42 43 44 45 46 47 48 49 50 BAA B ADD B B A D B B D 51 52 53 54 55 56 57 58 59 60 C D B D C B A C A B 61 62 63 64 65 66 67 68 69 70 C B A D A C B B C C 71 72 73 74 75 76 77 78 79 80 A A D D D A D B D B 81 82 83 84 85 86 87 88 89 90 B A D C D B C B C B 91 92 93 94 95 96 97 98 99 100 A B B A BA AD A C A C 单选题 1．是常见的接受电子邮件协议。A．HTTPS B.ET C.POP3 D.DNS 2．系统中有四个作业，它们的到达时间、运行时间、开始时间、完成时间和周转时间如表1所示，该系统采用的作业调度算法是。 表1 作业到达 时间 计算时 间（分） 开始 时间 完成 时间 周转时 间（分） J1 8:00 60 8:00 9:00 60 J2 8:10 20 9:10 9:30 80 J3 8:20 10 9:00 9:10 50 J4 8:40 15 9:30 9:45 65 A、先来先服务 B、短作业优先 C、响应比高者优先 D、不能确定 3．数据库系统实现数据独立性是因为采用了 (1) 。 当两个子查询的结果 (2) 时，能够执行并、交、差操作。 SELECT语句中“SELECT DISTINCT”表示查询结果中 (3) 。 (1) A、层次模型 B、网状模型 C、关系模型 D、 一、 二、 三、基础题（每空1分，共40分） 1、晶体三极管在工作时，发射结和集电结均处于正向偏置，该晶体管工作在饱和_状态。 1.截止状态：基极电流Ib=0，集电极电流Ic=0，b-ePN结临界正向偏置到反向偏置，b-cPN结反向偏置。 2.放大状态：集电极电流随基极电流变化而变化，Ic=βIb，b-ePN结正向偏置，b-cPN结反向偏置。 3.饱和状态：集电极电流达到最大值，基极电流再增加集电极流也不会增加，这时的一个特征是b-ePN结、b-cPN结都正向偏置 2、TTL门的输入端悬空，逻辑上相当于接高电平。 3、TTL电路的电源电压为5V，CMOS电路的电源电压为3V-18V 。 4、在TTL门电路的一个输入端与地之间接一个10K电阻，则相当于在该输入端输入低电平；在CMOS门电 路的输入端与电源之间接一个1K电阻，相当于在该输入端输入高电平。 5、二进制数（11010010）2转换成十六进制数是D2。 6、逻辑电路按其输出信号对输入信号响应的不同，可以分为组合逻辑电路和时序逻辑电路两大类。 7、组成一个模为60的计数器，至少需要6个触发器。 一个触发器相当于一位存储单元，可以用六个触发器搭建异步二进制计数器，这样最多能计63个脉冲 8、在数字电路中，三极管工作在截止和饱和状态。 9、一个门电路的输出端能带同类门的个数称为扇出系数。 10、使用与非门时多余的输入脚应该接高电平，使用或非门时多余的输入脚应该接低电平。 与非门：若当输入均为高电平（1），则输出为低电平（0）；若输入中至少有一个为低电平（0），则输出为高电平（1）。所以多余的输入脚接高电平或非门：若当输入均为低电平（1），则输出为高电平（0）；若输入中至少有一个为高电平（0），则输出为低电平（1）。所以多余的输入脚接低电平 11、贴片电阻上的103代表10k。 12、USB支持控制传输、同步传输、中断传输和批量传输等四种传输模式。 13、一个色环电阻，如果第一色环是红色，第二色环是红色，第三色环是黄色，第四色环是金色，则该电阻 的阻值是220k±10%。 14、MOV A，40H 指令对于源超作数的寻址方式是直接寻址。 指令中直接给出操作数地址（dir）的寻址方式称为直接寻址。以寄存器中的内容为地址，该地址的内容为操作数的寻址方式称为寄存器间接寻址 测试工程师面试题 （答题时间100分钟） A．测试基础 1、白盒测试与黑盒测试的区别是什么？ 白盒测试：测试程序内部结构，内部特征 黑盒测试：通过界面测试程序功能，查看输入输出结果 2、什么是正交试验法，使用场景是什么？ 研究多因素多水平的一种设计方法 场景：多因素多条件的情况下 3、数据库中，游标是什么？其作用是什么？ 。 游标：从多条数据中检索集中提取一条数据 作用：当做指针，保存查询结果，方便后续使用 4、简述常用的Bug管理或者用例管理工具,并且描述其中一个工作流程。 常用：testlink，QC，mantis，禅道，TAPD，JIRA TAPD：产品创建(需求，计划，模块)-->项目创建（PM排期、任务分解）-->研发(编码、 单元测试等)-->测试(测试计划，用例，执行，bug，报告等) 基于敏捷开发 5、智力题 6、一个屋子有一个门（门是关闭的）和3盏电灯。屋外有3个开关，分别与这3 盏灯相连。你可以随意操纵这些开关，可一旦你将门打开，就不能变换开关了。请确定每个开关具体管哪盏灯。 一个开关关掉，一个打开，一个打开几分钟、然后关掉 进屋后，亮这的是第二个开关，关闭的两灯中，有热量的为第三个开关，剩下的为第一个开关 B．自动化测试 1、自动化测试与测试自动化的区别。 自动化测试：利用工具录制或编写脚本进行功能以及性能测试 测试自动化：让测试过程脱离人工。对于控制成本，控制质量，回溯质量和减少测试周期都有积极影响的一种研发过程 2、列举出你熟悉的自动化工具，并说明其实现原理。 Web应用类工具：selenium 客户端建立与selenium-RC server 的连接。 Selenium RC Server 启动一个浏览器，并注入JS 代码 将Selenese 代码传到客户端的Selenium-Core 中。 Selenium-Core 翻译并解析执行用户录制的操作。 让代理Server 进行通讯 Remote Control Server 负责跟远程Web 应用服务器进行通讯。 操作完成，显示结果，并执行下一指令。 3、自动化测试的使用场景？ 软件需求变更不是很快（尤其是UI自动化）}， 项目周期长 自动化测试脚本重复使用 4、什么是关键字驱动？ 功能自动化测试框架，表格驱动测试或者基于动作字的测试 5、高质量的自动化脚本应该具备哪些特性？ 1、不需要深入的工作或计划 硬件工程师笔试题 一、电路分析: 1、竞争与冒险 在组合逻辑中,在输入端的不同通道数字信号中经过了不同的延时,导致到达该门的时间不一致叫竞争。因此在输出端可能产生短时脉冲(尖峰脉冲)的现象叫冒险。 常用的消除竞争冒险的方法有:输入端加滤波电容、选通脉冲、修改逻辑设计等。 2、同步与异步 同步逻辑就是时钟之间有固定的因果关系。异步逻辑就是各时钟之间没有固定的因果关系。同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。 异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,只有这些触发器的状态变化与时钟脉冲同步,而其它的触发器的状态变化不与时钟脉冲同步。 异步电路不使用时钟脉冲做同步,其子系统就是使用特殊的“开始”与“完成”信号使之同步 同步就就是双方有一个共同的时钟,当发送时,接收方同时准备接收。异步双方不需要共同的时钟,也就就是接收方不知道发送方什么时候发送,所以在发送的信息中就要有提示接收方开始接收的信息,如开始位,结束时有停止位 3、仿真软件:Proteus 4、Setup 与Hold time Setup/hold time 就是测试芯片对输入信号与时钟信号之间的时间要求。建立时间就是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,这个T就就是建立时间-Setup time、如不满足setup time,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。保持时间就是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。如果hold time不够,数据同样不能被打入触发器。 5、IC设计中同步复位与异步复位的区别 同步复位在时钟沿采集复位信号,完成复位动作。异步复位不管时钟,只要复位信号满足条件,就完成复位动作。异步复位对复位信号要求比较高,不能有毛刺,如果其与时钟关系不确定,也可能出现亚稳态。 6、常用的电平标准 TTL: transistor-transistor logic gate晶体管－晶体管逻辑门 CMOS:Complementary Metal Oxide Semiconductor互补金属氧化物半导体 LVTTL(Low Voltage TTL)、LVCMOS(Low Voltage CMOS):3、3V、2、5V RS232、RS485 7、TTL电平与CMOS电平 一、基础题（每空1分，共40分） 1、晶体三极管在工作时，发射结和集电结均处于正向偏置，该晶体管工作在饱和_状态。 1.截止状态：基极电流Ib=0，集电极电流Ic=0，b-ePN结临界正向偏置到反向偏置， b-cPN结反向偏置。 2.放大状态：集电极电流随基极电流变化而变化，Ic=βIb，b-ePN结正向偏置，b-cPN结反向偏置。 3.饱和状态：集电极电流达到最大值，基极电流再增加集电极流也不会增加，这时的一个特征是b-ePN结、b-cPN结都正向偏置 2、TTL门的输入端悬空，逻辑上相当于接高电平。 3、TTL电路的电源电压为5V， CMOS电路的电源电压为3V-18V 。 4、在TTL门电路的一个输入端与地之间接一个10KΩ电阻，则相当于在该输入端输入低电平；在CMOS门电路的 输入端与电源之间接一个1KΩ电阻，相当于在该输入端输入高电平。 5、二进制数（11010010）2转换成十六进制数是D2。 6、逻辑电路按其输出信号对输入信号响应的不同，可以分为组合逻辑电路和时序逻辑电路两大类。 7、组成一个模为60的计数器，至少需要6个触发器。 一个触发器相当于一位存储单元，可以用六个触发器搭建异步二进制计数器，这样最多能计63个脉冲 8、在数字电路中，三极管工作在截止和饱和状态。 9、一个门电路的输出端能带同类门的个数称为扇出系数。 10、使用与非门时多余的输入脚应该接高电平，使用或非门时多余的输入脚应该接低电平。 与非门：若当输入均为高电平（1），则输出为低电平（0）；若输入中至少有一个为低电平（0），则输出为高电平（1）。所以多余的输入脚接高电平或非门：若当输入均为低电平（1），则输出为高电平（0）；若输入中至少有一个为高电平（0），则输出为低电平（1）。所以多余的输入脚接低电平 11、贴片电阻上的103代表10kΩ。 12、USB支持控制传输、同步传输、中断传输和批量传输等四种传输模式。 13、一个色环电阻，如果第一色环是红色，第二色环是红色，第三色环是黄色，第四色环是金色，则该电阻 的阻值是220kΩ±10%。 14、MOV A，40H 指令对于源超作数的寻址方式是直接寻址。 指令中直接给出操作数地址（dir）的寻址方式称为直接寻址。以寄存器中的内容为地址，该地址的内容为操作数的寻址方式称为寄存器间接寻址 15、8051系列单片机的ALE信号的作用是地址锁存控制信号。 Address lock enable ：地址锁存允许端 15、MCS-8051系列单片机字长是______位。 16、一个10位地址码、8位输出的ROM，其存储容量为。 17、队列和栈的区别是_________。 18、do……while和while……do的区别是_______。 19、在计算机中，一个字节所包含二进制位的个数是______。 一、基础题（每空 1 分，共 40 分） 1、晶体三极管在工作，射和集均于正向偏置，晶体管工作在和 _状。 1. 截止状态：基极电流 Ib=0 ，集电极电流 Ic=0 ， b-ePN 结临界正向偏置到反向偏置，b-cPN 结反向偏置。 2. 放大状态：集电极电流随基极电流变化而变化， Ic= βIb ， b-ePN 结正向偏置， b-cPN 结反向偏置。 3. 饱和状态：集电极电流达到最大值，基极电流再增加集电极流也不会增加，这时的一个特征是b-ePN 结、 b-cPN 结都正向偏置 2、 TTL 的入端空，上相当于接高平。 3、 TTL 路的源5V， CMOS路的源3V-18V 。 4、在 TTL 路的一个入端与地之接一个10K阻，相当于在入端入 低平；在CMOS路的入端与源之接一个1K阻，相当于在入端入高平。 5、二制数（） 2 成十六制数是D2。 6、路按其出信号入信号响的不同，可以分合路和序路两大。 7、成一个模60 的数器，至少需要 6 个触器。 一个触发器相当于一位存储单元，可以用六个触发器搭建异步二进制计数器，这样最多能计63 个脉冲 8、在数字路中，三极管工作在截止和和状。 9、一个路的出端能同的个数称扇出系数。 10、使用与非多余的入脚接高平，使用或非多余的入脚接低平。 与非门：若当输入均为高电平（1），则输出为低电平（0）；若输入中至少有一个为低电平（0），则输出为高电平（1）。所以多余的输入脚接高电平或非门：若当输入均为低电平（1），则输出为高电平（0）；若输入中至少有一个为高电平（0），则输出为低电平（1）。所以多余的输入脚接低电平 11、片阻上的103 代表10k 。 12、USB支持控制、同步、中断和批量等四种模式。 13、一个色阻，如果第一色是色，第二色是色，第三色是黄色，第四色是金色，阻 的阻是220k± 10%。 14、MOV A， 40H 指令于源超作数的址方式是直接址。 指令中直接出操作数地址（dir ）的址方式称直接址。以寄存器中的内容地址，地址的内容操 作数的址方式称寄存器接址 15、 8051 系列单片机的 ALE信号的作用是地址存控制信号。 Address lock enable：地址锁存允许端 15、MCS-8051系列片机字是 ______位。 16、一个 10 位地址、 8 位出的 ROM，其存容量。 17、列和的区是 _________。 18、do?? while 和 while ?? do 的区是 _______。 19、在算机中，一个字所包含二制位的个数是______。 20、8051 复位后， PC=______。若希望从片内存器开始行，EA 脚接 ______ 平， PC超 ______ 综合知识考试概要考试方式闭卷：独立完成，不能带书、资料、笔记等网上考试：试题随机分布，其顺序各不相同时间：150 分钟 题型： 是非16题，24分选择13 题，26分 填空8题，16分简答3题，15 分综合2题，19分 考试的主要内容 基本元器件的知识－－R.L.C. 、二极管、三极管等电子电路的基本知识－－RC 电路、模电、数电等计算机的基本知识－－组成、参数、接口、语言等基本测量仪器及使用－－示波器、电压表、信号源、稳压电源等综合应用－－设计题、分析题大学生工程师论证的条件、程序、等级等规定考试内容分述 基本元器件 R.L.C －－标识、应用、V 与I 的相位关系变压器－－种类、特点、电压、电流、阻抗之比二极管－－种类、特性、参数、应用等三极管－－种类、特性、参数、应用等基本元器件的知识－－R.L.C. 、二极管、三极管等电子电路的基本知识－－RC 电路、模电、数电等计算机的基本知识－－组成、参数、接口、语言等基本测量仪器及使用－－示波器、电压表、信号源、稳压电源等综合应用－－设计题、分析题大学生工程师论证的条件、程序、等级等规定 R.L.C －－标识、应用、V 与I 的相位关系变压器－－种类、特点、电压、电流、阻抗之比二极管－－种类、特性、参数、应用等三极管－－种类、特性、参数、应用等基尔霍夫第一、第二定律戴维定理、叠加定理四种滤波器－－低通、高通、带通、带阻基本电路－－做耦合、滤波、微分、积分 RLC 串联、并联电路 模拟电子电路－－基本放大电路 共e、共c电路为主，共b电路次之一一电路及电路特点，元件作用，应用、计算等模拟电子电路－－负反馈放大器 四种负反馈放大电路 电压串联负反馈放大器――稳定Vo,提高Ri 电压并联负反馈放大器――稳定Vo,降低Ri 电流串联负反馈放大器稳定Io,提高Ri 开发思想，逻辑能力 目录 测试用例 (2) 测试用例的设计 (3) （一）白盒技术 (3) （二）黑盒技术 (4) 面试题 (9) 测试用例 测试用例（Test Case）是为某个特殊目标而编制的一组测试输入、执行条件以及预期结果，以便测试某个程序路径或核实是否满足某个特定需求。指对一项特定的软件产品进行测试任务的描述，体现测试方案、方法、技术和策略。内容包括测试目标、测试环境、输入数据、测试步骤、预期结果、测试脚本等，并形成文档。测试用例构成了设计和制定测试过程的基础。 编制测试用例的具体做法： 1、测试用例文档 2、测试用例的设置 3、设计测试用例 测试用例在软件测试中的作用： 1、指导测试的实施。测试用例主要适用于集成测试、系统测试和回归测试。 2、规划测试数据的准备 3、编写测试脚本的"设计规格说明书" 4、评估测试结果的度量基准。完成测试实施后需要对测试结果进行评估，并且编制测试报告。判断软件测试是否完成、衡量测试质量需要一些量化的结果。例：测试覆盖率是多少、测试合格率是多少、重要测试合格率是多少，等等。 5、分析缺陷的标准 测试用例的设计 （一）白盒技术 （二）黑盒技术 黑盒测试也称功能测试，它是通过测试来检测每个功能是否都能正常使用。在测试中，把程序看作一个不能打开的黑盒子，在完全不考虑程序内部结构和内部特性的情况下，在程序接口进行测试，它只检查程序功能是否按照需求规格说明书的规定正常使用，程序是否能适当地接收输入数据而产生正确的输出信息。黑盒测试着眼于程序外部结构，不考虑内部逻辑结构，主要针对软件界面和软件功能进行测试。 1.等价类划分 (1)划分等价类。 ①如果某个输入条件规定了取值范围或值的个数。则可确定一个合理的等价类(输入值或数在此范围内)和两个不合理等价类(输入值或个数小于这个范围的最小值或大于这个范围的最大值)。 ②如果规定了输入数据的一组值，而且程序对不同的输入值做不同的处理，则每个允许输入值是一个合理等价类，此处还有一个不合理等价类(任何一个不允许的输入值)。 一、填空题（每题5分，8题，共40分） 1.二极管的导通电压一般是0.7V 。 2.MOS管根据掺杂类型可以分为NMOS 、PMOS 。 3.晶体三极管在工作时，发射结和集电结均处于正向偏置，该晶体管工作在饱和状态。 4.二进制数(11010010)2转换成十六进制数是D2 。 5.贴片电阻上的103代表10k。 6.输出使用OC门或OD门实现线与功能。 7.假设A传输线的特征阻抗是70欧姆，B传输线的特征阻抗是30欧姆，A传输线与B传输线相 连，那么它们之间的反射系数是0.4。（-0.4也可以是正确答案） 8.假设模拟信号的输入带宽是10Hz~1MHz，对信号进行无失真采样的最低频率是 2MHz 。 二、问答题（每题10分，6题，共60分） 1.单片机上电后没有运转，首先要检查什么？（10分） 答案：第一步，测量电源电压是否正常；第二步，测量复位引脚是否正常；第三步，测量外部晶振是否起振。2.请分别画出BUCK和BOOST电路的原理框图。（10分） BUCK电路： BOOST电路： 3.请画出SAR型（逐次逼近型）ADC的原理框图，或者描述SAR型ADC的工作原理。（10 分） SAR型ADC包括采样保持电路(S/H)、比较器(COMP ARE)、数/模转换器(DAC)、逐次逼近寄存器(SAR REGISTER) 和逻辑控制单元(SAR L OGIC)。模拟输入电压VIN由采样保持电路采样并保持，为实现二进制搜索算法，首先由SAR L OGIC 控制N位寄存器设置在中间刻度，即令最高有效位MSB为“1”电平而其余位均为“0”电平，此时数字模拟转换器DAC输出电压VDAC为0.5VREF，其中VREF为提供给ADC的基准电压。由比较器对VIN和VDAC进行比较，若VIN>VDAC ，则比较器输出“1”电平，N位寄存器的MSB保持“1”电平；反之，若VN 电子工程师考试试题 一、名词解释：10 1、电池容量： 2、（保护线路规格）： 二、问答题：20 1、如何处理电路中接地的问题？若多个地之间应该怎样隔离？在进行设计时，怎么解决多个地连接在一起对电路的干扰？ 2、功率场效应管（）分为哪两类？都有什么区别？它在开关电源和功率电子线路中都有什么用途？在实际使用功率场效应管的过程中需要注意些什么问题？ 三、简答题：30 1、请简述基本运算电路的分类和相关作用，并画出相应的简图。 2、以下是开关电源的两种工作示意图，请简单描述其变换类型、工作原理和工作过程： 图一 图二 四、综合题：40 请简述以下电路的功能、工作原理及每个元器件的用途（431为2.5V的基准电压源），若要让电路实现以下功能： 6.0V＜＜ 7.1V时，亮1个； 7.1V＜＜7.4V时，亮2个； 7.4V＜＜7.7V时，亮3个； 7.7V＜＜8.4V时，亮4个， 电路中R7、R8、R9的阻值分别为多少？请写出简单的计算思路和过程。 电子设计工程师认证综合知识考试模拟试题 一、是非题（每题1.5分，共24分） 1、（）变容二极管正常工作时，应加正向电压。 2、（）门电路的标准高电平为+12V。 3、（）通常，电容器的品质因素（Q值）要高于电感器。 4、（）信号源的输出电阻应当大一点好，如此可增大它的带载能力。 5、（）模拟示波器中，不论是连续扫描还是触发扫描，扫描信号都应与被测信号同步。 6、（）要测量某一放大器或网络的幅频特性，应选用频谱分析仪作为测量仪器。 7、（）可以直接购置到100、1100的电容器。 8、( ) 在相同条件下,双端输出差动放大器的电压增益要比单端输出差动放大器的电压增益高一倍。 9、( ) 只要工作点合适，被晶体管放大器放大的信号就不会失真。 10、( ) 交流市电供电的直流稳压电源电路中，整流后的滤波电容器的容量一般为几微法拉。 11、( ) 对40 ~ 5 的音频信号作转换时，转换芯片的转换时间至少不应小于 100μs。 12、（）单片机作串行通信时，其波特率有固定与可变两种方式。 13、( ) 电压表的输入电阻应愈大愈好。 14、（）与非门的一个输入端为低电平时，其输出端总为低电平，而与其它输入端的状态无关。 15、（）在高速脉冲作用时，普通晶体二极管可能会失去单向导电性能。 16、（）存储芯片是属于能够直接在线快速写入与读出的存储器。 二、选择题（每题2分共26分） 1、标称为104的电容器，其容量为：（）软件测试工程师笔面试试题
硬件工程师笔试题硬件工程师笔试题
结构工程师面试试题及答案33494
电子工程师技术评定考试
软件测试工程师笔试理论题库1
电子工程师招聘笔试题及详细解析(不看后悔)
测试工程师面试题(100分钟完成)
常见硬件工程师笔试题标准答案
电子工程师招聘笔试题及详细解析(不看后悔)分析
电子工程师招聘笔试题及详细解析.doc
电子工程师考试大纲
2020年软件测试工程师资料与面试题
硬件工程师笔试题附答案
电子工程师考试试题