数字钟毕业论文

1 引言

现代社会电子产品更新换代的速度越来越快，传统的自下而上的设计方法越来越适应不了这种挑战。随着可编程逻辑器件集成规模的迅速扩大，自身功能的不断完善，以及计算机辅助设计技术的不断发展，在现代电子系统设计领域，EDA （Electronic Design Automation）技术便引起了人们的极大关注。EDA技术就是一种以计算机为工具，在EDA软件平台上，根据硬件描述语言HDL（hardware Description Language）完成的设计文件、自动地完成逻辑编译、化简、分割、综合及优化、布局布线、仿真。直至对特定目标芯片的适配编译、逻辑映射和编程下载等工作。设计者的工作仅限于利用软件的方式完成对系统硬件功能的描述。本设计利用MULTISIM2001对数字钟进行仿真。

随着电子技术的发展，大规模、超大规模集成电路设计技术和制造工艺的进一步提高，特别是EDA技术地不断发展和完善，为数字钟的研究和设计提供了一个广阔的平台。出现了多种数字钟。它们不仅具有时、分、秒显示，手动校时、校分以及整点报时等功能，而且有测试温度、电网频率、电压等功能。譬如用单片机制作的多功能数字钟，在低功耗下具有实时时钟功能，并且让掉电保护电流降低到仅仅只有 5～6uA。

时钟，自从它发明的那天起，就成为人类的朋友，但随着时间的推移，人们对它的功能又提出了新的要求。数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟除了传统的显示时间功能之外还可以测试温度、电网频率、电压、并提供了过压报警、非接触止闹等功能。它从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。

数字钟由晶体振荡器电路、分频器电路、时间计数器电路、译码驱动电路、数码管构成。其工作原理是：振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准脉冲。秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器进位，小时计数器按照“12翻1”规律计数。计数器的输出经译码器送显示器。计时出现误差时可以用校时电路进行校时、校分、校秒。扩张电路必须在主体电路正常运行的情况下才能进行功能扩展。

2 数字钟的基本组成及工作原理

2.1数字钟的构成

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。

2-1 数字钟的组成框图

2.1.1 晶体振荡器电路

振荡器是数字钟的核心，振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。晶体振荡器电路常取晶振的频率为32768HZ的方波信号，可保证数字钟的走时准确及稳定。因其内部有15级2分频集成电路，所以输出端正好可得到1HZ的标准脉冲。

2.1.2 分频器电路

分频器的功能主要有两个：一是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如电台报时用的1KHZ的高音频信号和500HZ的低音频信号等。选用3片中规模集成电路计数器74LS90可以完成上述功能。因每片为1/10分频，3片级联则可获得所需要的频率信号，即第1片的Q端输出频率为500HZ，第2片的Q端输出频率为10HZ，第3片的Q端输出频率为1HZ。

2.1.3 时间计数器电路

时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成。其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，其计数规律为00—01------58—59—00—，选74LS92作十位计数器，74LS90作个位计数器，再将它们级联组成模数M=60的计数器。而根据设计要求，时个位和时十位计数器为12进制计数器。即当数字钟运行到12时59分59秒时，秒的个位计数器再输入一个脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活习惯的计时规律。

2.1.4 译码驱动电路

译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。译码器可分为两种类型，一种是将一系列代码转换成与之一一对应的有效信号。这种译码器可称为唯一地址译码器，它常用与计算机中对存储器单元地址的译码，即将每一个地址代码转换成一个有效信号，从而选中对应的单元。另一种是将一种代码转换成另一种代码，所以也称为代码变换器。

2.1.5数码管

计数器实现了对时间的累计以8421BCD码形式输出，为了将计数器输出的8421BCD码显示出来，需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，一般这种译码器通常称为7段译码显示驱动器。在数字测量仪表和各种数字系统中，都需要将数字量直观地显示出来，一方面供人们直接读取测量和运算的结果；另一方面用于监视数字系统的工作情况。因此，数字显示电路是许多数字设备不可却少的部分。数字显示电路通常由译码器、驱动器和显示器等部分组成。数码显示器是用来显示数字、文字、或符号的器件，

现在已有多种不同类型的产品，广泛应用于各种数字设备中，目前数码显示器件正朝着小型、低功耗、平面化方向发展。数码的显示方式一般有三种；第一种是字型重叠式，它是将不同字符的电极重叠起来，要显示某字符，只须使相应的电极发光即可，如辉光放电管、边光显示管等。第二种是分段式，数码是由分布在同一平面上若干段发光的笔画组成，如荧光数码管等。第三种是点阵式，它由一些按一定规律排列的可发光的点阵所组成，利用光点的不同组合便可显示不同的数码，如场致发光记分牌。数字显示方式目前以分段式应用最普遍，如七段式数字显示器利用不同发光段方式组合，显示0至15等阿拉伯数字。在实际应用中，10至15并不采用，而是用2个数字显示器进行显示。按发光物质不同，数码显示器可分为下列几类：（1）半导体显示器，亦称为发光二极管显示器(LED)；（2）荧光数字显示器，如荧光数码管、场致发光数字板等；（3）液体数字显示器(LCD)，如液晶显示器、电泳显示器等；（4）气体放电显示器，如辉光数码管、等离子体显示板等。本设计提供的为LED数码管。分段式数码管是利用不同发光段组合的方式显示不同数码的。因此，为了使数码管能将数码所代表的数显示出来，必须将数码经译码器译出，然后经驱动器点亮对应的段。例如，对于8421码的0011状态，对应的十进制数为3，则译码驱动器应使a、b、c、d、g各段点亮。即对应于某一组数码，译码器应有确定的几个输出段有信号输出，这是分段式数码管电路的主要特点。

2.2 数字钟的工作原理

2.2.1晶体振荡器电路

晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。

一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用TTL门电路构成；另一类是通过CMOS非门构成的电路。本设计选用CMOS晶体振荡器。如图2-2所示，从图上可以看出其结构非常简单。该电路广泛使用于各种需要频率稳定及准确的数字电路，如数字钟、电子计算机、数字通信电路等。

图2-2 CMOS晶体振荡器

图2-2所示电路中，CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻

f

R为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一

个高增益的反相放大器。电容Ｃ

１、Ｃ

２

与晶体构成一个谐振型网络，完成对振荡

频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。

2.2.2 分频器电路

通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。

通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32768HZ的振荡信号分频为1HZ的分频倍数为32768（15

2），即实现该分频功能的计数器相当于15级2进制计数器。常用的2进制计数器有74HC393等。

2.2.3 时间计数单元

时间计数单元有时计数、分计数和秒计数等几个部分。

时计数单元一般为12进制计数器或24进制计数器，其输出为两位8421BCD 码形式；分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。

一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数

功能。欲实现12进制和60进制计数还需进行计数模值转换。

2.2.4 译码驱动及显示单元

计数器实现了对时间的累计以8421BCD码形式输出，为了将计数器输出的8421BCD码显示出来，需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，一般这种译码器通常称为7段译码显示驱动器。常用的7段译码显示驱动器有CD4511。

2.2.5 校时电源电路

当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。校时是数字钟应具备的基本功能。一般电子手表都有时、分、秒等校时功能。对校时电路的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。校时方式有“快校时”和“慢校时”两种。“快校时”是，通过开关控制，使计数器对1HZ的校时脉冲计数。“慢校时”是用手动产生单脉冲作校时脉冲。

2.2.6 整点报时电路

一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。报整点是数字电路的功能是：每当数字钟计时到整点时发出音响，且几点响几声。实现这一功能的电路主要由以下几部分组成：（1）减法计数器完成几点响几声的功能。即从小时计数器的整点前开始进行减法计

数，直到零为止。（2）编码器将小时计数器的5个输出端 Q

4、Q

3

、Q

2

、Q

1

、Q

按照“12翻1”的编码要求转换为减法计数器的4个输入端D

3、D

2

、D

1

、D

所需

的BCD码。（3）逻辑控制电路控制减法计数器的清零与置数。控制音响电路的输入信号。

3 软件介绍

Multisim2001是一个用于电路设计和仿真的EDA工具软件，它是加拿大Interactive Image technologies(IIT) 公司于1998年推出的电子线路仿真和设计EDA 软件Electronic workbench（简称EWB）的升级版。EWB以其强大的功能在我国得到广泛的推广应用，尤其是高等院校普遍将其作为电子线路的仿真平台和电子系统的仿真设计工具。Multisim2001与EWB相比在功能上有了较大的改进，提供了标准的实际元（器）件库、FR库、功能强大品种齐全的仿真仪器和能满足各种需求的分析方法。Multisim2001 的开放式元件库和仿真结果的输出可与多种EDA 软件匹配。Multisim2001 的仿真器本身是一个完整的系统设计工具，结合Spice、VHDL、Verilog可对模拟、数字和RF电路进行仿真。Multisim2001应用于开发电子系统或IC设计时，可以降低产品的成本，缩短开发周期，提高系统的可靠性；另外，Multisim2001也跟广泛用作高等院校“电路分析”、“模拟电子线路”、“数字电路”和“通信电子线路”等课程的仿真设计平台。Multisim2001使得电子技术理论课的教学更加生动活泼，课堂的演示更加灵活方便

其界面如下图所示：

Multisim2001是Electronics Workbench(简称EWB)的升级版本。IIT 公司早在上个世纪80年代后期就推出了用于电路仿真与设计的EDA软件EWB。随着技术的发展，EWB也经过了多个版本的演变，目前国内常见的版本有4.0d和5.0c。从6.0版本开始，IIT公司对EWB进行了较大规模的改动，仿真设计模块被改名为Multisim ，Electronics Workbench Layout 模块经重新设计并被更名为Ultiboard。新的Ultiboard 模块是以从荷兰收购来的Ultimate 软件为核心开发的新的PCB软件，为了加强Ultiboard 的布线能力，还开发了一个Ultiroute布线引擎。最近IIT 公司又推出了一个专门用于通信电路分析与设计的模块——commsim。Multisim、Ultiboard、Ultiroute及commsim是现今EWB的基本组成部分，能完成从电路的仿真设计到电路版图生成的全过程。这些模块彼此相互独立，可以单独使用。目前，这4个EWB模块中最具特色的首推EWB仿真模块Multisim。

针对不同的用户需要，Multisim2001发行了多个版本，分为增强专业版（Power Professional）、专业版（Professional）、个人版（Personal）、教育版（Education)_、学生版（Student）和演示版（Demo）等。各版本的功能和价格有着明显的差异。目前我国用户所使用的Multisim2001以教育版为主。本设计所使用的是Multisim2001教育版。

Multisim2001与其他电路仿真软件相比，具有如下一些优点。

1、系统高度集成，界面直观，操作方便。

Multisim2001将原理图的创建、电路的测试分析和结果的图表显示等全部集成到同一个电路窗口中。整个操作界面就像一个试验工作台。有存放元件的元件箱，有存放测试仪表的仪器库，还有进行仿真设计的各种操作命令。测试仪表和某些仿真元件的外形与实物非常接近，操作方法也基本相同，因而该软件易学易用。

2、具有数字、模拟及数字/模拟混合电路的仿真能力。

在电路窗口中既可以分别对数字或模拟电路进行仿真，也可以将数字元件和模拟元件连接在一起进行仿真分析。

3、电路分析手段完备。

Multisim2001 除了提供11种常用的测试仪表用来对电路进行测试之外，还提供了电路得直流工作点分析、瞬态分析、傅立叶分析、噪声和失真分析等15种常用的电路仿真分析方法。这些分析方法基本能满足一般电子电路的分析设计要

求。

4、提供多种输入输出接口。

Multisim2001可以输入由Pspice等其他电路仿真软件所创建的Spice网表文件，并自动形成相应的电路原理图。也可以把EWB环境下所创建的电路原理图文件输出给Protel等常见的PCB软件进行印刷电路设计。为了拓宽EWB软件的PCB 功能，IIT也推出了自己的PCB软件——Electronics Workbench Layout，可使EWB 电路图文件更直接方便地转换成PCB。正因为如此，EWB一经推出即受到广大电路数额及人员的喜爱，特别是在教育领域得到了更为广泛的应用。

5、提供射频电路仿真功能。

Multisim2001 具有射频电路仿真功能，这是目前众多通用电路仿真软件所不具备的。

6、使用灵活方便。

在Multisim2001中，与现实元件对应的元件模型丰富，增强了仿真电路的实用性。元件编辑器给用户提供了自行创建或修改所需元件模型的工具。元件之间的连接方式灵活，允许连线任意走向，允许把子电路当作一个元器件使用，从而增大了电路的仿真规模，另外，根据电路图形的大小，程序能自动调整电路窗口尺寸，不再需要人为设置。

专业版的Multisim除了具有上面提到的优点和功能外，还支持VHDL和Verlog 语言的电路仿真与设计。因此，本设计采用此软件进行电路的仿真与调试。

4 数字钟的设计与制作

4.1设计与制作步骤如下：

4.1.1 根据要求，选择数字钟电路设计方案如图2-1所示。

4.1.2 电路设计及元器件选择

(1) 振荡电路与分频电路

根据要求，振荡电路应选择晶体振荡电路，前已述及。振荡电路可以由图2-2所示非门来实现。为使电路具有更高的Q值以提高振荡频率的稳定性，这里选择

CMOS非门，从减小电路功耗的角度来考虑，这也是一种较好的选择，因此，电路的其它部分也应尽量采用CMOS集成电路来实现。另外，若为适应低电压工作条件，还应考虑采用74HC系列（低压可达2V）的集成电路。

晶体XTAL的频率选为32768H

Z

。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。

从有关手册中，可查得C

1、C

2

均为30pF。当要求频率准确度和稳定度更高时，

还可接入校正电容并采取温度补偿措施。

由于CMOS电路的输入阻抗极高，因此反馈电阻R

1

可选为10MΩ。较高的反馈电阻有利于提高振荡频率的稳定性。

非门电路可选74HC00或74HC04等。

由于晶体振荡器输出频率为32768H

Z ，为了得到1H

Z

的秒信号输入，需要对振

荡器的输出信号进行15级2进制分频。

实际上，从尽量减少元器件数量的角度来考虑，这里可选多极２进制计数电路CD4060和CD4040来构成分频电路。CD4060和CD4040在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。

CD4060计数为１４级２进制计数器，可以将32768Ｈz的信号分频为２Ｈz，其内部框图如图4-1所示，从图中可以看出，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。

图4-1 CD4046内部框图图4-2 CD4040内部框图

CD4040计数器的计数模数为4096（12

2），其逻辑框图如图4-2所示。如将32768Hz信号分频为1Hz，则需外加一个8分频计数器，故一般较少使用CD4040来实现分频。

综上所述，可选择CD4060同时构成振荡电路和分频电路。照图4-1，在

CP和

CP之间接入振荡器外接元件可实现振荡，并利用时计数电路中多一个2分频器（后述）可实现15级2分频，即可得1Hz信号。

图4-3振荡器原理图

（2）时间计数电路

一般采用10进制计数器来实现时间计数单元的计数功能。为减少器件使用数量，可选74HC390，其内部逻辑框图如图4-4所示。该器件为双2-5-10异步计器，并且每一计数器均提供一个异步清零端（高电平有效）。

图4-4 74HC390(1/2)内部逻辑框图

秒个位计数单元为10进制计数器，无需进制转换，只需将Ｑ

Ａ与ＣＰ

Ｂ

（下

降沿有效）相连即可。ＣＰ

Ａ（下降沿有效）与1Hz秒输入信号相连，Ｑ

３

可作为

向上的进位信号与十位计数单元的ＣＰ

Ａ

相连。

秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为

６进制计数器的电路连接方法如图4-5所示，其中Ｑ

２

可作为向上的进位信号与分

个位的计数单元的ＣＰ

Ａ

相连。

图4-5 10进制-6进制计数器转换电路

这样分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元就完

全相同，只不过分个位计数单元的Ｑ

３

作为向上的进位信号应与分十位计数单元的

ＣＰ

Ａ相连，分十位计数单元的Ｑ

２

作为向上的进位信号应与时个位计数单元的Ｃ

Ｐ

Ａ

相连。

时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为12进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行12进制转换。利用1片75HC390实现12进制计数功能的电路如图4-6所示。

另外，图4-6所示电路中，12进制计数单元，正好可作为分频器2Hz输出信号转化为1Hz信号之用。

图4-6 12进制计数器电路

图4-8 真值表

图4-9数码管的连接图

(4)校时电路。

根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。用COMS与或非门实现的时或分校时电路，图中，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号可直接取自分频器产生的1Hz或2Hz（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。

当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。显然，这样的校时电路需要两个。

若门电路采用TTL型，则可省去电阻R

1和R

2

。

与或非门可选74HC15，非门则可选74HC00或74HC04等。

校时电路存在开关抖动问题，使电路无法正常工作，因此实际使用时，须对开关的状态进行消除抖动处理。通常采用基本RS触发器构成开关消抖动电路，如图4-10所示即为带有该电路的校正电路，其中与非门可选为74HC00等。

另外，在对分进行校时时应不影响时计数器的现状态，即当分校时时，如果产生进位应该不影响时计数的计数或不产生进位作用，因此，可用分校时时RS触发器的0输出状态来封锁进位输入信号。74HC51正好为3—3输入的与或非门，多出的输入端可作为封锁信号输入之用。

图4-10 带有消抖动电路的校正电路

(5) 整点报时电路，如图4-11。

图4-11 整点报时逻辑电路

1Hz 分时进位脉冲

根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。

当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持

不变，分别为5、9和5，因此可将分计数器十位的Q

Ｃ和Q

Ａ

、个位的Q

Ｄ

和Q

Ａ

及秒

计数器十位的Q

Ｃ和Q

Ａ

相与，从而产生报时控制信号。

图4-12蜂鸣器的连接

选蜂鸣器如图4-12为电声器件，蜂鸣器是一种压电电声器件，当其两端加上一个直流电压时酒会发出鸣叫声，两个输入端是极性的，其较长引脚应与高电位相连。而蜂鸣器的正极则应与电源相连。

图4-13整点报时电路

4.1.3 根据上述设计思路，可画出实际电路图。如图4-14。

图4-14 数字钟电路

4.1.4 电路仿真调试(见图4-15)在完成电路的初步设计后，再对电路进行仿真调试，观察和测量电路的性能指标并调整部分元器件参数，从而达到各项指标的要求。

图4-15振荡器的仿真图

4.1.5 PCB图设计与生成

(1)由仿真电路直接生成网络表；

(2)调用PROTEL—PCB，并进行元器件合理布局；

(3)调用网络表，并自动布线；

(4)PCB图的人工调整；

(5)打印输出。

PCB板一般由生产商根据图纸进行生产，电路设计者无须介入。

4.1.6 电路焊接与装配

(1)元器件老化与抽样检测；

(2)元器件预处理；

(3)基于PCB板的元器件焊接与电路装配。

4.1.7 实际电路测试与改进选择测量仪表与仪器，对电路进行实际测量与调试，调整电路参数，并解决存在的问题或电路故障等。

(1) 用示波器检测石英晶振的输出信号波形和频率。

(2) 将信号送入分频器，将示波器检查各级分频器的输出频率是否符合要求。

(3) 将1HZ秒脉冲分别送入时、分、秒计数器检查各级计数器的情况。

(4) 观察校时电路的功能是否满足要求。

(5) 当分频器和计数器调试正常后，观察电子钟是否准确、正常工作。

5 总结

数字钟作为一个实用电子系统，已经得到广泛的应用。掌握数字钟的基本原理，研究并不断改进系统的功能。这些是我们初涉者们努力的方向。本系统采用石英晶体振荡器、分频器、计数器、显示器和校时电路组成。由LED数码管来显示译码器所输出的信号。实现了数字钟时、分、秒显示，手动较时、校分和整点报时的功能。有很强的现实应用性能，可以作为一个产品开发生产。

本设计是在EDA工具的帮助下完成的，应用EDA技术设计数字系统，大大减轻了电路设计和电路板设计的工作量和难度，有效地增强了设计的灵活性，缩短了设计周期，产品的性能指标和可靠性也都大为提高。目前，随着电子技术飞速发展，数字系统规模越来越大。传统的电路设计、修改、调试、测试方法已难以应付复杂电子系统的设计。MULTISIM2001的仿真和设计技术已经成为数字系统设计的重要手段。

现代电子技术日新月异，EDA技术也不断地向前发展。数字钟的功能必将不断扩展，相信不久新型数字钟就会出现。它将更好地服务我们的生活。

致谢

本文是在刘翔老师的指导下完成的。刘老师严谨的治学风格，对学生认真负责的态度给我留下了深刻的印象。在近六个月的论文设计期间，他给了我不少的帮助和启发。在此，我首先表示忠心的感谢。

同时，感谢大二期间黄重庆老师对我的教导，正是她教我的模拟电子技术和数字电子技术在设计中起了不可替代的作用。还有吴建辉老师教导的VHDL，它给了我设计的方向和模型。在这个模式的启发下，我才把此次论文圆满完成。

感谢班上所有关心过和帮助过我的同学，是他们的鼓励和支持让我坚持了下去。特别要感谢的是我寝室的好兄弟们，九位弟兄给予我的关心是无法用言语可以形容的。

最后要感谢我的家人，是他们送我来上大学，帮我圆自己的大学梦。不管我走到哪里，他们那里有我永远的家。

参考文献

[1]模拟电子线路康华光高等教育出版社

[2]数字电子技术实验技术张亦华北京邮电大学出版社

[3]电子线路设计与实验谢自美华中科技大学出版社

[4]电子技术课程设计指导彭介华高等教育出版社

[5]电子电路实验与课程设计钱培怡西安电子科技大学出版社

[6]数字电子技术基础阎石高等教育出版社

[7]MULTISIM2001电子设计应用郑步生电子工业出版社

[8]实用数字电路原理与设计速成何书森福建科学技术出版社

[9]最新CMOS数字集成电路应用手册张奋程广东科技出版社

[10]Multisim2001及其在电子设计中的应用蒋卓勤西安电子科技大学出版社

[11]数字系统设计与开发查振亚华中理工大学出版社

[12] CPLD技术及其应用宋万杰西安电子科技大学出版社

[13]《A digital frequency synthesizer》 Jierey J,Radar C M,Gold B. IEEE Traris Audio Eltroacoust,1971

[14]《Spectral properties of DDFS:Computer simulations and experimental verifications》，Kroupa V F.IEEE Internarional Frequency Control Symposium,1994:57-124

[15]《DDS/FLL Methods Craft Low-Noise Synthesizers》Jack Brown,Microwave and RF, 1992:135-169

[16] website : https://www.360docs.net/doc/9a11174888.html,