氯气安全规程

氯气安全规程
氯气安全规程

氯气安全规程

1、氯气使用的库房、厂房建筑必须符合GBJX16《建筑防火规范》的规定。

2、氯气使用单位的卫生和环境条件应符合TJ36《工业企业设计卫生标准》的有关规定。

3、氯气属于Ⅱ级(高度危害)物质,直接接触氯气生产,贮存运输等作业人员必须经专业培训、考试合格,取得特种作业合格证后,方可上岗操作。

4、氯气生产、使用运输车间(部门)负责人(含技术人员)应熟练掌握工艺过程和设备性能,并能正确指挥事故处理。

5、氯气使用贮存、运输等现场都配合抢修器材,有效防护用具及消防器材。

6、氯气使用贮存等厂房结构应充分利用自然通风条件换气,不能采用自然通风的场所,应采用机械通风。

7、车间或设备(容器、反应罐等)设计制造必须符合《压力容器安全监察规程》的有关规定。

8、氯化设备(容器、反应罐等)设计制造必须符合《压力容器安全监察规程》的有关规定。

氯气使用安全规程

1、使用钢瓶时必须有称重衡器,并装有压力表,调节阀等装置,操作中应保持钢瓶内压大于使用侧压力。

2、严禁使用蒸气,明火直接加热钢瓶,可采用45℃以下温水加热。

3、严禁将油类、棉纱等易燃物和与氯气易发生反应的物品放在钢瓶附近。

4、钢瓶与反应器之间应设置逆上阀和足够容积的缓冲罐,防止物料倒灌,并定期检查、以防失效。

5、不得将钢瓶设置在楼梯、人行道口和通风系统吸气口等场所。

6、应有专用钢瓶开启扳手,不得挪作它用。

7、开启瓶阀应缓慢操作,关闭时亦不能用力过猛或强力关闭。

8、钢瓶出口端应设置针形阀调节氯气流量,不允许使用瓶阀直接调节。

9、瓶内液氯不能用尽,必须留有余压,100kg钢瓶应保留5kg 以上余氯。

10、作业结束后必须立即关闭瓶阀。

11、空瓶返厂时,应保证安全附件齐全。

1、钢瓶禁止露天存放,也不准使用易燃、可燃料搭设棚架存放,必须贮存在专用库房内。

2、空瓶和重瓶必须分开放置,禁止混放。

3、重瓶存放期不得超过1个月。

4、重瓶应横向卧放,防止流动,并留有通道,存放高度不得超过两层。

1、钢瓶装卸、搬运时,必须戴好安全帽、防振圈,严禁撞击。

2、机动车辆运输钢瓶时,应严格遵守当地公安交通部门规定的行车路线,不得在人口密集区和有明火等场所停靠。

3、车辆驾驶室前方应悬挂规定的危险品标志旗帜。

4、不准同车混装有抵触性质的物品和让无关人员搭车。

5、车辆停靠时应可靠制动,并留人值班看管。

6、高温季节应根据当地公安部门规定的时间运输。

7、车辆不符合安全要求或证件(运输证、驾驶证、押运证等)不全的,充装单位不得发货。

8、运输液氯钢瓶的车辆不准随便从隧道过江。

9、车辆运输钢瓶时,瓶口一律朝向行驶方向的右方。

10、充装量为1000kg的钢瓶装运,只允许单层设置,并牢靠固定防止滚动。

防护用品的使用和急救

1、防护用品定期检查,定期更换。

2、生产、使用、贮存岗位必须配备两套以上隔离式面具,操作人员必须每人配备一套过滤式面具,并定期检查,以防失效。

3、生产、使用、贮存现场应备有一定数量药品,吸氯者应迅速撤离现场,严重时及时送医院治疗。

液氯防爆、防中毒事故预案及应急措施液氯钢瓶发生事故如果因管理不善,钢瓶质量低劣,充装过量,使用不当等原因而发生事故,不仅钢瓶本身爆炸,同时还会毁坏生产设备和建筑物,同时危及人身安全,将给人民的生命和国家财产造成危害和损失。现对液氯钢瓶的事故和预防应急处理介绍如下:液氯钢瓶发生事故,一般以下几个因素:

一、充装过量

1、充装过量引起钢瓶爆炸

钢瓶的正确充装是保证气瓶安全使用的关键之一。由于充装过量会导致钢瓶受压过大,易熔塞。瓶阀等安全附件承受不了超负荷的压力,液氯钢瓶就会有爆炸和泄漏的危险。

2、事故预案

为防止充装过量,发生爆炸事故,应做好以下工作:

A:液氯钢瓶运回后必须进行复磅。

B:发现超量,及时向充装单位联系首先使用。

二、使用不当

1、违章作业

有些麻木的职工为加快液氯汽化,用蒸气加热,致使钢瓶易熔塞熔化,造成大量氯气外泄,造成伤人事故。

2、缺少安全装置,生产装置无缓冲器,致使物料倒灌入液氯钢瓶中,造成钢瓶中,造成钢瓶充装后发生爆炸事故。

3、事故预案

为防止钢瓶因使用不当发生事故,在使用液氯钢瓶时,必须严格

做到:

A:防止钢瓶受热升温,不能用高压直接冲气瓶,瓶阀冻结后,应把气瓶移至温暖地方或用温水(45℃)解冻,禁止明火及其它热源烘烤。

B:液氯钢瓶与反应釜之间,必须装有缓冲器、止回阀等设备,防止氯气瓶内被倒灌入物料。气瓶使用后应留有余压。

C:使用液氯人员,必须经过专业培训,考试合格,取到合格证方可上岗操作。

cadence16.6差分约束规则

差分对的约束设置 第一步,差分对的设置 差分对的设置有很多方法,下面介绍两种最常用的方法。 1.点击菜单Logic→Assign Differential Pair... 弹出以下对话框。 点击你想要创建差分对的Net1和Net2,填入差分的名字,点击Add后就成功创建了差分对。 点击Auto Generate按钮后,弹出以下对话框:

在第一个输入框填入Net的主要名字后,在下面的框中填入差分线的标志如N,P。点击Generate即可自动产生差分对。 2.在约束管理器中设置差分对。 在DSN上点击右键,在菜单中选择Create→Differential Pair。即可弹出下面的对话框。

和上一种方法的设置差不多,这里就不再叙述了。 第二步差分对约束规则的设置 差分对各项约束可以在约束管理器中的 Electric→Net→routing→Differential Pair中直接在各差分对上填入各项约束数值就可生效,但更好的方法是创建约束规则后赋给各个差分对。 在DSN上点击右键,在菜单中选择Create→Electrical CSet后,弹出下面的对话框; 输入规则名后点Ok,在Electric→constraimt set→outing→Differential Pair中可以看到新规则。 在表格中输入各项数值即可完成新规则的设置。如图所示 差分对约束参数主要有以下几个:

1coupling paramaters 主要包括了 Primary Gap 差分对最优先线间距(边到边间距)。 Primary Width 差分对最优先线宽。 Neck Gap 差分对Neck模式下的线间距(边到边间距),用于差分对走线在布线密集区域时切换到Neck值。 Neck Width差分对Neck模式下的线宽,用于差分对走线在布线密集区域时切换到Neck值。如图所示 设置数值时在表格中右键菜单中选择change,会出现以下各层数值表格,可以在每一层上设置不同的数值。 需要注意的是在物理(physical)约束中同样可以设置差分规则,但是电气规则约束在布线时更优先,同时电气规则可以设置更多的约束,推荐在电气规则中设置差分走线的约束。 2 Min Line Specing 差分对最小间距,一定要小于或等于"Primary gap"与(-)tolerance的数值,并且也要小于或等于"Neck gap"与(-)tolerance的数值。对于不符合约束的差分对,会显示“DS”的DRC错误提示。

Allegro中设置差分对

1)pair 名称: Allegro菜单点击logic-->Assign differential pair,在net filter 中选择所要设的net1,net2, 或直接在board file 中点选net,在Rule Name 中key 入pair 名称﹐点右下方的Add 后会自动增加到上方的Rule Selection Area 中﹐可以点Modify或Delete 来修改或删除所设的pair. 2)设置差分线规则类型 给pair 定义一个net spacing type property(规则类型),如CLK-CLK:点Attach property, net...,注意find 窗口中选property 而非net,再点more...,从左边选取先前设的pair,如CK0R-CK0R,点apply﹐在弹出的对话框中点net_spacing_type﹐在右边的value 值中输入CLK-CLK。 3)设置差分线规则参数 set net spacing constrains values , 设定走线线距规则参数值:点constraints 窗口的spacing rule set 下的set values,在出现的对话框中右边空格输入CLK-CLK, 点add 增加到constraint set name 栏。然后按guideline 设定各项spacing.ˉ line to line 指的是此对pair 和其它线的间距。 注1: Length Tolerance indicates the amount of tolerance allowed between the total length or delay of the two nets. (两net 之间的误差范围) 注2:Primary Max Sep indicates the maximum edge to edge spacing between a differential pair. (指该pair 本身的间距) 注3:Secondary Max Sep indicates an edge to edge spacing that is greater that the Primary Max Sep value. This allows an increase in thespacing between the differential pair when necessary. The total amount of etch/conductor on a net can not exceed this amount.(必要时允许增大该pair 本身的间距到此值) 4)布线技巧 route differential pair 时的技巧:routing 时发现本身的两根net 没有按规则挤线会弹的很开。原因可能是设rule 时﹐选的不是property,而是net 。如果选的是property 仍然不行﹐可以在setup> user preferences>drc>drc_diff_pair_overlide 中添加0。

allegro 16.3 约束规则设置

Allegro 16.3约束规则设置 约束管理器是一个交叉的平台,以工作簿和工作表的形式在 Cadence PCB设计流程中用于管理所有工具的高速电子约束。可以使用约束管理器和SigXplorer Expert 开发电路的拓扑并得出电子约束,可以包含定制约束、定制测量和定制激励。 所谓约束就是用户定义的限制条件,当在板上走线和放置元件时会遵守这些约束。电子约束(ECSets)就是限制PCB 上与电行为有关的对象,比如可以设置某个网络最大传输延迟为2ns。 以下图为一约束设置窗口。 一、说明 先解释一下约束的类型以及约束中用到的简写名词,如下图所示:

1、NCIs(NET CLASS) 由众多nets或者buses、differential pairs、Xnet所组成的类,可对其赋予相似的约束。如下图所示。 2、NCC(Net Class-Class) 一般用在约束组与组之间的间距的时候使用,如下图。 3、DPr(Differential Pairs)差分对 一组差分对一般由两条Xnet或者net以差分走线的方式组成,如下图。差分对的形成有两种方式:一是由模型指定的差分对,再者就是由用户自己定义的差分对。 ?模型定义的差分对:可以在器件信号模型中指定差分对,可以使用PCB Design,PCB SI,SigXplores 来将模型指定给相应的元件。 ?用户定义的差分对:可以在约束管理器中 Net 一级的对象中创建差分对,可以灵活的更改差分对命名和更改差分对成员,但是没有模型指定差分对的精确性。 以下是设置差分对规则时,需要赋予约束的项。

针对以上约束中用到的一些约束点进行解释说明:

allegro16[1].2建立差分对,设置差分规则,差分走线。

?? ?????????????????????1. ???????.2.???????? 1??Logic=>Assign Differential Pair…

?1?????????? ?2????????????? ?3??Add,???????????????????????????????????OK? 2???PCB ?? Setup=>Constraints=>Electical…

????????Electrical?NET?

???? ????Objects->Create->Differential Pair??????? Create Differential Pair ???????

???? ????? Net ???????????? ???????????Selections ??Diff Pair Name ?????????Create ???Close ??????????????? ?? ???????????????????????Eelctrical ??Eelctrical Constraint Set->Routing->Differential Pair ??Objects=>Create=>Eelctrical CSet ????? & ????? ???( ???' ???2. ????

???? ?????? ' ?????? ???????????????? ? 8 ????????????????? ? 0 / 6????? ? 3 *??????? ? ? ? 3 :???????? ? 1 *?????1 ????? ? ???? ????????? * ?????? ? 1 :?????1 ????????? ???????? : ?????? ??????????????????( ???1 ! ???? ????????5 ? ?????? ?????

差分线布线规则设置

Doc Scope : Cadence Allegro 15.x Doc Number : SFTCA06001 Author :SOFER Create Date :2005-5-30 Rev :1.00

Allegro 15.x差分线布线规则设置 文档内容介绍: 1.文档背景 (3) 2.Differential Pair信号介绍 (3) 3.如何在Allegro中定义Differential Pair属性 (4) 4.怎样设定Differential Pair在不同层面控制不同线宽与间距 (8) 5.怎样设定Differential Pair对与对之间的间距 (11)

1.文档背景 a)差分信号(Differential Signal)在高速电路设计中的应用越来越广泛,差分线 大多为电路中最关键的信号,差分线布线的好坏直接影响到PCB板子信号质量。 b)差分线一般都需要做阻抗控制,特别是要在多层板中做的各层的差分走线阻抗都 一样,这个一点要在设计时计算控制,否则仅让PCB板厂进行调整是非常麻烦的事情,很多情况板厂都没有办法调整到所需的阻抗。 c)Allegro版本升级为15.x后,差分线的规则设定与之前版本有很大的改变。虽然 Allegro15.0版本已经发布很长时间了,但是还是有很多人对新版本的差分线规则设置不是很清楚。 2.Differential Pair信号介绍 差分信号(Differential Signal)在高速电路设计中的应用越来越广泛,电路中最关键的信号往往都要采用差分结构设计,什么另它这么倍受青睐呢?在PCB设计中又如何能保证其良好的性能呢?带着这两个问题,我们进行下一部分的讨论。何为差分信号?通俗地说,就是驱动端发送两个等值、反相的信号,接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。 差分信号和普通的单端信号走线相比,最明显的优势体现在以下三个方面: a.抗干扰能力强,因为两根差分走线之间的耦合很好,当外界存在噪声干扰时,几乎是同时被耦合到两条线上,而接收端关心的只是两信号的差值,所以外界的共模噪声可以被完全抵消。 b.能有效抑制EMI,同样的道理,由于两根信号的极性相反,他们对外辐射的电磁场可以相互抵消,耦合的越紧密,泄放到外界的电磁能量越少。 c.时序定位精确,由于差分信号的开关变化是位于两个信号的交点,而不像普通单端信号依靠高低两个阈值电压判断,因而受工艺,温度的影响小,能降低时序上的误差,同时也更适合于低幅度信号的电路。目前流行的LVDS(low voltage differential signaling)就是指这种小振幅差分信号技术。 …… 由于篇幅问题,这里对差分信号不做深入介绍了。

Allegro约束规则设置详解SCC

Allegro16.6约束规则设置详解 前言:本文主要讲解Allegro16.6约束管理器的使用,从基本约束规则到高级约束规则的设置。 目录: 一、基本约束规则设置 1、线间距设置 2、线宽设置 3、设置过孔 4、区域约束规则设置 5、设置阻抗 6、设置走线的长度范围 7、设置等长 7.1、不过电阻的NET等长 7.2、过电阻的XNET等长 7.3、T型等长 8、设置通用属性 9、差分规则设置 9.1、创建差分对 9.2、设置差分约束 10、Pin Delay

二、高级约束规则设置 11、单个网络长度约束 12、a+b类长度约束 13、a+b-c类长度约束 14、a+b-c在最大和最小传播延迟中的应用

1、线间距设置 (1)、设置默认间距规则 点击CM图标,如下图所示,打开约束管理器。 单击Spacing,再点击All Layers,如下图所示。右边有一个DEFAULT就是默认规则,我们可以修改其值。

按住Shift键,点击第一个和最后一个即可选中所示,然后输入一个值,这样就都修改了,如下图所示 (2)、定义特殊的间距约束 点选Default按鼠标右键,执行Create-Spacing CSet

加入新规则。取一个有意义点的名字,如下图所示,单击OK。 其值是从默认规则拷贝的,先修改其值。 按住Shift键选中所有,输入12,回车。 然后为所需要设置的网络分配规则 单击左边的Net-All Layers,在右边工作簿中,为GND网络设置12MIL_SPACE规则,在Referenced Spacing CSet下选中12MIL_SPACE,如下图所示

Allegro16.6约束规则设置详解(图文并茂)

前言:本文主要讲解Allegro16.6约束管理器的使用,从基本约束规则到高级约束规则的设置。 目录: 一、基本约束规则设置 1、线间距设置 2、线宽设置 3、设置过孔 4、区域约束规则设置 5、设置阻抗 6、设置走线的长度范围 置详解(图文并茂) 则设约束规.616o r g Alle (为了不侵犯别人的成果,所以在这里做了特殊说明,以示敬意)首先感谢詹书庭编写这篇文章,为我们学习交流Cadence allegro 苦用心! 俗话说的好,社会在发展,技术在进步,技术的进步在于不断的学习交流和实践。所以为了方便大家学习交流,为大家提供一个良好 QQ )! 学习交流 Cadence allegro 请加QQ 群: 一起来学AllegRo 【2】.群号: 331730476 .以下是正文 这篇文章写得很好,操作步骤详细,截图一目了然,通俗易懂,唯一的缺点就是部分截图不是很清晰,我对个别图片做了调整和替 换,不易替换的不清晰图片,仔细看下也能明白其中的意思。 此文章由丹心静居整理---2014.10.13  加入。对原文作者表示歉意的交流平台,在这里留下我们的群原文作者的群拒绝任何人 (QQ 软件提供了丰富的知识和方法。请大家认真学习,不要辜负作者的良 2014-10-13 第 1 页,共 83 页

二、高级约束规则设置 11、单个网络长度约束 12、a+b 类长度约束 13、a+b-c 类长度约束 14、a+b-c 在最大和最小传播延迟中的应用 y a l e D n i P 、10约束分差设置、.29分对差创建、.19设置则分规差、 9属性用置通设、 8等长型T 、.37等长NET X 阻的过电、.27等长NET 阻的电不过、.17置等长 设、 7

cadence Allegro16.3约束规则

约束规则设置 约束管理器是一个交叉的平台,以工作簿和工作表的形式在 Cadence PCB设计流程中用于管理所有工具的高速电子约束。可以使用约束管理器和SigXplorer Expert 开发电路的拓扑并得出电子约束,可以包含定制约束、定制测量和定制激励。 所谓约束就是用户定义的限制条件,当在板上走线和放置元件时会遵守这些约束。电子约束(ECSets)就是限制PCB 上与电行为有关的对象,比如可以设置某个网络最大传输延迟为2ns。 以下图为一约束设置窗口。 一、说明 先解释一下约束的类型以及约束中用到的简写名词,如下图所示:

由众多nets或者buses、differential pairs、Xnet所组成的类,可对其赋予相似的约束。如下图所示。 2、NCC(Net Class-Class) 一般用在约束组与组之间的间距的时候使用,如下图。 3、DPr(Differential Pairs)差分对 一组差分对一般由两条Xnet或者net以差分走线的方式组成,如下图。差分对的形成有两种方式:一是由模型指定的差分对,再者就是由用户自己定义的差分对。 ?模型定义的差分对:可以在器件信号模型中指定差分对,可以使用PCB Design,PCB SI,SigXplores 来将模型 指定给相应的元件。

?用户定义的差分对:可以在约束管理器中 Net 一级的对象中创建差分对,可以灵活的更改差分对命名和更改差分对成员,但是没有模型指定差分对的精确性。 以下是设置差分对规则时,需要赋予约束的项。

针对以上约束中用到的一些约束点进行解释说明: 差分对的worksheets包含5个主要的约束目录: (1)Pin Delay 此值指一对网络之间管脚封装上的延迟,单位是时间ns 或者长度mil。 (2) 不耦合长度(Uncoupled Length) 不耦合长度约束是用来限制差分对的一对网络之间的不匹配长度。若“gather control”设置为ignore,则实际不不耦合长度不包括两个驱动和接收之间的耦合带之外的长度。若“gather control”设置为“include”,包含出芯片的这段不耦合长度。当不耦合(即在差分对刚刚从芯片出来的走线通常是不耦合的,不耦合有一定的长度)长度超过“max”时产生冲突。 (3)相位偏差(Static Phase Tolerance) 相位偏差约束确保差分对成员在转换时是同相和同步的。实际的数值(actual value)从长度上或者时间上反应了差分对成员之间的差值,当差值超出 tolerance 值时,就会有冲突。 (4)最小线间距(Min Line Spacing) 最小线间距约束指差分对之间的最小距离,如果小于设定的最小值则报错。添加的最小线间距约束值必须小于或者等于Primary Gap减去(-)Tolerance,并且也要小于或者等于Neck Gap减去(-)Tolerance。 (5)耦合参数(Coupling Parameters) 这里面包括6个部分需要设置。1、Primary gap :设置的是差分对之间的边到边理想间距,(+/-)tolerance 值是允许Diff Pairs的偏差值,如果间距偏差在范围内,差分对被认为是耦合的;2、Primary width:差分对成员的理想宽度;3、Neck gap:约束的是最小允许的边到边的差分间距,当在密集区域走线时,可能切换到neck模式,最小可允许的gap 包括Neck Gap 减去(-)Tolerance,当差分对间距小于ECSet 指定给差分对网络的Min neck width 规则值时,Neck Gap 覆盖任何Primary Gap 值,确保 Neck gap 不要低于任何Min line spaing 值,如果设置了(-)tolerance 值,不需要定义Neck gap ,因为已经说明了需要的Neck gap。;4、Neck width:最小可允许的差分对宽度,当在比较密集的区域走线的时,可能需要切换到neck模式;5、(+)Tolerance;6、(-)Tolerance。 使用差分计算器可以完成综合线宽和线距的计算以获得特殊的差分阻抗。在约束管理器中右键点击Primary Gap,

等长-差分对布线实现等长的方法和步骤

差分对布线实现等长的方法和步骤 一、埋盲孔设置 在高密度板子布线中,采用埋盲孔技术可以有效的增加布线空间和提高布通率。Altium Designer 6中,埋盲孔的设置是通过设定钻孔对来实现的。在PCB编辑界面下,选择菜单Design\Layer Stack Manager,就会出现下图的对话框。在这个对话框中我们可以设置板子的信号层、电源层、中间介电层的厚度和层叠关系。我们还可以设置中间介电层的介电常数。此外,我们还可以设置钻孔对,即允许相互之间钻孔的层对关系。如果从顶层或底层钻孔到中间层,就叫做埋孔;在两个中间层之间钻孔,就叫做盲孔。 点击“Configure Drill Pairs”按钮,我们就打开了钻孔对设置界面。如下图所示。选择正确的起始层和结束层,我们就完成设定完成了一组钻孔对地设置工作。我们可以根据布线的需要设置很多组这样的钻孔对。

二、差分对布线规则设定 在Altium Designer 6中,你可以选择采用把差分对信号分类(Classes)方式进行布线规则设定。此外Altium Designer 6 还为您提供了差分对编辑器,不仅可以编辑差分对信号, 而且还提供了布线规则向导。

我们点击窗口右下角的“PCB”,并且选择“PCB”来打开PCB窗口。在PCB窗口的下拉菜单中选择“Differential Pairs Editor”,然后选择“Designator”窗口中用“Ctrl+A”命令选中所有的差分对信号。点击“Rule Wizard”,“Differential Pair Rule Wizard”窗口就会弹出来。 我们根据向导指示可以分别设定与差分对布线相关的差分对的走线宽度、等长和布线间距等规则。

Allegro 教程之 基本规则设置 布线规则设置 线宽及线间距的设置

在PCB设计过程中,需要通过设置各种规则,以满足各种信号的阻抗。比如,常用的高速差分线,我们常控的100欧姆,那么到底走多宽的线以及差分线之间的间距到底是多少,才能满足设计要求的100欧姆阻抗呢本文就对Allegro 种的基本规则设置做一个详细的讲解。 注:本文是基于Allegro 15 版本的。对于16版本不适用。 首先需要打开规则管理器,可通过以下三种方式打开: 一、点击工具栏上的图标。 二、点击菜单Setup->Constraints 三、在命令栏内输入"cns" 并回车 打开的规则管理器如下:

在最上面一栏有一个On-line DRC,这是对画板过程中不停检测是否违反规则,并可产生DRC。一般我们都默认开启。可以实时查看产生的DRC 错误,并加以修正。 接下来的Spacing rule set 是对走线的线间距设置。比如对于时钟线、复位线、及高速查分线。我们可以再这里面加一规则,使其离其它信号线尽可能的远。 Physical(lines/vias)rule set 是针对各种物理规则设置,比如线宽,不同信号线的过孔等。例如我们可通过电源网络的设置,使其默认线宽比普通信号走线更粗,已满足走线的载流能力。 现针对一个时钟及电源,分别设置间距规则和物理规则。 首先筛选网络,对于需要设置线间距规则的网络赋上Net_Spacing_Type 属性、而对于需要设置线宽规则的网络赋上Net_Physical_type 。而对于即要线间距和线宽规则约束的网

络,可将Net_Spacing_Type 及Net_Physical_type 属性同时赋上。 本例针对的时钟网络,只需要对其赋上Net_Spacing_Type ,方法如下: 点击菜单Edit->Properties 然后在右侧Find 一栏中选择Nets 。如下图所示: 如果你知道PCB上网络名,那么你可以直接在PCB上选择一个网络。假如你并不知道到底哪个网络是时钟,那么你可以选择Find下面的More

AltiumDesignerSummer09AD9PCBLAYOUT布线设计规则说明.pdf

一. 网络类(Net Classes)的组建: 方法一:原理图中执行Place——Directives——Net Class 按Tab键,设置好相关名称属性回车,每个归属此类网络均要放置。 方法二:PCB中执行Design——Classes…命令,按下图右键执行Net Classes——Add Class命令会生产New Class,右键更名成所需要的网络类名称,单击添加归属于此网络类的网络成

员。 二. 差分网络类(Differential Pair Classes)的组建: 方法一:原理图中执行Place——Directives——Differential Pair

按Tab键,设置好相关名称属性回车,每个归属此类网络均要放置。 方法二: 步骤1:PCB中执行Design——Classes…命令,按下图右键执行Differential Pair Classes——Add Class命令会生产New Class,右键更名成所需要的差分网络类名称,单击添加归属于此网络 类的网络成员(前提是需要事先建立差分对网络)。

步骤2:建立差分对网络,PCB中执行View——Workspace Panels——PCB——PCB命令打开PCB面板,面板切换至Differential Pairs Editor,点击选择相应的差分网络类后再点击按钮Add,输入自定义的网络差分对名称,同时设置定义好对应的差分网络(Positive Net和Negative Net)。

也可以通过双击Differential Pairs Editor面板中的差分网络类或执行Design——Classes…命令,把所建立的差分网络对归属到对应的差分网络类。 三. ROOM相关: 1. ROOM的组建:主要目的是用于设置个别器件内部的铺铜或布线间距。PCB中执行Design ——Rooms——Place Rectangular Room命令,按Tab键,设置好相关名称属性,在PCB中相应的器件封装上面画好Room区域。 2. 原理图导入PCB时是否生产单页ROOM 在PCB中执行Project——Project Options…

Allegro设置差分线和等长的方法

一、设置差分线的方法方法一: 1、Logic→AssignDifferenttialPair 2、在弹出的对话框里选择需要添加的差分对,点击Add按钮,即可添加 方法二: 1、Setup→Constraints→Electrical 2、选择Net,然后在Objects→Create→DifferenttialPair 3、在弹出的对话框里选择需要添加的差分对,点击Create按钮,即可添加 设置完差分线对后,需要设置其约束规则,方法如下: 1、初始默认的有一个DEFAULT规则,右击DEFAUlT,选择Create→PhysicalCSet 2、弹出一下对话框,在PhysicalCSet栏写上规则名称,建议根据差分线的阻抗描写,点击OK,这里已经写好,规则名称为:DIFF100,就可以看到多了一行PCS 3、设立好规则后就可以在这项规则里设置线宽间距等参数了 4、在Net一栏看到有已经设好的差分线,在ReferencedphysicalCSet选项下选择刚刚设好的规则DIFF100 *规则设置中各个项目的含义* LineWidth(设置基本走线宽度)

Min:最小线宽 Max:最大线宽,写0相当于无限大 Neck(neck模式,一般在间距很小的时候用到)MinWidth:最小线宽 MaxLength:最大线长 DifferentialPair(差分线设置,单端线可不写)MinLineSpacing:差分对的最小线间距PrimaryGap:差分对理想线间距 NeckGap:差分对最小允许线间距 (+)Tolerance:差分线允许的误差+ (-)Tolerance:差分线允许的误差- Vias(过孔选择) BBViaStagger(设置埋/盲孔的过孔间距)Min:最小间距 Max:最大间距 Allow Pad-PadConnect:/

规则设置要点

注意:画板时不要打开设计规则对话框,否则电脑会变慢。 1.设置NECK注意 设置NECK时,一定要设置MAX LENGTH(线长)。否则会报线宽错误。 2.差分线改线宽注意 在差分线设置里面改线宽,在physical(线宽规则)里面的线宽也会跟着改变。反过来在physical里面改线宽在差分对这边也会跟着变。注意这里说的改线宽是直接在列表里面改。如下图: 在列表处改线宽字体会变粗变蓝。而且在这里改了以后,在referenced physical CSet引用不同规则时,改过的地方不会再改变,可选中蓝色字体按DELETE删除。就可以变回引用的 规则。 3.差分对换层改线宽方法。 换层要在Physical里面的Electrical coustrant set(约束集合)新建一个约束,在By layer里面改。要注意的是它的优先级没有在差分对里面设置的高。如果在差分对里设了线宽,则换层时线宽会以差分对设的线宽来走线。可将差分对设置的线宽规则删除。 4.差分线走到区域时为什么线宽不变化? 区域规则设的线宽比physical设的换层变化线宽优级高。但在差分对设置的线宽又比区域高。 5.关于差分对的最小线间距Min line spacing NECK的最大线长(Max Length) 综合前面的知识,差分线的线宽线间距在Physical里面设置就可以了,而在Electrical里只 用来合成差分对。但要注意两点,1。差分对的最小线间距(Min line spacing)一定要设, 而且一定要等于或小于最小线宽(这个最小线宽可以是Min Nack 也可以是Min Lin Width, 反正谁小就用谁), 否则报L/L(线间距错误)2。一定要设NECK的最大线长(Max Length),否则报L/W(线宽错误)这些规则全都在Physical里设就可以了 6.我设了一个等长的设计规则,是在Relative Propagation Delay里面设的.然后我去走线, 走完后发现Relative Delay的Actual和Margin的颜色不变,只是黄色的. 原因是设计规则管理器的等长检查没打开,Analyze\Analysis Modes下先中Electrical Modes 把Relative propagation delay打开选ON。 7. 怎么放置Set as target ? 在relative propagation delay的relative delay / delta:tolerance下,在要设set as target的网络上点右键,选Set as target,OK。 8.时时查看网络走线长度。 在length上面点右键,在弹出的菜单中点选Analyze。这个菜单里还有sort 和hide column。

设置Allegro差分线的方法

设置Allegro差分线的方法 1)pair 名称:Allegro 菜单点击logic--Assign differential pair,在net filter 中选择所要设的net1,net2, 或直接在board file 中点选net,在Rule Name 中key 入pair 名称o 点右下方的Add 后会自动增加到上方的Rule Selection Area 中 o 可以点Modify 或Delete 来修改或删除所设的pair. 2)设置差分线规则类型给pair 定义一个net spacing type property(规则类型), 如CLK-CLK:点Attach property, net...,注意find 窗口中选property 而非net,再 点more...,从左边选取先前设的pair,如CK0R-CK0R,点applyo 在弹出的对话框 中点net_spacing_typeo 在右边的value 值中输入CLK-CLK。 3)设置差分线规则参数set net spacing constrains values , 设定走线线距规则 参数值:点constraints 窗口的spacing rule set 下的set values,在出现的对话框 中右边空格输入CLK-CLK, 点add 增加到constraint set name 栏。然后按guideline 设定各项spacing.¯ line to line 指的是此对pair 和其它线的间距。 注1:Length Tolerance indicates the amount of tolerance allowed between the total length or delay of the two nets. (两net 之间的误差范围)注2:Primary Max Sep indicates the maximum edge to edge spacing between a differential pair. (指该pair 本身的间距)注3:Secondary Max Sep indicates an edge to edge spacing that is greater that the Primary Max Sep value. This allows an increase in thespacing between the differential pair when necessary. The total amount of etch/conductor on a net can not exceed this amount.(必要时允许增大该pair 本身的间距到此值)4)布 线技巧route differential pair 时的技巧:routing 时发现本身的两根net 没有按 规则挤线会弹的很开。原因可能是设rule 时o 选的不是property,而是net 。如 果选的是property 仍然不行o 可以在setup user

相关文档
最新文档