Cadence学习笔记
Cadence学习笔记1__焊盘
一、焊盘前期准备
在Allegro系统中，建立一个零件（Symbol）之前，必须先建立零件的管脚（Pin）。元件封装大体上分两种，表贴和直插。针对不同的封装，需要制作不同的Padstack。
名词解释
不同层的名词解释：
Begin Layer：
最上面的铜
Default Internal：
中间层
End Layer：
最下面的铜
Solder Mask：
阻焊层、绿油层。是反显，有就是没有。等于是开了个小孔不涂绿油，是为了把焊盘或是过孔露出来，不涂绿油就是亮晶晶的铜，也就是在板子上看到的焊盘，或者是一个个的孔，其它的部分都上阻焊剂，也就是绿油，其实不光是绿色的，还有红色的、黑色的、蓝色的等等。
Paste Mask：
助焊层、钢网层、锡膏防护层、锡膏层，也叫胶贴、钢网、钢板。是正显，有就是有。等于是钢网开了个窗，过波峰焊时机器就在此窗口内喷上焊锡了。
这一层是针对表面贴装（SMD）元件的，其实不光是表贴，通孔也要用到，因为通孔的表面上也有个焊盘，该层用来制作钢板﹐而钢板上的孔就对应着电路板上的SMD器件的焊点。在表面贴装（SMD）器件焊接时﹐先将钢板盖在电路板上（与实际焊盘对应）﹐然后将锡膏涂上﹐用刮片将多余的锡膏刮去﹐移除钢板﹐这样SMD器件的焊盘就加上了锡膏，之后将SMD器件贴附到锡膏上面去（手工或贴片机）﹐最后通过回流焊机完成SMD器件的焊接。通常钢板上孔径的大小会比电路板上实际的焊盘小一些。
Film Mask：
预留层，用于添加用户自定义信息，根据需要使用。
不同焊盘的名词解释：
Regular Pad：
实际焊盘、规则焊盘，正片中使用，也是通孔焊盘的基本焊盘。可以是：Null、Circle 圆型、Square 方型、Oblong 拉长圆型、Rectangle 矩型、Octagon 八边型、Shape形状（可以是任意形状）。
Thermal Relief：
热焊盘、热风焊盘、花焊盘、防散热焊盘。使用Flash，由于Flash大多是花型的，又叫花焊盘。Flash在负片中使用。正负片中都可能存在，用于在负片中焊盘与敷铜的接连方式。可以是：Null、Circle 圆型、Square 方型、Oblong 拉长圆型、Rectangle 矩型、Octagon 八边型、flash形状（可以是任意形状）。
主要有以下两个作用：
（1）防止散热过快。由于电路板上电源和地是由大片的铜箔提供的，所以为了防止因为散热太快而造成虚焊，故电源和接地过孔采用热风焊盘形式；
（2）防止大片铜箔由于热胀冷缩作用而造成对过孔及孔壁的挤压，导致孔壁变形。
Anti pad：
反焊盘，隔离焊盘，负片中有效，用于在负片中隔离焊盘与敷铜，防止管脚与其他的网络相连。可以是：Null、Circle 圆型、Square 方型、Oblong 拉长圆型、Rectangle 矩型、Octagon 八边型、Shape形状（可以是任意形状）。要注意的是：
(1)负片时，Allegro使用Thermal Relief和Anti-Pad(VCC和GND层)，Regular Pad无效
(2)正片时，Allegro使用Regular Pad（信号层），Thermal Relief和Anti-Pad无效
其它名词解释：
导通孔（via）：一种用于内层连接的金属化孔，但其中并不用于插入元件引线或其它增强材料。
盲孔（Blind via ）：从印制板内仅延展到一个表层的导通孔。
埋孔（Buried via）：未延伸到印制板表面的一种导通孔。
过孔（Through via ）：从印制板的一个表层延展到另一个表层的导通孔。
（Single via ）：贴片式焊盘。
元件孔（Component hole）：用于元件端子固定于印制板及导电图形电气联接的孔。
Stand off ：表面贴器件的本体底部到引脚底部的垂直距离。
Silkscreen：丝印层。
Assembly：安装丝印层、装配层。
注意：盲孔要有SolderMask_TOP，因为一边露在外面。埋孔焊盘不需要SolderMask和Pastemask，因为都在里面。
参数设置
A．制作表贴焊盘,要将 Singel layer mode 复选框勾上。需要填的参数：
BEGINLAYER层的Regular Pad；实际大小
SOLDEMASK_TOP层的Regular Pad；比实际大小多0.1mm(5mil)
PASTEMASK_TOP层的Regular Pad。实际大小
B．制作通孔焊盘，需要填写的参数有：
BEGINLAYER层的Regular Pad，Thermal Relief，Anti Pad；
DEFAULTINTERNAL层的Regular Pad，Thermal Relief，Anti Pad；
ENDLAYER层的Regular Pad，Thermal Relief，Anti Pad；
SOLDEMASK_TOP层的Regular Pad；
SOLDEMASK_BOTTOM层的Regular Pad；
PASTEMASK_TOP层的Regular Pad;
PASTEMASK_BOTTOM层的Regular Pad;
1）BEGIN LAYER
Regular Pad：根据器件的数据手册提供的焊盘大小或者自测得的器件引脚尺寸来定Thermal Relief：与Regular Pad形状相同，通常比Regular Pad大20mil（0.5mm），如果Regular Pad尺寸小于40mil（1mm），根据需要适当减小
Anti Pad：与Regular Pad形状相同，通常比Regular Pad大20mil（0.5mm），如果Regular Pad尺寸小于40mil（1mm），根据需要适当减小
2）END LAYER
与BEGIN LAYER一样设置
3）SOLDERMASK_TOP的Regular Pad=BEGIN LAYER层的Regular_Pad+6mil (6mil=0.15mm)或者加4mil也行，4mil=0.1mm
4）SOLDERMASK_BOTTOM的Regular Pad=BEGIN LAYER层的Regular_Pad+6mil (6mil=0.15mm) 或者加4mil也行，4mil=0.1mm
5）PASTEMASK_TOP的Regular Pad= BEGIN LAYER层的Regular_Pad（可以不设置，因为通孔类焊盘一般不用PASTEMASK层）
6）PASTEMASK_BOTTOM的Regular Pad= BEGIN LAYER层的Regular_Pad（可以不设置，因为通孔类焊盘一般不用PASTEMASK层）
7）DEFAULT INTERNAL层的各个参数设置如下：
DRILL_SIZE >= PHYSICAL_PIN_SIZE + 10MIL
(DRILL_SIZE< 50mil时) Regular Pad>=DRILL_SIZE+16mil（16mil=0.4mm， 50mil=1.27）(DRILL_SIZE>=50mil时)Regular Pad >=DRILL_SIZE+30mil（30mil=0.76mm，50mil=1.27）(钻孔为矩形或椭圆形时)Regular Pad>=DRILL_SIZE+40mil（40mil=1mm）
Thermal Pad = TRaXbXc-d其中TRaXbXc-d为Flash的名称（后面有介绍）
Anti Pad = DRILL_SIZE + 30mil (30mil=0.76mm)
? DEFAULT INTERNAL层的ThermalRelief的Flash设置如下：
命名方法Flash Name: TRaXbXc-d，a是内径，b是外径，c是开口宽度，d是开口角度? 其中Flash的参数可以按照通用的设置方法，也可以参考IPC标准，下面分别介绍：A．Flash参数的通用设置方法：
钻孔直径（DRILL_SIZE）一般比物理直径大10mil(0.25mm)，物理直径就是芯片手册上引脚的直径，或者是实际测量出来的值。
a. 内径Inner Diameter: Drill Size + 16MIL（也有的说同RegularPad大小）
b. 外径Outer Diameter: Drill Size + 30MIL（也有的说同AntiPad大小）
c. 开口宽度Wed Open:
12 (当DRILL_SIZE <= 10MIL）
15 (当DRILL_SIZE = 11~40MIL）
20 (当DRILL_SIZE = 41~70MIL）
30 (当DRILL_SIZE = 71~170 MIL）
40 (当DRILL_SIZE = 171 MIL以上）
也有这种说法：至于flash的开口宽度，则要根据圆周率计算一下，保证连接处的宽度不小于10mil。参考公式为：DRILL SIZE ×Sin30°﹙正弦函数30度﹚批注：那不就是DRILL SIZE /2吗？有待商榷
d.开口角度Angle:45
B．Flash参数的IPC标准：
下图中是IPC标准中一个通孔类芯片的焊盘，方形的是第一个引脚的焊盘，圆形的是其余
引脚的焊盘，空色框内的是焊盘内电层的参数，也就是Default Internal的参数，其中Inner Land表示Regular Pad的大小，Top Land和Bot. Land分别是Begin Layer和End Layer，Hole 表示通孔的孔径，Solder Mask就是Solder Mask。
在PCB Editor里面新建一个Flash symbol，命名为TR1_3X1_6X0_4-45，表示内径1.3，外
径1.6mm，开口大小0.4mm，开口角度45度，如下图：
然后设置一下图纸大小和栅格点，点击工具栏Add—>Flash，设置参数如下图左：
保存一下，这样就生成了一个Flash，如上图右，最后添加路径，在Setup—>User Preference—>Paths—>Library下面的psmpath和padpath中添加刚才生成的Flash的路径。在焊盘的Default Internal层的Thermal Relief中选择Flash，然后就选择刚才生成的
TR1_3X1_6X0_4-45，如果上面不添加路径，这里就找不到这个图形了，如下图：
备注
1.Regular pad，thermal relief，anti pad的概念和使用方法
答：Regular pad(正规焊盘）主要是与top layer，bottom layer，internal layer等所有的正片进行连接（包括布线和覆铜）。一般应用在顶层，底层，和信号层，因为这些层较多用正片。
thermal relief（热风焊盘），anti pad（隔离盘），主要是与负片进行连接和隔离绝缘。一般应用在VCC或GND等内电层，因为这些层较多用负片。但是我们在begin layer和end layer 也设置thermal relief（热风焊盘），anti pad（隔离盘）的参数，那是因为begin layer和end layer 也有可能做内电层，也有可能是负片。
综上所述，也就是说，对于一个固定焊盘的连接，如果你这一层是正片，那么就是通过你设置的Regular pad与这个焊盘连接，thermal relief（热风焊盘），anti pad（隔离盘）在这一层无任何作用。
如果这一层是负片，就是通过thermal relief（热风焊盘），anti pad（隔离盘）来进行连接和隔离，Regular pad在这一层无任何作用。
当然，一个焊盘也可以用Regular pad与top layer的正片同网络相连，同时，用thermal relief （热风焊盘）与GND内电层的负片同网络相连。
2.正片和负片的概念
答：正片和负片只是指一个层的两种不同的显示效果。无论你这一层是设置正片还是负片，作出来的PCB板是一样的。只是在cadence处理的过程中，数据量，DRC检测，以及软件的处理过程不同而已。
只是一个事物的两种表达方式。就像一个兄弟发的帖子上面说的，正片就是，你看到什么，就是什么，你看到布线就是布线，是真是存在的。
负片就是，你看到什么，就没有什么，你看到的，恰恰是需要腐蚀掉的铜皮。
3.正片和负片时，应如何使用和设置（Regular pad，thermal relief，anti pad）这三种焊盘答：我们在制作pad时，最好把flash做好，把三个参数全部设置上，无论你做正片还是负
片，都是一劳永逸。如果不用负片，那么，恭喜你，你可以和flash说拜拜了。
在做焊盘的时候，如果内层不做花焊盘，那么在多层板中（假设电源层是负片），就不会出现花焊盘，必须前期做了这里才会有。反过来，如果前期做了，但出图的时候不想要花焊盘，可以直接在art work负片中设置去掉花焊盘。
当然电源层也可以采用正片直接铺铜的方式，铺铜时设置孔的连着方式等参数，也可达
到花焊盘的效果，这样在做焊盘的时候不做花焊盘也可以通过设置孔的连接方式达到花焊盘的效果。设置方法：shape—global dynamic parameter－Thermal relief connects里进行相应设置。
每个管脚可以拥有所有类型的pad（Regular、thermal relief、Anti-pad and Custom shapes），这些pad将应用于设计中的各个走线层。对于artwork层中的负片，allegro将使用thermal relief 和anti-pad。而对于正片，allegro只使用Regular pad。这些工作是allegro在生成光绘文件时，自动选择的。
每一层中都有可能指定Regular、Thermal relief及Anti-pad是出于以下考虑：在出光绘文件时，当该层中与该焊盘相连通的是一般走线，那么，在正片布线层中，Allegro将决定使
用Regular焊盘。如果是敷铜，则使用Thermal relief焊盘，如果不能与之相连，则使用Anti-pad。具体使用由Allegro决定。
PCB 元件封装(Symbol)的必要的CLASS/SUBCLASS
*这些层在添加pad时已经添加，无需额外添加。其他层需要在Allegro中建立封装时添加
**根据经验，DIP元件的PLACE_BOUND_TOP要比零件框大1mm，SMD的话大0.2mm 。如果有了IPC参考值或者是有了数据手册，就按照IPC或者数据手册写的吧，如果IPC和
数据手册冲突了，要以数据手册为主，因为有的厂家的产品是不符合IPC标准的。
注：这些层除标明必要外，其他的层可以不包括在内。另外其他层可以视情况添加进来。
图1 通孔焊盘（图中的Thermal Relief使用Flash）
唐老师说：
*Regular Pad就是看到的实际的焊盘外径大小，设置好孔大小和Regular Pad的
值，就会在板子上自动形成一个环形的亮晶晶的焊盘
*钻孔大小就是看到的板子上的孔的大小
*热焊盘和反焊盘比实际焊盘大5—10mil，1mil=0.0254mm
*实际焊盘、热焊盘和反焊盘在各个层都要设置
二、Allegro 中封装焊盘命名规则及设计方法
对编辑焊盘的界面进行介绍
1. Allegro SPB 15.5\Pcb Edit Utilities\Pad Designer进入,如下图（1）所示
图（1）
Type栏：定义设计焊盘的类型
·Through----表示设计插针焊盘
·Blind/Buried----表示设计盲/埋孔
·Single----表示设计贴片式焊盘
Internal layers栏：控制单一的没与任何其它网络连接的焊盘在出内层Gerber时的输出方式·Fixed---锁定焊盘，在输出内层Gerber时不能设置单一焊盘的输出方式，会按照本来面貌
输出
·Optional----允许在输出内层Gerber时通过设置Artwork Control Form中Film Control栏的Suppress Unconnected pads来控制单一焊盘的输出方式，一般选这个
Untis栏：单位及精度选择
·Untis----有五种单位选择，Mils（千分之一寸）、Inch（英寸）、Millmeter（毫米）、Centimeter （厘米）、Micron（微米）
·Decimal places---测量单位精度设定，即小数点后面的位数
Multiple drill栏：当焊盘中有多个孔时需设置此项
Drill hole栏：插针式焊盘的钻孔孔径及是否电镀的设置
·Hole type—钻孔形状：Circle Drill圆形，Oval Slot椭圆形，Rectangle Slot 长方形
·Plating ----插针式焊盘是否电镀。点下拉菜单，plated（电镀）、Non-Plated（非电镀）、Optional（默认值）
·Size----插针式焊盘的钻孔孔径
·Offset X：为0
·Offset Y：为0
Drill symbol栏：设置钻孔符号及符号大小，不同孔径的孔所用的Drill symbol要不同·Figuer----设置钻孔符号，点下拉菜单，有十四种符号供选择
·Circle圆形
·Square正方形
·Hexagon X六角形（横）
·Hexagon Y六角形（直）
·Octagon八角形
·Cross 十字形
·Diamond 鑽石形
·Triangle 三角形
·Oblong X 椭圆形（横）
·Oblong Y 椭圆形（直）
·Rectangle 长方形
·Character---设置钻孔标示字符串
·Width---设置符号的宽度
·Height---设置符号的高度
2.打下焊盘编辑器，所图（2）所示：
·Thermal relief：热涨缩间隙，常用于相同NetList的填充铜薄与PAD的间隙
·Anti Pad：抗电边距，常用于不同NetList的填充铜薄与PAD的间隙。
·SolderMask：阻焊层，使铜箔裸露而可以镀涂。通常比焊盘大5mil
·PasteMask：胶贴或刚网层。设计大小与焊盘相同
·Flash：Pad面的一种，只在负片层（除非不想使用自动布线）里显示。对于异形盘（如图2.1与2.2所示）可以先用AutoCAD先做外形，再DXF导入Allegro，在Allegro中使用Compose Shape功能填充，然后删除cline边界线，再把Shape移到正确的位置，更改文件类型为flash，存盘即可。
图（2.1） 图（2.2）
图（2）
贴片只须选Regular Pad
·Layer 选：BEGIN LAYER 到END LAYER
SOLDERMASK_TOP PASTMASK_TOP
插针孔选Regular Pad / Thermal Rellerf / Anti Pad ·Layer 选：BEGIN LAYER 到END LAYER
SOLDERMASK_TOP
SOLDERMASK_BOTTOM
·插针孔不须要钢板层即PASTMASK_TOP 不用
焊盘命名及规则说明
（单位是自己设定的单位，不一定都是mil）
1.焊盘主要分为：表面贴片焊盘（SMD）和钻孔焊盘（DIP）
2.SMD与DIP焊盘主要有以下几种焊盘：如图（3）所示图（3）
·圆形（Circle）符号：C
·正方形（Square）符号：S
·椭圆形（Oblong）符号：O
·长方形（Rectangle）符号：R
·八边形（Octagon）
·异形（Shape）焊盘是用铜箔来完成
3.表面贴片焊盘（SMD）命名及说明:
※圆形焊盘
命名格式：C40
命名说明：C 表示圆形（Circle）取第一个字母
40 表示焊盘直径大小为40mil
※正方形焊盘
命名格式：S40
命名说明：S 表示正方形（Square）取第一个字母
40 表示焊盘直径大小为40mil
※长方形焊盘
命名格式：R40X60
命名说明：R 表示长方形（Rectangle）取第一个字母
40 X60 表示焊盘直径大小为40X60mil(长X宽)
※椭圆形焊盘
命名格式：O40X60
命名说明：O 表示椭圆形（Oblong）取第一个字母
40 X60 表示焊盘直径大小为40X60mil(长X宽)
※八边形焊盘
命名格式：……
命名说明：……..
※异形焊盘
命名格式：……
命名说明：……..
4. 钻孔焊盘（DIP）的命名及说明
※圆形焊盘钻孔为圆形
命名格式：P C60 DC40
命名说明：PC60P 表示金属化
C 表示圆形焊盘（Circle）取第一个字母
60 表示焊盘直径大小为60mil
DC40 D 表示钻孔
C 表示圆形钻孔（Circle）取第一个字母
40 表示钻孔直径大小为40mil
※正方形焊盘钻孔为圆形
命名格式：P S60 DC40
命名说明：PS60P 表示金属化
S 表示正方形焊盘（Square）取第一个字母
60 表示焊盘直径大小为60mil
DC40 D 表示钻孔
C 表示圆形钻孔（Circle）取第一个字母
40 表示钻孔直径大小为40mil
※长方形焊盘钻孔为圆形
命名格式：P R60X80 DC40
命名说明：PR60 X80 P 表示金属化
R 表示长方形焊盘（Rectangle）取第一个字母
60X80 表示焊盘直径大小为60X80mil(长X宽) DC40 D 表示钻孔
C 表示圆形钻孔（Circle）取第一个字母
40 表示钻孔直径大小为40mil
※椭圆形焊盘钻孔为圆形
命名格式：P O60X80 DC40
命名说明：PO60 X80 P 表示金属化
O 表示椭圆形焊盘（Oblong）取第一个字母
60X80 表示焊盘直径大小为60X80mil(长X宽) DC40 D 表示钻孔
C 表示圆形钻孔（Circle）取第一个字母
40 表示钻孔直径大小为40mil
※椭圆形焊盘钻孔为椭圆形
命名格式：P O60X80 DO20X40
命名说明：PO60 X80 P 表示金属化
O 表示椭圆形焊盘（Oblong）取第一个字母
60X80 表示焊盘直径大小为60X80mil(长X宽) DO20X40 D 表示钻孔
O 表示椭圆形钻孔（Oblong）取第一个字母
20X40 表示钻孔直径大小为20X40mil(长X宽)
※长方形焊盘钻孔为椭圆形
命名格式：P R60X80 DO20X40
命名说明：PR60 X80 P 表示金属化
R 表示长方形焊盘（Rectangle）取第一个字母
60X80 表示焊盘直径大小为60X80mil(长X宽) DO20X40 D 表示钻孔
O 表示椭圆形钻孔（Oblong）取第一个字母
20X40 表示钻孔直径大小为20X40mil(长X宽) ※其它的钻孔焊盘可以此类推
焊盘的建立方法
焊盘分为贴片（又叫表贴）和直插（又叫钻孔）两种，下面的第一个是贴片焊盘，第2、3个是钻孔类焊盘
1.表面贴片焊盘的建立（SMD）以C40为例：其它贴片焊盘可参考
（1）打开焊盘编辑界面如下图（4）所示：
贴片焊盘主意红色框里：Type栏：点选（Single）表示设计贴片式焊盘
Untis栏：点选（mil）单位及精度选择
其它栏与贴片焊盘无关无需填写
另注：经内部商议做焊盘的单位统一用mil(单位)特殊情况除外
图（4）
（2）打开焊盘编辑界面如下图（5）所示：
改变焊
盘形状
图（5）
贴片焊盘只需要对Regular Pad进行编辑：
Regular Pad——BEGIN LAYER(零件外框层，此层面不可压PAD)焊盘实际大小相同
Regular Pad——SOLDERMASK_TOP（防焊层）统一要求比焊盘大5mil
Regular Pad——PASTMASK_TOP（钢板层）焊盘实际大小相同
（3）打开菜单栏：Feports/Padstack Summary,如下图（6）所示的工作框仔细检查焊盘的编辑是否正确：
图（6）
（4）确认后保存为C40.pad
2. 圆形钻孔焊盘（即直插型）（DIP）的建立：以PC60DC40为例单位mil
（1）打开焊盘编辑界面如下图（7）所示：
Type栏：Through (表示设计钻孔焊盘)
Internal layers栏：Optional
Units栏：选用mil单位
Drill/Slot hole栏Hole type : Circle Drill (表示圆形钻孔)
Plating : Plated (表示是金属化)
Drill diameter ：40 (表示钻孔直径为40mil）
其它保持默认值
Drill/Slot symbol栏Figure : Null (表示无形状)
Characters : I (表示钻孔符号是I)
Width : 43 Height : 55
另注：钻孔符号的标示与大小请参考《Allegro 中钻孔符号命名规则及设计方法》
图（7）
（2）打开焊盘编辑界面如下图（8）所示：
·钻孔焊盘需要：Regular Pad 、Thermal Rellerf 、 Anti Pad
·注意焊盘形状选择： Geometry —> Circle
· Layer 选：BEGIN LAYER 、DEFAULT INTERNAL 、END LAYER
SOLDERMASK_TOP SOLDERMASK 统一要求比实际焊盘直径大5mil SOLDERMASK_BOTTOM
PASTEMASK_TOP 和PASTEMASK_BOTTOM 一般不用，所以不设也行。 ·按红色框里的数值填写：Thermal Rellerf ，Anti Pad 的直径大小要比Regular Pad 大15mil ·Flash ：热风焊盘为TR60X75X15（Flash 的大小不一定要大，相等也可以，具体的要看Flash 大小设置方法）
·插针孔不须要钢板层即PASTMASK_TOP 不用
关于热风焊盘请参考《Allegro 中热风焊盘命名规则及设计方法》
（3）打开菜单栏：Reports/Padstack Summary,如下图（9）所示的工作框仔细检查焊盘的编
辑是否正确：
图（9）
（4）确认后保存：PC60DC40.pad
3. 椭圆形钻孔焊盘（即直插型）（DIP）的建立：以PO60X80DO20X40为例单位mil
（1）打开焊盘编辑界面如下图（10）：
Type栏：Through (表示设计钻孔焊盘)
Internal layers栏：Optional
Units栏：选用mil单位
Drill/Slot hole栏: Hole type : Oval Slot (表示椭圆形钻孔)
Plating : Plated (表示是金属化)
Slot size X: 20 （表示在X轴上长度为20）
Slot size Y: 40 (表示在Y轴上长度为40)
其它保持默认值
Drill/Slot symbol栏: 显示灰色不能改动
宽X长系统默认为同钻孔大小相同，形状为椭圆形
图（10）
（2）打开焊盘编辑界面如下图（11）：
·钻孔焊盘需要：Regular Pad 、Thermal Rellerf 、Anti Pad
·注意焊盘形状选择：Geometry—>Oblong (椭圆形)
·Layer选：BEGIN LAYER、DEFAULT INTERNAL、END LAYER
SOLDERMASK_TOP S OLDERMASK统一要求比实际焊盘直径大5mil
SOLDERMASK_BOTTOM
PASTEMASK_TOP和PASTEMASK_BOTTOM一般不用，所以不设也行。
·按红色框里的数值填写：Thermal Rellerf ，Anti Pad的直径大小要比Regular Pad大15mil ·Flash：热风焊盘为TR60X80O75X95（Flash的大小不一定要大，相等也可以，具体的要看Flash大小设置方法）
·插针孔不须要钢板层即PASTMASK_TOP不用
关于热风焊盘请参考《Allegro 中热风焊盘命名规则及设计方法》
图（11）
（3）打开菜单栏：Reports/Padstack Summary，如下图（12）对焊盘的编辑进检查核对是否有误
（4）确定后保存：PO60X80DO20X40
cadence 学习笔记
1. Allegro中我设置了highlight的颜色为白色，但选中后颜色是白蓝相间的，很不方便查看。是什么地方需要设置，哪位大虾告诉哈我？ 答：setup/user preferences/display/display_nohilitefont 这个选项打勾就行了。 2. 不小心按了Highlight Sov后部分线高亮成白色，怎样取消？ 答：这个是用来检查跨分割的，取消的办法是：如果是4层板的话，在电源层跟地层都铺上地网络，然后再按Highlight Sov刷新即可。 3. 如何更改Highlight高亮默认颜色？ 答：可以在Display->Color/Visibility->Display->Temporary Highlight里修改即可，临时修改颜色可以点Display->Assign Color来实现。 4. 如实现Highlight高亮部分网络，而背景变暗，就像Altium Designer那样？ 答：可以在Display->Color/Visibility->Display->Shadow Mode打开该模式，并且选中Dim active layer 即可。 5. 快速切换层快捷键 答：可以按数字区里的“-”或“+”来换层。 6. OrCAD跟Allegro交互时，出现WARNING [CAP0072] Could not find component to highlight 错误等？ 答：OrCAD输出网表，Allegro导入网表，确保两者对的上号，然后在Orcad选中元件，再右键Editor Select，即可在Allegro中选中该元件；反过来，在Allegro中要先Highlight某元件，在Orcad中变会选中该元件。 1.ORcad :首先打开orcad和allegro分别占1/2的窗口界面。然后orcad中Tools/creatnetlist/PCB Editor中Create PCB Editor Netlist下的Options中设置导出网表的路径。然后确定导出网表。 2.Allegro:Files/Import/Logic/ 最底下的Import directory中设置刚才导出网表的路径。然后导入即可，只要不出现error即可。 3.操作互动：首先在allegro中选中高亮display/Highlight，然后到orcad中选中一个元件或者引脚哪么对应的allegro中旧高亮显示了。当然了选中Dehighlight就可以不高亮显示了。 7. 关于盲孔及埋孔B/B Via的制作方法？ 答：可先制作通孔Thru via，然后Setup->B/B via definitions->Define B/B via，如下图，完成后，再在Constraint Manager->Physical->all layers->vias里添加B/B Via即可。
cadence入门教程_修改版
Introduction to Cadence Customer IC Design Environment 熊三星徐太龙编写 安徽大学电子信息工程学院微电子学系
目录 1. Linux 常用命令 (3) 2. 软件的启动 (5) 3. 建立工程 (7) 4. 画原理图 (9) 5. 原理图仿真 (17) 6. 生成symbol (25) 7. 版图 (30) 8. DRC检查 (50) 9. LVS检查 (54) 10. PEX参数提取 (58) 11. 后仿真 (61)
1.Linux 常用命令 目前，电子设计自动化（Electronic Design Automation, EDA）工具多数都基于Linux操作系统，因此在学习使用EDA之前，有必要掌握一些Linux操作系统的基本命令。 1.mkdir mkdir命令让用户在有写权限的文件夹（目录）下建立一个或多个文件夹（目录）。其基本格式如下： mkdir dirname1 dirname2 ... （dirname 为文件夹或者目录的名字） 2.cd cd命令让用户进入一个有权限的文件夹（目录）。其基本格式如下： cd Filename （Filename为文件夹或者目录的名字） cd .. （.. 表示上一层文件夹或者目录） 3.ls ls命令用以显示一个文件夹（目录）中包含的文件夹（目录）或者文件。其基本格式如下： ls Filename （Filename为文件夹或者目录的名字） 如果ls命令后没有跟文件夹（目录）名字，显示当前文件夹（目录）的内容。 ls 命令可以带一些参数，给予用户更多相关的信息： -a : 在UNIX/Linux中若一个文件夹（目录）或文件名字的第一个字元为"." ，该文件为隐藏文件，使用ls 将不会显示出这个文件夹（目录）或文件的名字。如cshell 的初始化文件.cshrc，如果我们要察看这类文件，则必须加上参数-a。格式如下：ls –a Filename -l : 这个参数代表使用ls 的长(long)格式，可以显示更多的信息，如文件存取权，文件拥有者(owner)，文件大小，文件更新日期，或者文件链接到的文件、文件夹。 4.cp cp命令用于文件夹（目录）或文件的复制。其基本格式如下： cp source target 将名为source的文件复制一份为名为target的文件。如果target 文件不存在，则产生文件名为target 的文件，如果target 文件存在，缺省时自动覆盖该文件。 cp file1 file2…dir 将文件file1 file2 ... 都以相同的文件名复制一份放到目录dir 里面。
Cadence学习笔记4PCB板设计
Cadence学习笔记4__PCB板设计 打开PCB Editor，新建一个文件File→New，模板选择Board，文件名为myBoard，点击Browse…选择文件路径，然后点击ok，如下图： 可能因为是破解软件，有的时候一些命令会没反应，保存好文件后，重新打开程序。 这个文档只介绍双层板设计。 设置板子大小： 点击工具栏setup→Design Parameter弹出窗口如下，在Design选项卡下面，单位选择mils，表示这个板子的所有的默认单位都是mil，精度Accuracy选择2，因为后面要出光绘，太大了也没用，大小设置4000*4000，相应的左下角坐标设为-2000和-2000，其余默认即可，第一行两个-2000是第二行两个4000的一半，表示原点在板子中心。一般情况下这里设置的板子应比比实际大小更大一些，特别是宽度，这样有利于摆放元器件。
接着设置栅格点大小，点击工具栏setup Grids，勾选“Grids On”显示栅格点，在非电气属性区域Non-Etch设置为25mil，表示布局<摆放元件）时的最小栅格点为25mil，在电气属性区域All Etch及下面的TOP和BOTTOM设为5mil，表示布线时的最小栅格点为5mil，在All Etch这里的Spaceing x和y可以设置所有层的电气属性栅格点，在下面的TOP和BOTTOM可以单独设置各个层，这里默认的是两层，如果还有更多的层，都会在这里显示。
设置板框： 板框大小就是做出来的板子的实际大小，根据实际情况确定。点击Add→line或左侧工具栏的划线图标，在右侧工具栏选择Options，然后选择类Board Geometry和子类 Outline，其余默认，如下图。其右上角有三个很小的图标，可以点击右上角的图标将其展开，否则鼠标移开后会自动收缩，展开后也可以点击将其收缩。如果不小心点击关掉了这个小窗口，可以在上方工具栏View→Windows勾选Options，同样的Visibility 和Find都可以这么操作。如果Options、Visibility和Find窗口都是点击了展开，那么可以点击将其中一个置于最前。
FPGA学习心得
回想起自己学FPGA，已经有一段时间了，从开始的茫然，到后来的疯狂看书，设计开发板，调电路，练习各种FPGA实例，到最后能独立完成项目，一路走来，感受颇多，拿出来和大家分享，顺便介绍下自己的一点经验所得，希望对初学者有所帮助。 废话不说了，下面进入正题，学习FPGA我主要经历了这么几个阶段： ①、Verilog语言的学习，熟悉Verilog语言的各种语法。 ②、FPGA的学习，熟悉QuartusII软件的各种功能，各种逻辑算法设计，接口模块(RS232,LCD,VGA,SPI,I2c等)的设计，时序分析，硬件优化等，自己开始设计简单的FPGA 板子。 ③、NiosII的学习，熟悉NiosII的开发流程，熟悉开发软件(SOPC,NiosII IDE),了解NiosII 的基本结构，设计NiosII开发板，编写NiosII C语言程序，调试板子各模块功能。先来说说第一个阶段，现在主要的硬件描述语言有VHDL，Verilog两种，在本科时老师一般教VHDL，不过现在 Verilog用的人越来越多，其更容易上手(与C语言语法比较类似),也更灵活，现在的IC设计基本都用Verilog。像systemC，systemVerilog之类的应该还在萌芽阶段，以后可能会有较大发展。鉴于以上原因我选择了Verilog作为我学习的硬件描述语言。 其实有C语言的基础，学起Verilog的语言很简单，关键要有并行的概念，所有的module，assign，always都是并行的，这一点与软件语言有明显不同。这里推荐几本评价比较好的学习Verilog的书籍： ①、《verilog 数字系统设计教程》，这本书对于入门是一本很好的书，通俗易懂，让人很快上手，它里面的例子也不错。但本书对于资源优化方面的编程没有多少涉及到。 ②、《设计与验证Verilog HDL》，这本书虽然比较薄，但是相当精辟，讲解的也很深入，很多概念看了这本书有种豁然开朗的感觉，呵呵。 学习Verilog其实不用看很多书，基本的语法部分大家都一样，关键是要自己会灵活应用，多做练习。 Verilog语言学了一段时间，感觉自己可以编点东西，希望自己编的程序在板子上运行看看结果，下面就介绍我学习的第二个阶段。 刚开始我拿了实验室一块CPLD的开发板做练习，熟悉QuartusII的各种功能，比如IP的调用，各种约束设置，时序分析，Logiclock设计方法等，不过做到后面发现CPLD 的资源不太够(没有内嵌的RAM、不能用SignalTapII，LE太少等)，而实验室没有FPGA开发板，所以就萌生了自己做FPGA开发板的意图，刚好Cadence我也学的差不多了，就花了几天时间主要研究了FPGA配置电路的设计，在板子上做了Jtag和AS下载口，在做了几个用户按键和LED，其他的口全部引出作为IO口，电路比较简单，板子焊好后一调就通了(心里那个爽啊...)。我选的FPGA是cycloneII系列的EP2C5，资源比以前的FPGA多了好几倍，还有PLL，内嵌的RAM，可以试试SignalTapII，用内嵌的逻辑分析仪测试引脚波形，对于FPGA的调试，逻辑分析仪是至关重要的。利用这块板子我完成了项目中的几个主要功能：RS232通信，指令译码，配置DDS，AD数据高速缓存，电子开关状态设置等，在实践中学习起来真的比平时快很多，用到什么学什么动力更大。这个时候我主要看的数据有这几本感觉比较好： ①、《Altera FPGA/CPLD 设计（基础篇）》：讲解一些基本的FPGA设计技术，以及QuartusII中各个工具的用法（IP，RTL，SignalProbe，SignalTapII，Timing Closure Floorplan，chip Editor等），对于入门非常好。 ②、《Altera FPGA/CPLD 设计（高级篇）》：讲解了一些高级工具的应用，LogicLock，时序约束很分析，设计优化，也讲述了一些硬件编程的思想，作为提高用。
Cadence_SPB16.3入门教程——元器件布局 .doc
Cadence_SPB16.3入门教程——元器件布局 2012-03-07 13:50:28| 分类：cadence | 标签： |字号大中小订阅 在摆放元件的时候可以与OrCAD Capture交互来完成。在OrCAD Capture中打开原理图，选择菜单 Options->Perferences，如图3.11所示。 图3.11 OrCAD Capture交互 弹出Preferences对话框，如图3.12所示。 图3.12 Preferences 对话框 点击Miscellaneous标签，将Enable Intertool Communication复选框选中。点击确定关闭对话框。 之后在allegro中打开Placement 对话框的状态下，首先在原理图中点击需要放置的元件使之处于选中状态下，然后切换到allegro中，把鼠标移到作图区域内，就会发现该元件跟随着鼠标一起移动了，在想要放置的位置单击鼠标左键即可将该元件放置在PCB中，cadence的这个交互功能非常的好用，不仅在布局的时候可以这样，在布线仿真的时候都能使用该功能来提高效率。 PCB布局是一个很重要很细心的工作，直接影响到电路信号的质量。布局也是一个反复调整的过 程。一般高速PCB布局可以考虑以下几点： ·CPU或者关键的IC应尽量放在PCB的中间，以便有足够的空间从CPU引线出来。
·CPU与内存之间的走线一般都要做等长匹配，所以内存芯片的放置要考虑走线长度也要考虑间隔是 否够绕线。 ·CPU的时钟芯片应尽量靠近CPU，并且要远离其它敏感的信号。 ·CPU的复位电路应尽量远离时钟信号以及其它的高速信号。 ·去耦电容应尽量靠近CPU电源的引脚，并且放置在CPU芯片的反面。 ·电源部分应放在板子的四周，并且要远离一些高速敏感的信号。 ·接插件应放置在板子的边上，发热大的元器件应放在置在通风条件好的位置，如机箱风扇的方向。 ·一些测试点以及用来选择的元件应放在顶层，方便调试。 ·同一功能模块的元件应尽量放在同一区域内。 在布局的过程中，如果某一元件的位置暂时固定了，可以将其锁住，防止不小心移动以提高效率。Allegro提供了这个功能。点击工具栏的图标按钮，然后点击一下元件，右键选择Done，然后该元件就 再也无法选中了，如果要对已经锁定的元件解锁，可以点击工具栏的图标按钮，然后点击右键Done。 也可以点击该按钮后在PCB画图区域点击右键，选择Unfix All选项来解锁所有的元件。 摆放元件的时候，如果需要将元件放置在对面那一层，可以选中元件后单击右键选择菜单Mirror这时 候该元件就被放置到相反的那一层。 在完成元件的布局后，还要重新画板框以及禁止布线层与禁止摆放层。可以参考上面的画板框方法来 完成这些工作，这里就不重复了。
Cadence学习笔记(十三)
1. 有些特殊的焊盘上要打很多孔，需要在Multiple Drill里设置。 2. .psm是元件封装的数据文件，不能直接编辑，.dra是绘图文件，我们可以用软件打开它对封装进行编辑。 3. 按room摆放： 使用PCB Editor， 1）在PCB Editor里设置room属性，导入网表后,Edit - Properties,在Find by name中选择Comp (or Pin)，点击More，选择需要赋予room属性的元件，弹出Edit Property对话框 ，在左边的Available Properties中选择Room，value=power3v3，然后点击Apply，在Show Properties 窗口可以看到所选的元件都有ROOM=power3v3，这样元件有了room属性； 2）接下来在PCB Editor里添加room区域，Setup - Outlines - Room Outline，在Create/Edit Option 选择Draw Rectangle，在板框内部拉出一个矩形框； 3）按照room属性来摆放，Place - Quick Place，在Placement Filter里选择Place by room，在下拉列表中选择power3v3，点击Place。 使用Capture CIS， 1）选中元件，右键Edit Properties，Filter by选择Cadence-Allegro，找到ROOM编辑，填写power1v6，再切换到
Allegro学习笔记之2——覆铜
Allegro学习笔记之2——覆铜 所谓覆铜，就是将PCB上闲置的空间作为基准面，然后用固体铜填充，这些铜区又称为灌铜。 敷铜的意义： 1)减小地线阻抗，提高抗干扰能力； 2)降低压降，提高电源效率； 3)与地线相连，还可以减小环路面积。 4)也出于让PCB 焊接时尽可能不变形的目的，大部分PCB 生产厂家也会要求PCB 设计者在PCB 的空旷区域填充铜皮或者网格状的地线。 不过敷铜如果处理的不当，那将得不赏失 这是一个实测的案例，测量结果是利用EMSCAN 电磁干扰扫描系统(https://www.360docs.net/doc/b717689744.html, )获得的，EMSCAN 能使我们实时看清电磁场的分布。 在一块多层PCB 上，工程师把PCB 的周围敷上了一圈铜，如图1 所示。在这个敷铜的处理上，工程师仅在铜皮的开始部分放置了几个过孔，把这个铜皮连接到了地层上，其他地方没有打过孔。
在高频情况下，印刷电路板上的布线的分布电容会起作用，当长度大于噪声频率相应波长的1/20 时，就会产生天线效应，噪声就会通过布线向外发射。 从上面这个实际测量的结果来看，PCB 上存在一个22.894MHz 的干扰源，而敷设的铜皮对这个信号很敏感，作为“接收天线”接收到了这个信号，同时，该铜皮又作为“发射天线”向外部发射很强的电磁干扰信号。我们知道，频率与波长的关系为f＝C/λ。 式中f 为频率，单位为Hz，λ为波长，单位为m，C 为光速，等于3×108 米/秒 对于22.894MHz 的信号，其波长λ为：3×108/22.894M=13 米。λ/20为65cm。 本PCB 的敷铜太长，超过了65cm，从而导致产生天线效应。 目前，我们的PCB 中，普遍采用了上升沿小于1ns 的芯片。假设芯片的上升沿为1ns，其产生的电磁干扰的频率会高达fknee = 0.5/Tr ＝500MHz。 对于500MHz 的信号，其波长为60cm，λ/20=3cm。 也就是说，PCB上3cm 长的布线，就可能形成“天线”。所以，在高频电路中，千万不要认为，把地线的某个地方接了地，这就是“地线”。一定要以小于λ/20 的间距，在布线上打过孔，与多层板的地平面“良好接地”。 注意问题： 那么我们在敷铜中，为了让敷铜达到我们预期的效果，那么敷铜方面需要注意那些问题： ?如果PCB的地较多，有SGND、AGND、GND，等等，就要根据PCB板面位置的不同，分别以最主要的“地”作为基准参考来独立覆铜，数字地和模拟地分开来敷铜自不多言，同时在覆铜之前，首先加粗相应的电源连线：5. 0V、3.3V等等，这样一来，就形成了多个不同形状的多变形结构。 ?对不同地的单点连接，做法是通过0欧电阻或者磁珠或者电感连接； ?晶振附近的覆铜，电路中的晶振为一高频发射源，做法是在环绕晶振敷铜，然后将晶振的外壳另行接地。 ?孤岛（死区）问题，如果觉得很大，那就定义个地过孔添加进去也费不了多大的事。 ?在开始布线时，应对地线一视同仁，走线的时候就应该把地线走好，不能依*于覆铜后通过添加过孔来消除为连接的地引脚，这样的效果很不好。 ?在板子上最好不要有尖的角出现（<=180度），因为从电磁学的角度来讲，这就构成的一个发射天线！对于其他总会有一影响的只不过是大还是小而已，我建议使用圆弧的边沿线。
cadence入门教程
本文介绍cadence软件的入门学习，原理图的创建、仿真，画版图和后仿真等一全套过程，本教程适合与初学着，讲到尽量的详细和简单，按照给出的步骤可以完全的从头到尾走一遍，本教程一最简单的反相器为例。 打开终端，进入文件夹目录，输入icfb&启动软件，主要中间有个空格。 启动后出现下图： 点击Tools的Library Manager，出现如下： 上面显示的是文件管理窗口，可以看到文件存放的结构，其中Library就是文件夹，Cell就是一个单元，View就是Cell的不同表现形式，比如一个mos管是一个Cell，但是mos管有原理图模型，有版图模型，有hspice参数模型，有spectre参数模型等，这就列举了Cell的4个View。他们之间是树状的关系，即，Library里面有多个Cell，一个Cell里面有多个View。应该保持一个好习惯就是每个工程都应该建立一个Library，Cell和View之间的管理将在后面介绍。
现在建立工程，新建一个Library，如下左图，出现的对话框如下有图： 在上右图中选择合适的目录，并敲入名字，这里取的是inv，这就是新建的文件夹的名字，以后的各种文件都在这个文件夹下。OK后出现下面对话框 这个对话框是选择是否链接techfile，如果只是原理图仿真而不用画版图，就选择Dont need a techfile，这里我们要画版图，而且有工艺库，选择Attach to an existing techfile，OK 后出现下面对话框：
在technology Library选择tsmc18rf，我们使用的是这个工艺库。Inv的文件夹就建好了，在Library Manager就有它了，如下图： 文件夹建好了后，我们要建立原理图，在inv的Library里面新建Cell如下：
Cadence 16.2 学习笔记(一)
D:\Cadence\SPB_16.3\share\pcb\pcb_lib\symbols 原理图操作 Friday, September 07, 2012 12:47 PM
为什么我的cadence16。3绘制原理图DRC 检测没问题之后，生成网表出现错误呢error initializing COM property pages: 无效指针 ? ? I'm using 16.2 demo version on the 64bit version of Windows 7. When I try to create a netlist, it generates generates an error message saying: "Error initializing COM property pages: Invalid pointer" The netlist creation window has a blank PCB Editor tab, in which I can't generate a netlist for PCB Editor.Anyone knows the solution? Thanks. I found the (partial) solution as following: Error while creating a netlist in Capture My operating system is Vista. I get the error -“Error initializing COM property pages: Invalid pointer ”while trying to generate the Allegro net list. PROBLEM: While creating a netlist in OrCAD Capture 9.2.3, the following error message appears “Error initializing COM property pages: Invalid pointer ”. Why? SOLUTION: This error message appears because of an improper entry in the registry of the pxllite.OCX file. You can solve this problem in the following tree ways: Solution 1: Manually register the Dynamic Link Libraries (.DLL). To manually register the pxllite.ocx file: 1. Choose Start > Run to open the Run window. 2. Type cmd to open the command line window (CTRL+right click, run as admin) 3. Go to
CADENCE快捷键归纳
cadence 快捷键总结 Cadence版图布局软件Virtuso Layout Editor快捷键归纳(也就是Virtuso中说的Bind key) 写在前面：以下我所归纳的快捷键是我在版图培训时通过阅读Cadence帮助文件和菜单命令一个个试出来的，有些我只知道作用而暂时想不到相应的中文翻译。还有一些快捷键帮助文件中有，但我试了没用，可能是要在Unix下吧^_^。希望对学版图设计的有所帮助吧。有不妥的地方还请多多指教啊。 首先介绍下鼠标、键盘操作吧: 1）单击左键选中一个图形(如果是两个图形交叠的话，单击左键选中其中一个图形，在单击选中另一个图形) 2）用左键框选，选中一片图形，某个图形要被完全包围才会被选中。 3）中键单击调出常用菜单命令(很少用，要点两下，麻烦。我们有快捷键的嘛) 4）右键点击拖放用来放大。放大后经常配合F键使用，恢复到全部显示。配合Tab键使用，平移视图。右键还有“Strokes”，就是点住右键画些图线，就能实现调用某些命令。 5）Shift+左键加选图形，Ctrl+左键减选图形。(Cadence菜单中大写表示+按shift，Ctrl 写成^) 6）F1 显示帮助窗口。 7）F2 保存。 7）F3 这个快捷键很有用，是控制在选取相应工具后是否显示相应属性对话框的。比如在选取Path工具后，想控制Path的走向，可以按F3调出对话框进行设置。 8）F4 英文是Toggle Partial Select，就是用来控制是否可以部分选择一个图形。 9）F5 打开。 F6，F7帮助上有，但我试过，没反应-_-!!! 10）F8 Guided Path Create 切换至L90XYFirst。 11）F9 是Filter Size 我不知道怎么用。 12）Ctrl+A 全选。这个和windows下是一样的。 13）Shift+B Return。这个牵扯到“Hierarchy”。我翻译成“层次”。这个命令就是层次升一级，升到上一级视图。
学习笔记-candence16.6-原理图部分
Candence16.6学习笔记目录 一、原理图设计部分 1.针对原理图界面的操作 2.对原理图进行编辑 3.对制作原件的编辑 4.生成网表 5.生成清单和打印设置
一、针对原理图界面的操作 1.Design entry CIS: 进行板级设计时用来画原理图的。 2.PCB Editor:cadence 进行布局布线的软件。 3.Cadence product choices-----OrCAD capture CIS 4.进行原理图页面个性化设置（整体设置） Options-->design template.. （即原理图页面模板） 4.1. 进行原理图页面个性化设置（单页设置） Options-->schematic page propertise.. 5. .drn 文件是建立的工程的数据库文件，包括电路原理图（schematic）、元件库（design cache）、输出文件（outputs）。 6.工具栏的显示、隐藏和自定义 View-->toolbar 7.更改原理图背景颜色 Option-->Preferences.. 8.原理图的放大、缩小 ①快捷键i、o。 ②View-->zoom-->in/out ③按住ctrl ，滚动鼠标。 二、对原理图进行编辑 1.旋转元器件：快捷键R
2.画线：places -->wire 快捷键W 3.任意角度画线：画线时按住shift 4.网络节点：junction 5.删除网络节点：按住“s”键，鼠标左键单击节点，此时出 现一个方框，这时按“delete”键，即可删除。 6. 浏览命令browse 整体浏览：选中.drn 文件Edit-->browse-->parts/nets...... 点击原件标号可以直接定位到该原件。 三、对制作原件的编辑 1.批量放置管脚：place--pin array 2. 批量修改管教：选中需要修改的管脚--- 右键---edit
CADENCE16.3学习心得
CADENCE16.3 学习心得 1原理图 1.1图纸模版的设定 1.1.1标题栏的新建 1.新建一个LIBRARY,从已有设计SCH的design cache把tittle block拷贝到新建的库中， 打开编辑 2.需要插入公式LOGO时可以在库的编辑环境下Place Picture,在指定位置插入LOGO， 将做好的库保存在指定无中文字符的路径下。要使用这个标题栏模版时，在如下图 所示的Library Name栏指定库路径和库名，在Title Block 栏中选择新建的标题名称 1.1.2图纸大小的设定 在Page Size栏中设定图纸的默认大小，一般默认设置A3纸张大小。 以上设置好后便可以新建工程文件，需要注意的是图纸模版的设定对当前的项目是无效的，只对新建的项目有效
1.2原理图页面建立 对于有一定规模的设计一般采用多页设计的原则，按照功能模块进行分页设计，在原理图根目录下放置，系统框图（System:System Block Diagram），原理图修改记录页（Memo:Hardware Modify Record）,多页层次连接关系（System:System Symbol）、电源（POWER），其余原理图按照功能模块建立对应的文件夹，如时钟电路放在CLOCK文件夹下，多层原理图设计文件夹和文件需增加编号确定页面显示顺序，如下图所示： 1.3元件添加和放置 点选PLACE PART后，首先在Libraries栏中选择对应元件的库，然后在Part List栏中选择对应的元件，添加到原理图页面中。 1.4连线和端口的添加 点选PLACE WIRE添加普通走线，点选PLACE BUS增加总线走线，总线标注应注意单线标注为BD0到BD7，总线标注为BD[15:0]时，总线网络标号不能标注为BD[7:0]，否则会由于总线宽度不匹配出现DRC错误。对于没有连接的引脚应该Place No Connect 。 1.5层次化电路图创建 如果电路按照功能模块设计，选择Place Hierachical Block弹出如下对话框：
教学EN_cadence+spectre+使用手册
CS/EE 5720/6720 – Analog IC Design Tutorial for Schematic Design and Analysis using Spectre Introduction to Cadence EDA: The Cadence toolset is a complete microchip EDA (Electronic Design Automation) system, which is intended to develop professional, full-scale, mixed-signal microchips. The modules included in the toolset are for schematic entry, design simulation, data analysis, physical layout, and final verification. The Cadence tools at our university are the same as those at most every professional mixed-signal microelectronics company in the United States. The strength of the Cadence tools is in its analog design/simulation/layout and mixed-signal verification and is often used in tandem with other tools for digital design/simulation/layout, where complete top-level verification is done in the Cadence tools. An important concept is that the Cadence tools only provide a framework for doing design. Without a foundry-provided design kit, no design can be done. The design rules used by Cadence set up in this class is based for AMI’s C5N process (0.5 micron 3 metal 2 poly process). So, how is Cadence set up? Broadly, there are three sets of files that need to be in place in order to use Cadence. 1)The Cadence tools These are the design tools provided by the Cadence company. These tools are located in the /home/cadence directory. They are capable of VLSI integration, project management, circuit simulation, design rule verification, and many other things (most of which we won't use). 2)The foundry-based design kit As mentioned before, the Cadence tools have to be supported by a foundry-based design kit. In this class, we use Cadence design kit developed by the North Carolina State University (NCSU CDK). NCSU CDK provides an environment that has been customized with several technology files and a fair amount of custom SKILL code. These files contain information useful for analog/full- custom digital CMOS IC design via the MOSIS IC fabrication service (https://www.360docs.net/doc/b717689744.html,). This information includes layer definitions (e.g. colors, patterns, etc.), parasitic capacitances, layout cells, SPICE simulation parameters, Diva rules for Design Rule Check (DRC), extraction, and Layout Versus Schematic (LVS) verification, with various GUI enhancements. For more information on the capability of the NCSU CDK, go to https://www.360docs.net/doc/b717689744.html,/CDKoverview.html
cadence封装学习笔记(含实例)
Cadence封装制作实例 这是因为本人现在在学习PCB layout，而网上没有很多的实例来讲解，如果有大师愿意教我那有多好啊，嘿嘿！这里本人把学习cadence封装后的方法通过实例给其他的初学者更好的理解，因为本人也是初学者，不足或错误的地方请包涵，谢谢！ 一. M12_8芯航空插座封装制作 1.阅读M12_8芯航空插座的Datasheet了解相关参数； 根据Datasheet可知： a.航空插座的通孔焊盘Drill尺寸为 1.2mm≈50mil，我们可以设计其焊盘为 P65C50（焊盘设计会涉及到）； b.航空插座的直径为 5.5mm=21 6.53mil，以5.5/2mm为半径； 2.根据参数设计该航空插座的焊盘； a.已知钻孔直径Drill_size≈50mil可知：Regular Pad=Drill_size+16mil 通孔焊盘尺寸计算规则： 设元器件直插引脚直径为M，则 1)钻孔直径Drill_size=M+12mil，M≤40
=M+16mil，40＜M≤80 =M+20mil，M＞80 2)规则焊盘Regular Pad=Drill_size+16mil，Drill_size＜50mil =Drill_size+30mil，Drill_size≥50mil =Drill_size+40mil，Drill_size为矩形或椭圆形 3)阻焊盘Anti-Pad=Regular Pad+20mil 4)热风焊盘Drill_size＜10mil，内径ID=Drill_size+10mil，外径 OD=Drill_size+20mil； Drill_size＞10mil，内径ID= Drill_size+20mil 外径OD= Regular Pad+20mil = Drill_size+36mil，Drill_size＜50mil = Drill_size+50mil，Drill_size≥50mil = Drill_size+60mil，Drill_size为矩形或椭圆b.按照通孔焊盘计算方式我们命名为P65C50，打开Pad_Designer； File\NEW,点击Browse，选择文件所放路径，新建P65C50.pad文件 新建好文件后，设置相关参数：
cadence培训心得
张老师： 您好！ 非常感谢张老师提供了这样一个珍贵的学习机会。J谢谢！ 我已经顺利完成了北京中关村Cadence软件学院IC设计提高班逻辑设计专业2004年7月11日至8月1日的暑期培训，顺利地回到北航开始新的学习生活，现对这段愉快而有意义的培训总结如下表所示。 总的来说，这段时间主要是对ic设计流程和cadence的前端设计工具使用基本方法做了一些熟悉。我也很希望学以致用。但其实这一段的学习主要是数字设计方面的，也许在学习方法和基本概念上，是个抛砖引玉的作用？以帮助今后对数字模拟混合信号集成电路有所了解和进步？ 此致 敬礼 Siceng ：P 2004年8月3日星期二17：20－8月8日星期日12：10 >> 培训前技术背景 ? 学习过Verilog HDL、模拟电路、数字电路、集成电路与系统分析设计方法等电子方面的专业课，能简单理解逻辑设计，CMOS技术的基础知识及各自相关术语 ? 学习过信号与系统、概率论与数理统计、随机过程、通信原理、数字信号处理、自适应信号处理等通信方面的专业课 ? 学习过微机原理、数据结构与算法、C语言程序设计等计算机方面的专业课 ? 使用过protel, 伟福单片机, modelsim, maxplus II,ic50, virtuoso等EDA工具 ? 但没参与过通信系统的算法仿真，也没参加过IC设计项目，没有实质性进入课题，也没写过学术论文，为课题组做过贡献。 ? 需要增加实践经验，提高动手能力，练手，逐步参与哪些课题，负责具体任务。并在实践中根据需要补充基础知识。在专业基础、工程数学、软件开发、硬件设计等各方面，有侧重点地补充知识。并且不但动手能力和实践经验有待于提高，自律能力也有待于增强：应抓紧时间完成各项任务，和老师，同学们经常交流，对自己有信心，对困难有勇气，主动面对各种挑战。：） ? 学无止境。这几年时间有限，需要尽快找到方向、把压力转化为动力，勤奋实践，努力钻研，提高自己的实力。张老师说过，我这一年为了开题，为了查资料、看文献、整理综述，为了设计具体实践方案，为了将来写出合格毕业论文，从理论研究价值、实践应用前景、到科技论文的阅读等各方面，都要做大量的准备工作。 >> 预期目标及实际效果 1 了解国内外业界IC设计方面当前的最先进设计方法和动态 了解了基本概念、流程、术语、方法，算是入门。但经验不足，今后专业背景功底（多看书刊）和项目实践（多做课题）有待加强。 2 掌握先进EDA工具的使用流程和方法 走马观花做了一些实验，但要具体熟练操作并知道为什么要这么做，还需要在工作中进
cadence入门教程
Cadence 系列软件从schematic到layout入门 一．客户端软件使用及icfb启动 要使用工作站上的软件，我们必须在PC中使用xwinpro等工具连接到工作站上。从开始菜单中，运行xwinpro的xSettings,按照下图设置： 点击上图的Settings在出现的窗口中按如下设置（connect host选择为192.168.1.137）：
设置完后，从开始菜单中运行xwinpro的xsessions,应该就可以进入登陆界面，用户名为user1,密码为root。 二、Schematic Cadence系列软件包含了电路图工具Schematic，晶体管级电路仿真工具Spectre，以及版图工具Virtuoso等。一般来说，我们先用Schematic画好电路原理图然后进行仿真，最后用Virtuoso手动画版图或者直接进行版图综合，最后对版图进行L VS,DRC等验证。 在登陆进工作站后，点击鼠标右键，选择tools——>terminal，在弹出的terminal窗口中敲入命令icfb&就可以启动cadence了。 图1 icfb的主界面 我们以建立一个反相器电路为例子： 在icfb中，任何一个电路，不论是已经存在的可以引用的库，还是用户新建立的一个电路，都是一个library. 一个library一般有若干个Cell(单元电路)，每个cell有若干个
schematic(电路原理)和若干个layout（版图）。所以，我们要做的第一步，就是先创建一个自己的“库”，File菜单->new->library 图2 新建一个库的界面 从这个新建一个library的界面，我们必须输入新建立的库的名称，并且选择好这个库应该存放的目录，然后注意看右边的三个选项，关于新建立的库是否需要链接到Technology File 的问题。首先，这个Technology File一般是指工艺库，由Foundry提供。如果最终做的电路是需要画出Layout(版图)的，就必须要有工艺库，如果不需要画Layout，那就可以不需要工艺库。由于我们需要演示这一步，所以就选择Attach to an existing techfile。(也可以在建立之后，再Attach to an existing techfile)。 输入name: testinv, （大家在做的时候自己起一个名字）。 现在，我们就已经建立好了一个新的“库”，为了给这个库增加schematic(电路图)和Layout(版图)我们就必须对这个库进行“管理”，从icfb的主菜单(图1)中的Tools菜单->Library Manager.