印刷电路板的电磁兼容问题2014-4-20
印刷电路板(PCB)开发技术中电磁兼容研究
印刷电路板（PCB）开发技术中电磁兼容研究电磁兼容性(EMC，Electromagnetic Compatibility)是指电子设备在各种电磁环境中仍能够协调、有效地进行工作的能力。
电磁兼容性设计的目的是使电子设备既能抑制各种外来的干扰，使电子设备在特定的电磁环境中能够正常工作，同时又能减少电子设备本身对其它电子设备的电磁干扰。
印刷电路板(PCB)设计中的电磁兼容性涉及多方面因数，以下主要从三大部分加以阐述，具体选择要综合各方面因数。
一印刷电路板整体布局及器件布置 1.一个产品的成功与否，一是要注重内在质量，二是兼顾整体的美观，两者都较完美才能认为该产品是成功的；在一个PCB板上，元件的布局要求要均衡，疏密有序，不能头重脚轻或一头沉，过孔要尽量少；电路板的最佳形状为矩形。
长宽比为3：2或4：3;4 层板比双面板噪声低20dB.6层板比4层板噪声低10dB，经济条件允许时尽量用多层板。
2.电路板一般分模拟电路区(怕干扰)，数字电路区(怕干扰、又产生干扰)，功率驱动区(干扰源)，故步板时要合理地分成三区。
3.器件一般选择功耗低，稳定性好的器件，而且尽量少用高速器件。
4.线条有讲究：有条件做宽的线决不做细;高压及高频线应园滑，不得有尖锐的倒角，拐弯也不得采用直角。
地线应尽量宽，最好使用大面积敷铜，这对接地点问题有相当大的改善。
5.外时钟是高频的噪声源，除能引起对本应用系统的干扰之外，还可能产生对外界的干扰，使电磁兼容检测不能达标。
在对系统可靠性要求很高的应用系统中，选用频率低的单片机是降低系统噪声的原则之一。
以8051单片机为例，最短指令周期1?s时，外时钟是12MHz。
而同样速度的Motorola 单。
PCB电磁兼容问题处理办法
PCB电磁兼容问题处理办法
印制电路板是电子设备中最重要的组成部分。
随着电子技术的普及和集成电路技术的发展，各种电磁干扰问题纷纷出现，由于电磁干扰造成的经济损失也在增加。
因此，电磁兼容越来越重要。
本文旨在分析PCB 中出现电磁干扰的原因，并对探讨其规避办法。
PCB 中的电磁干扰
PCB 干扰主要分为两种。
一种来自PCB 内部，它主要是因为受邻近电路之间的寄生耦合及内部组件的场耦合的影响，信号沿着传输路径有串扰。
例如PCB 上的电容器，特别是那些在高频场合下使用的电容器。
我们可以把它看作一个LCR 电路，因为电容实际在电路中工作时，一般都会产生等效电感和阻抗，电容都有自谐振频率，在自谐振频率下，电容器呈现容性。
在高于自谐振频率时，电容呈现感性，阻抗随着频率的增高而增大。
另一种电磁干扰来自PCB 的外部，它又分为辐射干扰和敏感元两种问题。
辐射主要来于时钟和其他周期信号的谐波源，还有一些电子设备或者仪器中由于有电压和电源的跳变，产生二次谐波。
规避PCB 电磁干扰，主要从以下几点着手：
1、合理设计原理图
在设计一个电路板时，首先要进行的是原理图的设计。
设计原理图一般使用Altium Designer 软件进行操作，所用器件均可以原理图库中进行筛选，若原理图库中没有所要选择的器件，可以自行绘制。
绘制好原理图之后需要进行自动检测，检查绘制过程中是否有明显的错误。
在原理图绘制完成后，可以进行印制电路板的设计。
自动布线的结果总是差强人意，需要人手工进行布局和布线。
而在设计印制电路板时，电磁兼容问题。
印制电路板的电磁兼容设计
印制 电路板的 电磁兼容设计
文／ 矫建法
பைடு நூலகம்
随 着 电子技 术 的迅 速发 展 ， 各 类 电子 产 品的种 类 和数 量 不断 增 多，功 能也 越 来越 齐 全， 印制 电路板 （ Ｐ Ｃ Ｂ）的集成度 也逐 渐提 高，凸显 出了电磁 兼容性的 问题 ， 要 想让 电子 电路 运 行 达到 最佳 效 果 ，对 电磁 兼容 设 计进 行深 入 考 虑十分必要 。本文基 于上 述背景， 对Ｐ Ｃ Ｂ板 的 电磁 兼 容设 计 进 行 了 研 究，希 望 能为设 计 人 员提 供借
同降低 电源平面 阻抗 ，同时可获得 良好的滤波 效果； （ ２ ）邻近层 关键信 号禁止 跨越分割 区， 避 免信号环路增大，从而减少 强辐射 ，降低干
采用布线折线 的方法 ，折线无 需 ９ ０ 。 ，但 Ｐ Ｃ Ｂ 扰敏 感度 ； 板尽可能采用 ４ ５ 。 ： （ ３ ）时钟 、高频、高速 这些关 键信 号需 （ ３ ）时钟 、模拟 电压输 入线 以及参 考 的
２ Ｐ Ｃ Ｂ 板 元器 件布局 低集成度 的电路，出于制造成本 的考虑 ，大部
分民用 电子设备均 是采用单面或双面板 。但这 元器 件布 局首 先应 考虑 到 电路系 统 的机 两种结构 自身产生 的电磁辐射较强 ，对外界 的 械 结构，将所有定位严格 的元器件放 置好并进 干扰极为敏感 。 行定 位锁 定，若 器件 质量 较大 则 不能 直接 在 （ ２ ）多层板在 高密度布 线和高集 成度芯 Ｐ Ｃ Ｂ板上 安装 ，需 在机 壳 上另 设支 架。考 虑 片电路 中较为 常用 ，若信 号频率高且 电子元器 到 电磁 兼容性，元器件布局需遵循 以下设计 原 件 密集 ，尽 量选择 四层 及 以上的 Ｐ ＣＢ板。在 则 ： 多层 板设计 中可专 门设置 电源层 和接地层，缩 （ １ ）发热元件 需设置 在偏上方 或边缘 部 短信 号线与地线 的距 离，这样就 能大幅度减小 位 ，与关键集成 电路保 持距离，便于散热； 所有 信号的 回路面积 ，从 电磁兼容角度考虑 ， （ ２ ）连接 器和引脚需根据元件在 Ｐ Ｃ Ｂ板 多层板 可有 效减 少辐射 ，并提 高 Ｐ Ｃ Ｂ板 抗外 上 的位置 确定 稳 固，最好在 Ｐ Ｃ Ｂ板 的同一侧 界干扰 能力 。 安放 ， 两侧避免引 出电缆 ， 减少共模 电流辐射； ｉ ． ２单 面板设计 （ ３ ）对 外界干扰 敏感性 高的元件 需进行
PCB的板级电磁兼容问题
PCB的板级电磁兼容问题一、（芯片）（集成电路）现状现阶段，（电子）系统正向高速化和高密度化飞跃发展。
在电子系统的设计过程中，系统的体积越来越小，IC引脚（in（te）grated circuit,集成电路）却越来越多，因此（PCB）（Printed Circuit Board,印制电路板）上的元件与布线越来越密集；与此同时，（信号）的（时钟）频率越来越大，并且信号上升沿越来越陡峭。
这些因素都导致了电磁环境的日益复杂，设备之间以及设备内部因互感和互容引发的种种（电磁兼容）问题已不容忽视。
这一问题在现今的强辐射源与高功率（微波）系统中也显得日益突出。
如在某高功率微波系统中，需要在限定的体积和尺寸下，采用（FPGA）芯片实现对多路（电机）的并行控制，就需要设计高速高密度的PCB。
本文就研究该情况下PCB的板级电磁兼容问题，主要包括信号完整性（Signal Integrity, SI）和（电源）完整性（PowerIntegrity，PD问题。
二、信号完整性及电源完整性问题信号完整性概括地说，是指信号在信号线上传输质量的好坏。
在（数字电路）中，体现在信号能在电路中能以正确的电压、带宽和时序做出响应。
若在PCB中，信号可以以正确的电压大小、带宽和时序都到达接收端，就能说明该PCB具有较好的信号完整性。
如果不能，则说明PCB中岀现了严重的信号完整性问题。
在高速高密度的数字电路中，信号完整性问题大致表现在一下几个方面：振铃、过冲、欠冲和时延等。
为了正确读取数据并对数据进行处理，数据在集成电路中需要在时钟边沿的前后处于稳定状态。
这个时间段内，如果信号不稳定或者发生状态的改变，集成电路就可能误判甚至发生丢失部分数据的情况，影响信号的正常传输。
如图1所示，若岀现振铃、上冲或下冲等信号完整性问题，就会影响数据的正常传输，从而影响PCB的正常工作，也可以从眼图直观判断信号传输的好坏，如图2图1PCB中信号完整性问题的表现图2 表征信号完整性问题的眼图信号完整性问题既会导致信号明显的失真和时序混乱，也会造成数据的错误，从而造成系统出错甚至瘫痪。
印制电路板的设计及电磁兼容问题
在整个研发印制电路板的工作中，最重要的也是第一个要进行的工作就是明确设计框架，画出原理图。
通常情况下，设计人员都会选择AltiumDesigner软件来开展描画和设计工作，大部分的元器件都能够在该软件的样本中找到，有少部分不在图库里面,需要设计者自己勾绘制作出来。
当绘制完成整个原理图形之后，再经过严密的检查和测试，一旦发现其中的失误或者错误的地方必须及时修正。
在确保设计出来原理图没有任何问题之后，再按照这个设计图研发印制电路板。
AltiumDesigner这个软件能够使得原理图转换为PCB图，可是这个软件的自动程度还是有限度的，布线效果往往不能使人满意，所以必须通过设计自己进行布线工作。
同时，设计印制电路板时，必须重点考虑的一个问题就是电磁兼容问题，设计出合适的技术方案。
恰当的安置各个不同元器件的位置，精确布置安排各个走线，可以最大程度的避免电子干扰现象的频繁出现[2]。
2 PCB中的电磁干扰解析印制电路板运行过程中会经常受到各种各样的电磁干扰问题，其中受到的干扰大致分成两类。
一类来源于印刷电路板自身，由于挨着比较近的线路之间会发生寄生耦合现象，而信号的整个运输线路就会受到干扰[3]。
另一类就是串扰问题。
串扰顾名思义就是比较的混乱，即不同信号线之间进行能量的随意转换，由互感或者互容而引起各种噪音。
其中，互感和互容属于产生串扰问题的重要原因。
3 印制电路板设计的抗干扰方法■3.1 选用合适的印制电路板研生产材料印制板的选材是非常重要的，目前国际通用的为环氧树分析各种材料的特征，选用合适的原材料[4]。
■3.2 科学布置印制电路板的叠层印制板的层排列也是有原则的，合理的排列各层对印制板的抗干扰能力十分有益。
第一，将电源平面与地平面相邻，这样可以形成耦合电容，并与电路板上的去耦电容一起降低电源平面的阻抗，同时获得较宽的滤波效果；第二，参考面的选择应优选地平面电源；第三，相邻层的关键信号不跨分割区；第四，相邻层走线时，最好是形成垂直。
印制电路板的电磁兼容问题
印制电路板的电磁兼容问题印制电路板（ＰＣＢ）易于制造，性能可靠，价格便宜，因此广泛地应用于各种电子设备中。
近年来，随着电子技术的发展，印制电路板上微处理器和逻辑电路中的时钟速率越来越快，信号的上升／下降时间越来越短，同时，板上器件密度和布线密度不断增加，印制电路板的电磁兼容问题变得日益突出。
在电磁兼容层面分析印制电路板，要考虑三个基本问题：保证信号在板上可靠地传输，确保信号的完整性（Signal Integrity）；抑制电磁干扰ＥＭＩ的传播；加强防护，防止因为抗扰度不足引起灵敏度故障（Susceptibility Failure）。
对于相对低频的信号（信号的频谱上限为100MHz），通常可以不考虑上述的问题。
但是当信号波长（λ）与信号线长度（ｌ）可相互比拟时（ｌ≥０．１λ），就需要考虑印制线的几何尺寸、布线、线间间隔以及传输信号的上升、下降时间，脉冲宽度与周期等因素，以致需要用传输线理论(在某些场合需要用微波理论）来正确地分析信号的传播。
印制电路板上的印制线通常可以用微带线或带状线模型来模拟。
微带线模型由介质基片一边的导体带和基片另一边的金属接地板构成，它可用来模拟ＰＣＢ表面层的印制导线。
带状线模型由上下接地导体和中间导体带构成，接地板和导体带之间是绝缘介质，它可以模拟多层ＰＣＢ中间层的印制导线。
一、信号完整性ＰＣＢ上的信号完整性问题主要包括时延、阻抗不匹配、地弹跳（Ground Bounce)、串音等。
信号完整性问题会影响电子器件的稳定工作。
(１)信号时延：对于高频信号，传输时延应该是电路设计者考虑的最基本的问题之一。
传输时延与信号线的长度、信号传输速度的关系如下：式中：ｃ—真空中的光速；εreff有效的相对电导率；ｌｐ—信号线的长度。
εreff与传输线周围介质有关，对于微带传输线来说，ε介于板的相对电导率与空气相对电导率之间。
在大多数系统中，信号传输线长度是影响时钟脉冲相位差(colock skew)的最直接因素。
印刷电路板(PCB)的电磁兼容性设计
印刷电路板(PCB)的电磁兼容性设计
引言
电磁兼容（EMC）指的是一个产品和其他产品共存于特定的电磁环境中，而不会引起其他产品或者自身性能下降或损坏的能力，即产品和其他产品能够“和平共处”，彼此间的电磁干扰(EMI)不会影响产品的正常工作。
引起电磁干扰的原因是多方面的，主要可归结为过高的工作频率或不合理的布局布线。
在高频化趋势不可避免的情况下,一个好的PCB设计，应着重从元器件布局、时钟电路设计、电源设计、接地设计、静电防护设计等方面进行综合考虑。
整体布局布线设计
a.整体布局
整体布局是PCB设计的第一步，合理的布局不但可以增加PCB的视觉美感，还可以提高产品的电磁兼容水平，一般来说，器件的整体布局应遵循以下原则：
(1) 围绕各功能电路的核心元件进行布局，保证各元器件沿同一方向整齐、紧凑排列，易受干扰的元器件不能相邻布置，以防止信号间耦合；
(2) 处理敏感信号的元件要远离电源、大功率器件等，并且不允许敏感信号线穿过大功率器件，热敏元件应远离发热元件，温度敏感元件宜置于温度最低的区域；
(3) 加大具有高电位差元器件之间的距离，防止它们放电而引发短路,并可在无铅时代减少CAF (Conductive Anodic Filament)发生的可能性。
同时，高电压元器件应尽量布设在调试时手不易触及的地方，并加以绝缘保护；
(4) 对于高频电路，推荐采用菊花链布线或星形布线，并且高速数字信号。
试析PCB设计中的电磁兼容问题
试析PCB设计中的电磁兼容问题摘要：在目前的环境下， EMC是影响电子装备（系统）综合性能的主要因素之一， EMC的合理解决对提高其综合性能起着举足轻重的作用。
因此，本文从简单的 EMC入手，剖析了 PCB设计 EMC的一些关键问题，并探讨了 EMC设计中的一些常见问题和解决办法。
期望通过本项目的研究，能够有效地解决 PCB的 EMC问题，提升国内 PCB的整体技术水平。
关键词：印刷电路板； EMC；前言印刷线路板（PCB）是一切电子器件不可或缺的承载部件，其设计品质与设计性能将对电子器件的可靠性与稳定性产生重要影响。
所以，在印刷电路板上，需要有高品质的印刷电路板。
而电磁兼容问题是现阶段电子设备研发过程中的一个核心问题，做好电磁兼容设计工作，增强电子设备的电磁兼容性是确保电子设备（系统）正常工作的关键。
从这一点可以看出，在理解电磁兼容的前提下，对PCB设计中的电磁兼容的设计要点以及常见的电磁兼容问题的处理办法进行深入探讨，这对提高 PCB的设计水平，保证其设计的品质与新时代的最新需求相一致，有着非常重要的影响和意义。
1 电磁兼容概述按照 IEC （国际电气委员会）标准中的有关定义，电磁兼容（EMC）是指电子设备（系统）在所处电磁环境中能够正常、稳定的工作，而且自身工作不会对相同环境中的其他电子设备（系统）产生干扰。
从以上的说明中，我们可以看到，EMS (Electromagnetic Insulator, EMS）和 EMI (Electromagnetic Insulator, EMI）这两个方面的内容。
有关技术研究发现， EMC的发生有三个条件：（1）要在一定的空间中进行[1]。
它没有明确的尺寸界限，从一张积木到一间屋子，到一整个世界；(2)干扰的发射器和干扰的感受器必须都有；(3)需要某些媒介通路（偶联通路），如：空间通路、公用阻抗通路、公用电网等，才能将干扰发送者与干扰接收者之间的共存有机地联合起来。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
元器件与EMC
边沿率
选择数字元器件时通常根据制造商提供的逻辑门的传输延时
来考虑，而没有考虑输入、输出信号的实际边沿率
产生射频能量的主要因素是边沿率，不是运行频率 对于电磁兼容来说，元器件的边沿率是首先要考虑的问题， 而时钟速度只是其次要考虑的问题
元器件的实际运行速度比标称的速度要快
选择满足要求的速度较慢的元器件更有利于减小 EMI
PCB的电磁兼容问题
1.
2. 3. 4. 5. 6. 7.
信号的完整性
元器件与EMC 地线和电源线的干扰及抑制 线路板的电磁辐射及抑制 PCB的分区与分层 I/O接口的布线 集成电路的EMC抑制
PCB信号完整性分析
信号完整性（Signal Integrity，简称SI）是指信号线上的信
号质量及信号定时的准确性
对于邻近布线网络上不同信号之间的串扰分析 阻PCB板具有很好的控制阻抗 特性
要求PCB上某部分的阻抗尽量为一个固定值，信号在传输过程中 畸变和衰减最小，保证信号的完整性
考虑布线网络的几何拓扑结构，PCB绝缘层的电介质特
性以及每一布线层的电气特性
PCB信号完整性分析
-40dB/dec
V( or I) = 0.2A/Ttr f 2
1/d
1/tr
频率（对数）
PCB信号完整性分析
PCB的信号完整性(电磁兼容)设计流程
印刷电路板的电磁兼容问题
1.
2. 3. 4. 5. 6. 7.
信号的完整性
元器件与EMC 地线和电源线的干扰及抑制 线路板的电磁辐射及抑制 PCB的分区与分层 I/O接口的布线 集成电路的EMC抑制
地线和电源线的干扰及抑制
典型的门电路输出级(图腾柱输出)
R1
R2
R4 Q3 Q2
ICC
VCC
Q1
输出为高：Q3导通， Q4截止 输出为低：Q3截止， Q4导通 这两种状态都在电源 与地之间形成了高阻 抗，限制电源电流
I驱动
被 驱 动 电 路
R3
Q4 Ig Vg I放电
I充电
电源线、地线噪声电压波形
M
若：L1 = L2
L= ( L1 + M ) / 2
对于数字电路，地线阻抗决不是地线电阻。 例如，宽0.5mm的印制线，每英寸电阻为12m，电感是15nH，对于 160MHz的信号，其阻抗为9.24，远大于直流电阻。
地线网格
每个芯片的近旁
应该有地线，往
往每隔1~1.5cm 布一根地线
地线网格抑制地线噪声电压(mV)的效果
远场：
E = 1.3×10-8IAf2/D
（V/m）
常用的差模辐射预测公式
测量电场辐射时都存在地面反射，因此要考虑这个因素。
根据电磁兼容分析中考虑最坏情况的原则，往往将场强乘 以2
考虑地面反射时： E = 2. 6 ×10-8IAf 2/D （V/m）
逻辑电路满足EMI指标允许的环路面积
逻辑 上升 不同时钟频率允许的面积（cm2 ） 电流 4 10 30 100 MHz 系列 时间 4000B 40 6 1000 400 74HC 74LS 74AC 74F 74AS
信号在互连线上的传输具有反射、串音干扰、延迟和畸变等
如何处理高速信号的电磁兼容问题成为PCB设计能否成 功的关键因素
PCB研究的主要问题
布线网络本身的信号完整性，主要分析印刷线之间的互
扰及串音干扰问题
实际布线网络可能产生的电磁辐射和电磁干扰，分析印 刷线作为源向外辐射情况
电路板本身抵抗外部电磁干扰的能力，分析印刷线上作 为接收器受到的干扰程度
电子电路电磁兼容设计中有两个问题必须明确
用于电磁兼容设计的带宽与电子电路的不同
不能用脉冲重复周期决定的频带作为印制电路板的电
磁兼容设计带宽
电磁兼容设计的频率范围
除了基本频率外，再考虑谐波因素，通常取 10倍频
脉冲信号的频谱
tr
谐波幅度 （电压或电流）
d
A
T
-20dB/dec
V( or I) = 2A(d+tr)/T V( or I) = 0.64A/Tf
振铃
延迟错误
上冲／下冲
多次跨越逻辑电平阈值
PCB信号完整性分析
传输线不连续导致的振荡及反射
源端与负载端阻抗不 匹配引起线上反射， 负载将一部分电压反 射回源端 布线的几何形状 不正确的迹线端接 经过连接器的传输 电源平面的不连续 走线阻抗的变化
PCB信号完整性分析
信号的过冲(overshoot)——第一个峰值或者谷值超过设定
电压
下冲(undershoot)，是指下一个谷值或者峰值 过大的过冲能够引起保护二极管工作，导致过早失效 过分的下冲能够引起假的时钟或者数据错误（误操作）
PCB信号完整性分析
信号振铃（ringing）和环绕振荡（rounding）由线上过度
的电感和电容引起
振铃属于欠阻尼状态，环绕振荡属于过阻尼状态 振铃可以通过适当端接予以减小，但不可能完全消除
高频情况下无源元件的模型
无源元 件 导线 （PCB 的迹线）
Z
低频下的集 中参数模型
高频下的集中参数 模型
Z
频率响应
f
电阻
f
Z
电感
f Z
电容
f
Z
变压器
f
印刷电路板的电磁兼容问题
1.
2. 3. 4. 5. 6. 7.
信号的完整性
元器件与EMC 地线和电源线的干扰及抑制 线路板的电磁辐射及抑制 PCB的分区与分层 I/O接口的布线 集成电路的EMC抑制
输出 ICC VCC Ig
Vg
地线干扰对电路的影响
1
寄生电容
3
2
4
地线上的这些干扰不仅会引起电路的误 操作，还会造成传导和辐射发射。为了 减小这些干扰，应尽量减小地线的阻抗
线路板走线的电感
S
W I
L = 0.002S[2.3lg ( 2S / W ) + 0.5] H
I
L = ( L1L2 - M2 ) / ( L1 + L2 - 2M )
6 6 3.5 3 1.4
20 50 80 80 120
50 20 5.5 5.5 2
45 18 2.2 2.2 0.8
18 7.2 0.75 0.75 3
6 2.4 0.25 0.25 0.15
各环路中电流的频率相同时有叠加关系：N个环路辐射，乘以 N 各环路中电流的频率不同则没有叠加的关系: 分散时钟频率 在设计电路时，尽量避免使用同一个时钟来获得不同的同步信号
测量串音时使用dB为单位
X talk(dB)
Vvictim 20 log Vsource
串音
Z L1 ZL2
Z L1
绝缘介质
ZL2
t
地平面
Vs
Z s1 Vs1 Zs2 Vs 2
G(0V)
Csv M SV
t
Csg
Zg
串音包括电容耦
Z S1
ZS 2
Cvg
G(0V)
合和电感耦合
电磁兼容设计的带宽
铁氧体 电源 用铁氧体增加 电源端阻抗
注意铁氧体安装的位置
粗线
地
细线
用细线增加电 源端阻抗
接地线面
印刷电路板的电磁兼容问题
1.
2. 3. 4. 5. 6. 7.
信号的完整性
元器件与EMC 地线和电源线的干扰及抑制 线路板的电磁辐射及抑制 PCB的分区与分层 I/O接口的布线 集成电路的EMC抑制
线路板的电磁辐射及抑制
PCB信号完整性分析
串音干扰（简称为串扰）是由同一PCB板上的两条信号线 与地平面引起的，故也称为三线系统
串音是指出现在迹线之间、导线之间、迹线－导线之间、安
装电缆之间、元件之间不期望的电磁场耦合
串音由电路网络中的电流和电压引起的，类似于天线耦合 PCB板层的参数、信号线间距、驱动端和接收端的电气特性 及线端接方式对串音都有影响
高频情况下无源元件的模型
在高频情况下分布电感与分布电容：PCB板的引线、过孔、
电阻、电容、接插件等
过孔大约引起0.6pF的电容 集成电路封装材料引入2~6pF电容 线路板上的接插件有520nH的分布电感 一个双列直插24引脚集成电路插座引入4~18nH分布电感 分布参数低频时可忽略，对高速系统必须予以特别注意
远场区内:
E = 0.63 ILf /D
V/m
V/m
考虑地面反射： E = 1.26 ILf /D
怎样减小共模辐射
E = 1.26 I
共模电流辐射强度比差模辐射高37dB
外拖电缆的共模辐射
不要试图通过将电路与大地“断开” 来减小共模
辐射
将电路与大地断开仅能够在低频减小共模电流。而 在低频时，辐射并不是主要的问题 高频时寄生电容形成的通路阻抗很小
实际电缆上的共模电流不仅由电缆中传输的差模信
号产生，而且还会由机箱内电路产生的差模辐射感
良好的信号完整性是指在需要的时候具有所必需达到的电压 电平值 差的信号完整性不是由单一因素导致，而是板级设计中多种 因素共同引起
PCB信号完整性分析
信号完整性问题包括：反射、过冲、振荡、地弹、串扰等
PCB信号完整性分析
对于同一布线网络上同一信号的反射分析、阻抗匹配分 析、过冲分析、信号时序分析