逻辑门及组合逻辑电路
数字逻辑电路基础知识整理
数字逻辑电路基础知识整理数字逻辑电路是电子数字系统中的基础组成部分，用于处理和操作数字信号。
它由基本的逻辑门和各种组合和顺序逻辑电路组成，可以实现各种功能，例如加法、减法、乘法、除法、逻辑运算等。
下面是数字逻辑电路的一些基础知识整理：1. 逻辑门：逻辑门是数字逻辑电路的基本组成单元，它根据输入信号的逻辑值进行逻辑运算，并生成输出信号。
常见的逻辑门包括与门、或门、非门、异或门等。
2. 真值表：真值表是描述逻辑门输出信号与输入信号之间关系的表格，它列出了逻辑门的所有输入和输出可能的组合，以及对应的逻辑值。
3. 逻辑函数：逻辑函数是描述逻辑门输入和输出信号之间关系的数学表达式，可以用来表示逻辑门的操作规则。
常见的逻辑函数有与函数、或函数、非函数、异或函数等。
4. 组合逻辑电路：组合逻辑电路由多个逻辑门组合而成，其输出信号仅取决于当前的输入信号。
通过适当的连接和布线，可以实现各种逻辑操作，如加法器、多路选择器、比较器等。
5. 顺序逻辑电路：顺序逻辑电路由组合逻辑电路和触发器组成，其输出信号不仅取决于当前的输入信号，还取决于之前的输入信号和系统状态。
顺序逻辑电路可用于存储和处理信息，并实现更复杂的功能，如计数器、移位寄存器、有限状态机等。
6. 编码器和解码器：编码器将多个输入信号转换成对应的二进制编码输出信号，解码器则将二进制编码输入信号转换成对应的输出信号。
编码器和解码器可用于信号编码和解码，数据传输和控制等应用。
7. 数字信号表示：数字信号可以用二进制表示，其中0和1分别表示低电平和高电平。
数字信号可以是一个比特（bit），表示一个二进制位；也可以是一个字（word），表示多个二进制位。
8. 布尔代数：布尔代数是逻辑电路设计的数学基础，它通过符号和运算规则描述了逻辑门的操作。
布尔代数包括与、或、非、异或等基本运算，以及与运算律、或运算律、分配律等运算规则。
总的来说，数字逻辑电路是由逻辑门和各种组合和顺序逻辑电路组成的，它可以实现各种基本逻辑运算和数字信号处理。
门电路和组合逻辑电路
解
8.1逻辑代数基础知识
二进制整数转换为十六进制数的方法是：将二进制整数从最低 位开始，每四位一组，将每组都转换为一位的十六进制数。 例8-3 写出二进制数10011101010的十六进制表示。 解 因为 0100 1110 1010 ↓ ↓ ↓ 4 E A 所以，（10011101010）2=（4EA）16 ②十六进制整数转换为二进制数 十六进制整数转换为二进制数的方法是：将十六进制整数的每 解 因为 3 B 9 ↓ ↓ ↓
8.1逻辑代数基础知识
第三步：根据题义及上述规定列出函数的真值表如表8-8所示。 一般地说，若输入逻辑变量A、B、C„的取值确定以后，输出 逻辑变量L的值也唯一地确定了，就称L是A、B、C的逻辑函 数，写作： L=f（A，B，C„） 逻辑函数与普通代数中的函数相比较，有两个突出的特点： （1）逻辑变量和逻辑函数只能取两个值0和1。 （2）函数和变量之间的关系是由“与”、“或”、“非”三 种基本运算决定的。 2．逻辑函数的表示方法 逻辑函数的表示方法主要有三种，它们是真值表、函数表达 式和逻辑图。
8.1.1概述
逻辑代数是一种描述客观事物间逻辑关系的数学方法，它是英 国数学家乔治•布尔创立的，所以又称布尔代数，该函数表达 式中逻辑变量的取值和逻辑函数值都只有两个值，即0和1。这 两个值不具有数量大小的意义，仅表示客观事物的两种相反的 状态，如开关的闭合与断开；晶体管的饱和导通与截止；电位 的高与低；真与假等。数字电路在早期又称为开关电路，因为
第八章 门电路和组合逻辑电路
8.1逻辑代数基础知识 8.2基本逻辑门电路 8.3组合逻辑电路的分析与设计 8.4常用组合逻辑器件
8.1逻辑代数基础知识
数字电路是电子电路中的一类，它与模拟电路不同，数字电路 处理的信号是离散变化的脉冲信号，而模拟电路处理的是连续 变化的模拟信号。因为逻辑代数是分析和研究数字逻辑电路的 基本工具，而逻辑门电路是构成数字电路的基本单元，故本章 在介绍了逻辑代数的基础知识后，讲述了逻辑门电路及其构成， 最后介绍了组合逻辑电路的分析和设计方法以及常用的中小规 模组合逻辑器件。
电路-门电路和组合逻辑电路
03
门电路的特性
门电路具有输入和输出两个端子，输入信号通过内部逻辑运算得到输出
信号。门电路的特性包括逻辑功能、输入电阻、输出电阻和扇入扇出能
力等。
组合逻辑电路设计
组合逻辑电路
组合逻辑电路由门电路组成，用于实现一组特定的逻辑功能。常见 的组合逻辑电路有编码器、译码器、多路选择器等。
组合逻辑电路设计步骤
波形图分析法
总结词
通过观察信号波形的变化，分析电路的 输入输出关系和信号处理过程。
VS
详细描述
波形图分析法主要用于模拟电路的分析。 通过观察信号波形的形状、幅度、频率等 参数，分析电路对信号的处理过程，如放 大、滤波、调制等。同时，通过比较输入 输出信号的波形，可以理解电路的输入输 出关系和工作原理。
态图等描述电路功能的工具。
04
电路设计方法
BIG DATA EMPOWERS TO CREATE A NEW
ERA
门电路设计
01
门电路
门电路是数字电路的基本单元，用于实现逻辑运算。常见的门电路有与
门、或门、非门等。
02
门电路设计步骤
根据逻辑需求，选择合适的门电路类型，确定输入和输出信号，然后根
据逻辑关系连接门电路。
逻辑关系
每种类型的门电路都有特定的逻辑关系，例如与门在所有输入为 高电平时输出为高电平，否则输出为低电平。
门电路的应用
01
基本逻辑运算
门电路是实现基本逻辑运算的电 子元件，广泛应用于数字电路和 计算机中。
控制电路
02
03
信号转换
门电路可以用于控制其他电路的 工作状态，实现复杂的控制逻辑。
门电路可以将模拟信号转换为数 字信号，或者将数字信号转换为 模拟信号。
第10章门电路和组合逻辑电路
× 1 × × × × × 0 1 1
× 1 × × × × 0 1 1 1
× 1 × × × 0 1 1 1 1
× 1 × × 0 1 1 1 1 1
× 1 × 0 1 1 1 1 1 1
× 1 0 1 1 1 1 1 1 1
1 1 0 0 0 0 1 1 1 1
1 1 0 0 1 1 0 0 1 1
第10章 门电路和组合逻辑电路
1．三位二进制(8线－3线)编码器
集成8线-3线优先编码器74LS148的外引脚图， 如图10.20所示。
16
15
14 YEX
13
I3
12 I2
11 I1
10
I0
9
Y0
+VCC YS
74LS148
I4 1 I5 2 I6 3 I7 4 S 5 Y2 6 Y1 7 GND 8
1 1 0 1 0 1 0 1 0 1
1 1 0 0 0 0 0 0 0 0
1 0 1 1 1 1 1 1 1 1
第10章 门电路和组合逻辑电路
2. 二－十进制（10线－4线）编码器
二－十进制编码 器是 将十进制的十个数码0、1、 2、3、4、5、6、7、8、9编 成二进制代码的电路。输入 0~9十个数码，输出对应的 二进制代码，因2n≥10， n 常取4，故输出为四位二进 制代码。这种二进制代码又 称二－十进制代码，简称 BCD码。集成10线－4线先编 码器为74LS147实现了这种 编码，引脚图和逻辑符号如 图10-21a、b所示。
&
Y
图10-2 ―与”门电路
第10章 门电路和组合逻辑电路
―与”逻辑关系又称为逻辑乘，其表达式为 Y=A· =AB B ―与”逻辑真值表
门电路和组合逻辑电路
D
E ui I
R
(a)
S
E
I
R
(b)
§5.2 半导体二极管和三极管的开关特性
5.2.1 半导体二极管的开关作用
二极管的单向导电性，即外加正向电压时二极管导 通，外加反向电压时二极管截止。——相当于一个 受外加电压极性控制的开关。
D
E ui I
R
S
E
I
R
5.2.2 晶体管的开关作用
IC IB
RB EB
Vcc= + 5v
⑶CD段:当1.3v<Vi<1.4v时， Vb1=2.1v，使T2和T5管均 趋于饱和导通，T4 管截止， 所以Vo急剧下降为低电平， Vo=VoL=0.1v，故称CD段
R2
R1
1.6kΩ
4kΩ VC2
1
1
1V
2.1V
3
A
(VI)
T1
31
1.4V
T22
>1.4V
Ve2
1
为转折区。 VO
+UCC
RC
＋
T UCE
－
1、放大状态
4 UCC 3 RC
2
1
IC(mA )
100A
80A
60A
40A
Q 20A
IB=0
3
6
9 12 UCC
UCE(V)
发射结正偏，集电结反偏。
IC βI B
5.2.2 半导体三极管的开关特性
IC IB
RB EB
+UCC
RC
＋
T UCE
－
2、饱和状态
4 UCC 3 RC
3V A 0V B
门电路及组合逻辑电路
6
0110 1001 0101 1100
7
0111 1010 0100 1101
8
1000 1011 1100 1110
9
1001 1100 1101 1111
权 8421
2421
5421 码
0000 0001 0010 0011 0100 1000 1001 1010 1011 1100 5421
二、复合逻辑运算
1．与非 —— 由与运算 和 非运算组合而 成。
2．或非 —— 由或运算和 非运算组合 而成。
“与非”真值
表 输入
输出
A
B
L
A
0
0
1
0
1
1
B
1
0
1
1
1
0
& L=A·B
“或非”真值Leabharlann 表 输入输出A
B
L
A
≥1
0
0
1
0
1
0
B
1
0
0
1
1
0
L=A+B
3、与或非门 由与门、或门和非门构成与或非门。
逻辑与（逻辑乘）的运算规则为：
+VCC （ +5V）
L=AB
R
D1
3kΩ
000 010 100 111 A
L
D2
与门的输入端可以有多个。下图为一 B
个三输入与门电路的输入信号A、B、
与门电路
C和输出信号F的波形图。
A B C F
2．或运算
A
B
V
L
A
≥1
L=A+B
B
第12章 门电路与组合逻辑电路
第12章 门电路与组合逻辑电路 1. 电压传输特性描述了门电路的输入电压和输出电压之间 的关系。图12.3.3所示的是TTL与非门的电压传输特性。当ui 从零开始逐渐增大时，在ui的一定范围内输出保持高电平基 本不变。当ui上升到一定数值之后，输出很快下降为低电平， 此后即使ui继续增加，输出也保持低电平基本不变。
B CD
(式(12.2.9))
第12章 门电路与组合逻辑电路 12.2.4
当用不同电路实现逻辑函数时，其逻辑表达式也不同， 这就需要将不同形式的逻辑表达式进行变换。下面介绍最常 用的与或表达式与与非-与非表达式的互相转换方法，主要运 用式(12.2.13)和式(12.2.14)的反演律。
第12章 门电路与组合逻辑电路 【例12.2.4】 将与或表达式Y=A+B+C转换为与非-与非 表达式。 解
第12章 门电路与组合逻辑电路
【例12.2.1】 化简表达式 Y AB AB AB 。
解
Y AB (A A)B
AB B AB
(利用A+A ＝1) (式(12.2.11))
AB AB(C D)
第12章 门电路与组合逻辑电路
【例12.2.2】 化简表达式 Y A AB ABC ABCD 。 解
12.3.2 三态门有哪几种输出状态？为什么使用三态门时 可以实现一条总线分时地传送多个信号？
第12章 门电路与组合逻辑电路
第12章 门电路与组合逻辑电路 12.2.3 逻辑表达式的化简
逻辑表达式也需要化简，以便使它的逻辑电路更为简单。 对不同形式的表达式，最简的标准是不一样的。以与或表达 式为例，首先要求化简后的表达式中所包含的或项最少，每
用逻辑公式化简逻辑表达式的方法，称为公式法。 运用 公式法时，需熟练掌握逻辑代数的基本公式。
逻辑门电路及组合逻辑电路讲解
A 0 1
F 1 0
有0出1 有1出0
1
F
A F
非门
非门的波形为：
第八章 逻辑门电路及组合逻辑电路 8.1 逻辑代数及逻辑门电路
(二)复合逻辑运算及其复合门
用两个以上基本运算构成的逻辑运算。包括与非、或非、与或非、异 或和同或运算。和三个基本运算一样，它们都有集成门电路与之对应。 真值表（除与或非运算外）
F 1 0 0 1
两个变量取相同值时，输出为1；取不同值时，输出为0
同或逻辑
第八章 逻辑门电路及组合逻辑电路 8.2 组合逻辑电路
例8-13 分析图8-33所示电路的逻辑功能。
ABC A ABC B ABC C
解 ① 写出逻辑表达式并化简
ABC B ABC A ABC C
第八章 逻辑门电路及组合逻辑电路
• 本章的主要内容：
1)基本逻辑运算及逻辑门电路 2)逻辑代数的基本运算法则、公理、定理，逻辑关 系式的化简 3)组合逻辑电路的分析及设计 4)加法器、编码器、译码器逻辑功能分析 重点：逻辑关系式的化简及组合逻辑电路的分析和 设计
第八章 逻辑门电路及组合逻辑电路 8.1 逻辑代数及逻辑门电路
F ABC BD BD F A C D BD BD
CD AB 00
BD
01 1 5 13 1 1 3 7 15 11
11 2 1 1 6 14 10
10
00 01 11 10
0 4 12 8
1
1
1
ACD
AB C
1
9
1
BD
第八章 逻辑门电路及组合逻辑电路 8.2 组合逻辑电路
第八章 逻辑门电路及组合逻辑电路 8.1 逻辑代数及逻辑门电路
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验11 逻辑门及组合逻辑电路实验11a 集成逻辑电路、组合逻辑电路实验目的1.掌握与非门、或非门、与或非门及异或门的逻辑功能。
2.了解三态门的逻辑功能以及禁止状态的判别方法。
了解三态门的应用。
3.掌握组合逻辑电路的设计和实现方法。
4.了解半加器、全加器的逻辑功能及三变量表决电路的逻辑功能。
实验原理说明门电路是组成逻辑电路的最基本单元，与非门是组成各种组合电路的基本的环节，其他各种类型的电路通常是在与非门的基础上派生而得的。
1．常用门电路的逻辑符号和逻辑函数表达式≥1*2．三态门三态门输出有三种状态，“0”、“1”和“禁止”状态。
其逻辑符号及逻辑功能见表3.11a.1。
3．半加器的逻辑功能在加法运算中，只考虑两个加数本身相加，不考虑从低位来的进位，这种加法器称为半加器。
其逻辑状态表见表3.11a.2中的理论输出。
表3.11a.2 半加器逻辑状态表输 入 理 论 输 出 实 验 输 出A B S(和)C(进位)S(和) C(进位)0 0 0 00 1 1 01 0 1 01 1 0 1其逻辑函数表达式为=+=⊕S AB AB A B=C AB选用异或门和与非门元件，则半加器的逻辑图如图3.11a.1所示。
AB图 3.11a.1 用异或门组成的半加器4．全加器在加法运算中，不但考虑两个加数本身相加，还要考虑从低位来的进位，这种加法器称为全加器。
其逻辑状态表见表3.11a.3中的理论输出。
表3.11a.3全加器逻辑状态表输 入 理论输出图3.11a.2实验输出74LS183实验输出加 数 低位来的进位和向高位进位和向高位进位和 向高位进位A iB iC i S i C i+1S i C i+1S i C i+10 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1111根据逻辑状态表得逻辑函数表达式为:i i i i i i i i i i i (i A B C A B C A B C A B C S +++i 全加和)=i i i i i ()i A B C A B C =⊕+⊕⋅i i A B C =⊕⊕i i+1i i i i i i i i i i (C A B C A B C A B C A +++i 进位)=i B Ci i i i i i i ()A B A B C A B =++ i i i i ()A B C A B =⊕+i i i i i ()i A B C A B =⊕⋅选用异或门和与非门器件，则全加器的逻辑图如图3.11a.2所示。
ii i5．三变量表决电路的逻辑功能根据三变量表决的逻辑要求，可得逻辑状态表3.11a.4。
表3.11a.4 三变量表决电路逻辑状态表输 入 理论输出 实验输出A B C Y Y0 0 0 01 0 0 00 1 0 01 1 0 10 0 1 01 0 1 10 1 1 11 1 1 1从逻辑状态表中得逻辑函数表达式为Y，可化简为ABC ABC ABC ABC=+++Y AB BC AC=++选用与非门元件，逻辑函数表达式可写为：Y AB BC AC=++AB BC AC=⋅⋅逻辑图如图3.11a.3所示。
A B C图 3.11a.3 三变量表决电路实验仪器设备1．数字集成电路实验板 1块 2．直流稳压电源 1A，5V 1台 3．函数信号发生器 1台 4．示波器 1台 5．附加集成器件双4输入与非门 74LS201块四2输入与非门 74LS001块四2输入或非门 74LS02 1块3-3，2-2输入与或非门 74LS51 1块四2输入异或门 74LS861块三态门 74LS125 1块双全加器 74LS183 1块实验步骤1.TTL与非门的逻辑功能测试在数字集成电路实验板上，配有74 LS20双4输入与非门集成器件，管脚图如图3.11a.4所示。
将电源+5V接到实验板的电源输入接线柱上，则此器件的14脚和7脚间就有+5V的电压。
将4个输入端A、B、C、D分别接至实验板的4个逻辑开关，输出端Y接状态显示灯，按表3.11a.5要求，改变输入端A、B、C、D状态，分别观察输出端显示灯的状态，将结果填入表3.1a.5中。
（若输入端为“1”，则将逻辑开关扳向1，输入端为“0”，则将逻辑开关扳向0。
输出端显示灯亮，则为“1”；显示灯灭，则为“0”。
）根据实验结果写出与非门的逻辑函数表达式。
LS20双4输入与非门管脚图图 3.11a.4 74表3.11a.5 4输入与非门功能测试输 入 输出A B C D Y0 0 0 01 0 0 00 1 0 01 1 0 00 0 1 01 0 1 00 1 1 01 1 1 00 0 0 11 0 0 10 1 0 11 1 0 10 0 1 11 0 1 10 1 1 11 1 1 1逻辑函数表达式 Y =在数字集成电路实验板上，配有74 LS00四2输入与非门集成器件，管脚图如图3.11a.5所示。
任取一组与非门电路，将一个输入端接函数信号发生器方波输出，一个输入端（控制端）接0及1，用示波器观察并比较控制端为0状态及1状态下输入和输出的波形。
LS00四2输入与非门管脚图图 3.11a.5 742．或非门的逻辑功能测试在数字集成电路实验板上，配有74LS02四2输入或非门器件，管脚图如图3.11a.6所示。
任取一组或非门电路，其输入和输出端的接线同与非门实验，改变输入端A、B的状态，按表3.11a.6的要求进行测试，并将结果填入表3.11a.6中，写出逻辑函数表达式。
图3.11a.6 74LS02四2输入或非门管脚图表3.11a.6 或非门功能测试输入输出A B Y0 01 00 11 1逻辑函数表达式 Y =将一个输入端接函数信号发生器方波输出，一个输入端（控制端）接0及1，用示波器观察并比较控制端为0状态及1状态下输入和输出的波形。
3．与或非门的逻辑功能测试在数字集成电路实验板上，配有74LS51 2-2，3-3输入与或非门器件，管脚图如图3.11a.7所示。
选用其中一组2-2输入与或非门电路，按表3.11a.7的要求进行测试，并将结果填入表3.11a.7内，写出逻辑函数表达式。
图3.11a.7 74LS51与或非门管脚图表3.11a.7 与或非门功能测试输 入 输 出 2A2B2C2D2Y0 0 0 01 0 0 00 1 0 01 1 0 00 0 1 01 0 1 00 1 1 01 1 1 00 0 0 11 0 0 10 1 0 11 1 0 10 0 1 11 0 1 10 1 1 11 1 1 1逻辑函数表达式 Y =4．异或门的逻辑功能测试按表3.11a.8的要求，对数字集成电路实验板上所配的74 LS86四2输入异或门(管脚图见图3.11a.8)进行测试，将结果填入表3.11a.8中，并写出逻辑函数表达式。
图3.11a.874LS86四2输入异或门管脚图表6.11a.8 异或门功能测试 输 入 输 出A B Y 0 0 1 0 0 1 1 1逻辑函数表达式 Y =将一个输入端接函数信号发生器方波输出，一个输入端（控制端）接0及1，用示波器观察并比较控制湎为0状态及1状态下输入和输出的波形。
5．三态门的逻辑功能测试按表3.11a.9的要求，对数字集成电路实验板上所配的74LS125低电平有效的三态门（管脚见图3.11a.9）进行测试，将结果填入表3.11a.9中，并说明其逻辑功能。
图3.11a.974LS125三态门管脚图 表3.11a.9 三态门功能测试 使 能 端 输 入 输 出G A Y 0 01 0 11 逻辑功能： 0G = 1G = 将一个输入端接函数信号发生器方波输出，一个输入端接0及1，用示波器观察并比较在0状态及1状态下输入和输出的波形。
6．三态门的应用图3.11a.10 三态门的应用按图3.11a.10接线，二个三态门输出端并在一起，一个输入端接方波，一个输入端接1，二个使能端中一个接1，一个接0（不能同时为0），用示波器观察输出波形。
7．半加器的逻辑功能在数字集成电路实验板上，配有74LS00四2输入与非门集成器件(管脚见图3.11a.4)和74LS86四2输入异或门器件(管脚见图3.11a.8)，按图3.11a.1接线，并测试其逻辑功能，将实验结果填入表3.11a.2中。
8．全加器的逻辑功能选用74LS00四2输入与非门集成器件和74LS86四2输入异或门器件，按图3.11a.2接线，并测试其逻辑功能，将实验结果填入表3.11a.3中。
全加器也可选用74LS183双全加器，管脚图如图3.11a.11所示。
图3.11a.11 74LS183双全加器管脚图选取其中一个全加器，测试其逻辑功能是否和上述一致。
9．三变量表决电路的逻辑功能选用74LS00四2输入与非门集成器件和74 LS20双4输入与非门集成器件，按图3.11a.3接线，并测试其逻辑功能，将实验结果填入表3.11a.4中。
实验报告要求1.画出实验逻辑图, 列出实验数据表格, 填入实验结果, 并写出各种门电路的逻辑函数表达式或逻辑功能。
2.叙述在与非门、或非门、异或门、三态门实验中用示波器观察方波波形的结果，并说明原因。
实验现象1.与非门实验中，若一个输入端接方波、一个输入端（控制端）接0或接1。
控制端接0时输出保持1（高电平）无波形；控制端接1时输出为方波，输出波形与输入波形反相。
2.或非门实验中，控制端接0时输出为方波，输出波形与输入波形反相；控制端接1时，输出保持0（低电平）无波形。
3.异或门实验中，控制端接0时输出为方波。
输出波形与输入波形同相；控制端接1时输出亦是方波，但输出波形与输入波形反相。
4.三态门实验中，使能端为0时三态门有输出，若输入端为方波，则输出为与输入同相的方波；若输入端为1，则输出亦为1。
但在一根输出线上并接的所有三态门中，仅允许一个门处于开通状态，其余均应处于禁止状态。
经实验测试，各种门电路逻辑器件及逻辑电路的逻辑功能，其实验输出的结果与理论分析的结果一致，证实了理论分析是正确的。
预习要求1．复习TTL与非门的电路组成、工作原理及性能指标。
2．复习基本逻辑门电路的逻辑功能，了解其测试方法。
3．复习组合逻辑电路的一般设计方法。
4．复习半加器、全加器的逻辑功能。
相关知识点基本门电路 E507010101 逻辑代数E5070102组合逻辑电路分析与设计 E5070103 组合逻辑电路分析 E507010301 组合逻辑电路设计 E507010302 加法器 E507010401注意事项1．接线前先检查所用导线的好坏，是否有断线。
2．实验中发现器件工作不正常，应请指导教师复查及更换器件。