第2章8086CPU
合集下载
第2章-8086微处理器part2
8086 CPU在最小模式中引脚定义
M/#IO：Memory/Input & Output，三态输出
存储器或I／O端口访问信号 。指示8086的访问对象，发 给MEM或I/O接口。 M／# IO为高电平时，表示 当前CPU正在访问存储器；
M／# IO 为低电平时，表 示当前CPU正在访问I／O端 口
数据驱动器数据流向控制信 号，输出，三态。
在8086系统中，通常采用 74LS245、8286或8287作 为数据总线的驱动器，用 DT/#R信号来控制数据驱动 器的数据传送方向。 当DT/#R＝1时，进行数据 发送； 当DT/#R＝0时，进行数据 接收。
8086 CPU在最小模式中引脚定义
READY：准备就绪信号 由外部输入，高电平有效 ，表示CPU访问的存储器 或I／O端口己准备好传送 数据。 当READY无效时，要求 CPU插入一个或多个等待 周期Tw，直到READY信 号有效为止。
S3 0 1 0 1
当前正在使用的段寄存器 ES SS CS或未使用任何段寄存器 DS
8086 CPU在最小模式中引脚定义
#BHE/S7：高8位总线允许（Bus High Enable）
T1：指示高8位数据总线上的数据 是否有效 （#BHE:AD0）配合：00时读写字 ，01时读写奇地址字节，10时读写 偶地址字节 其他T周期：输出状态信号S7（S7 始终为逻辑1，未定义） DMA方式下，该引脚为高阻态。
最大模式引脚信号（续）
LOCK# ：总线封锁（优先权锁定） 三态输出，低电平有效。 LOCK有效时表示CPU不允许其它总线主控者占用 总线。 ห้องสมุดไป่ตู้ 这个信号由软件设置。 • 当在指令前加上LOCK前缀时，则在执行这条 指令期间LOCK保持有效，即在此指令执行期 间，CPU封锁其它主控者使用总线。 在保持响应期间，LOCK#为高阻态。
第二章 8086 CPU[2-3]
![第二章 8086 CPU[2-3]](https://img.taocdn.com/s3/m/e08657c3da38376baf1faef3.png)
除了74LS373，还有74LS273、74LS374等
应用例子：发光二极管接口
+5V
D0～D7 A0～A15
IOW
20:49
D｜0 Q0
1
R
D7
...
...
...
...
译
码
CP
器
R
Q7
1
74LS273
12
§2-4 8086的工作模式和总线操作
3、时钟发生器8284A
产生CLK信号，作为8086CPU的内部和外部的时间基准信号 提供系统时钟（CLK）、READY同步和RESET同步信号
第二章 8086 CPU
内容提要
引言 8086 CPU的内部结构 8086/8088 CPU的引脚功能 8086的存储器组织 8086的工作模式和总线操作
20:49
2
§2-4 8086的工作模式和总线操作
1、电源要求
8086/8088微处理器都是用+5.0V电源电压，其允许偏差为±10%。
OE
地址总线
存储器
I/O芯片
20:49
T 74LS245 /8286/82 87
OE
数据总线
15
§2-4 8086的工作模式和总线操作
2.4.3 总线操作时序
相关概念介绍
➢时钟周期
➢总线周期
➢指令周期
➢时序 ➢时序图
时序就是指系统中各总线信号（即地址、 数据和控制信号）产生的先后次序。
20:49
16
在8086/8088CPU中，一个总线周期至少包括4个时钟周期。
1~2个
若干个
T1 T2 T3 T4 Ti Ti T1 T2 T3 Tw Tw Tw T4 Ti Ti
应用例子：发光二极管接口
+5V
D0～D7 A0～A15
IOW
20:49
D｜0 Q0
1
R
D7
...
...
...
...
译
码
CP
器
R
Q7
1
74LS273
12
§2-4 8086的工作模式和总线操作
3、时钟发生器8284A
产生CLK信号，作为8086CPU的内部和外部的时间基准信号 提供系统时钟（CLK）、READY同步和RESET同步信号
第二章 8086 CPU
内容提要
引言 8086 CPU的内部结构 8086/8088 CPU的引脚功能 8086的存储器组织 8086的工作模式和总线操作
20:49
2
§2-4 8086的工作模式和总线操作
1、电源要求
8086/8088微处理器都是用+5.0V电源电压，其允许偏差为±10%。
OE
地址总线
存储器
I/O芯片
20:49
T 74LS245 /8286/82 87
OE
数据总线
15
§2-4 8086的工作模式和总线操作
2.4.3 总线操作时序
相关概念介绍
➢时钟周期
➢总线周期
➢指令周期
➢时序 ➢时序图
时序就是指系统中各总线信号（即地址、 数据和控制信号）产生的先后次序。
20:49
16
在8086/8088CPU中，一个总线周期至少包括4个时钟周期。
1~2个
若干个
T1 T2 T3 T4 Ti Ti T1 T2 T3 Tw Tw Tw T4 Ti Ti
微机原理第2章课后答案
第2章8086微处理器及其系统教材习题解答1. 8086 CPU 由哪两部分构成，它们的主要功能是什么?在执行指令期间,EU 能直接访问存储器吗，为什么?【解】8086CPU由执行部件（EU）和总线接口部件（BIU）两部分组成。
执行部件由内部寄存器组、算术逻辑运算单元（ALU）与标志寄存器（FR）及内部控制逻辑等三部分组成。
寄存器用于存储操作数和中间结果；算术逻辑单元完成16位或8位算术逻辑运算，运算结果送上ALU内部数据总线，同时在标志寄存器中建立相应的标志；内部控制逻辑电路的主要功能是从指令队列缓冲器中取出指令，对指令进行译码，并产生各种控制信号，控制各部件的协同工作以完成指令的执行过程。
总线接口部件（BIU）负责CPU与存储器、I/O设备之间传送数据、地址、状态及控制信息。
每当EU部件要执行一条指令时，它就从指令队列头部取出指令，后续指令自动向前推进。
EU要花几个时钟周期执行指令，指令执行中若需要访问内存或I/O设备，EU就向BIU 申请总线周期，若BIU总线空闲，则立即响应，若BIU正在取一条指令，则待取指令操作完成后再响应EU的总线请求。
2. 8086CPU与传统的计算机相比在执行指令方面有什么不同？这样的设计思想有什么优点？【解】8086 CPU与传统的计算机相比增加了指令队列缓冲器，从而实现了执行部件（EU）与总线接口(BIU)部件的并行工作，因而提高了8086系统的效率。
3. 8086 CPU 中有哪些寄存器，各有什么用途？【解】8086共有8个16位的内部寄存器，分为两组：①通用数据寄存器。
四个通用数据寄存器AX、BX、CX、DX均可用作16位寄存器也可用作8位寄存器。
用作8位寄存器时分别记为AH、AL、BH、BL、CH、CL、DH、DL。
AX（AH、AL）累加器。
有些指令约定以AX（或AL）为源或目的寄存器。
实际上大多数情况下，8086的所有通用寄存器均可充当累加器。
BX（BH、BL）基址寄存器。
【教学课件】第2章 8086微处理器
控制 电路
局部总线 接口
SYSB/RESB
1
20
2
19
3
18
4
17
5
8289 16
6
15
7
14
8
13
9
12
10
11
INIT
BCLK BREQ BPRN BPRO BUSY CBRQ
总线仲裁 信号
AEN
V CC S1 S0 CLK
LOCK
CRQLCK ANYRQST
AEN CBRQ BUSY
2021/8/17
DEN CEN
INTA IORC AIOWC IOWC
2021/8/17
23
2．总线仲裁控制器8289
仲裁电路
状态
S2
信号
S1
S0
状态 译码器
多路总线 接口
控制 输入
LOCK CLK
CRQLCK
RESB ANYRQST
IOB
S2 IOB
RESB BCLK INIT BREQ BPRO BPRN
GND
数据总线
2021/8/17
S0
S1
S2
INTR R Q / G T0
R Q / G T1
8288 总线控制器
IN T A
8259A 及有关电路
控制总线 中 断 请 求
22
1．总线控制器8288
状态
S2
信号
S1
S0
状态 译码器
控制 输入
CLK
AEN CEN IOB
控制 电路
命令 信号 发生器
控制信号 发生器
2.3.1 最小模式和最大模式的概念
第2章28086工作模式、基本时序
8086有3个空闲周期，8088中无
T1
T2
T3
T4
Ti
Ti
Ti
T1
T2
T3
T4
CLK
ALE
INTA AD7-AD0
中断类型码
4．总线响应周期 当系统中有其它的总线主设备请求总线控制时， CPU进入
总线响应周期。
CLK HOLD
T1或T4下降沿
...
...
...
HLDA
... ...
...
数据、地址总线
... AD15-0、A9-16、S6-3
... 8086使用总线
...
... 3）8087，8089使用总线
5）8086重新控制总线
课后作业： 2.4 2.14 2.19 2.20 2.21
READY RDY2
5 6
READY，当外部器件准备好后向CPU AEN2 7
发出就绪信号。
CLK 8 GND 9
8284A
18 VCC 17 X1 16 X2 15 ASYNC
14 EFI 13 E/C 12 OSC 11 RES 10 RESET
（2）地址锁存电路
8086为了实现AD0-15引脚的复用功能，须 使用地址锁存电路。
I/O
I/O 设备
系 统
控制器产生。
CPU 245
（3）用于构成多处理机和
总
DB 线
数学协处理器大型系统。
8288
CB
2.4 8086微处理器的基本工作时序
2.4.1 时钟周期、总线周期和指令周期
时钟周期 T：CPU工作的时间脉冲。由时钟发生电路提供，每个时间脉冲 的间隔时间为时钟周期。 总线周期： 每4个时钟周期完成一次总线操作，即一个操作数的读/写操 作，称为总线周期。
微机原理课件第二章 8086系统结构
但指令周期不一定都大于总线周期，如MOV AX，BX
操作都在CPU内部的寄存器，只要内部总线即可完成，不 需要通过系统总线访问存储器和I/O接口。
2021/8/17
17
• 8086CPU的典型总线时序，充分体现了总 线是严格地按分时复用的原则进行工作的。 即：在一个总线周期内，首先利用总线传 送地址信息，然后再利用同一总线传送数 据信息。这样减少了CPU芯片的引脚和外 部总线的数目。
• 执行部件（EU）
• 功能：负责译码和执行指令。
2021/8/17
5
• 联系BIU和EU的纽带为流水指令队列
• 队列是一种数据结构，工作方式为先进先出。写入的指令 只能存放在队列尾，读出的指令是队列头存放的指令。
2021/8/17
6
•BIU和EU的动作协调原则 BIU和EU按以下流水线技术原则协调工作，共同完成所 要求的任务： ①每当8086的指令队列中有空字节，BIU就会自动把下 一条指令取到指令队列中。 ②每当EU准备执行一条指令时，它会从BIU部件的指令 队列前部取出指令的代码，然后译码、执行指令。在执 行指令的过程中，如果必须访问存储器或者I／O端口， 那么EU就会请求BIU，完成访问内存或者I／O端口的操 作； ③当指令队列已满，且EU又没有总线访问请求时，BIU 便进入空闲状态。（BIU等待，总线空操作） ④开机或重启时，指令队列被清空；或在执行转移指令、 调用指令和返回指令时，由于待执行指令的顺序发生了 变化，则指令队列中已经装入的字节被自动消除，BIU会 接着往指令队列装入转向的另一程序段中的指令代码。 （EU等待）
•CF（Carry Flag）—进位标志位，做加法时最高位出现进位或 做减法时最高位出现借位，该位置1，反之为0。
第二章 8086微处理器
第二章8086/8088微处理器及其系统结构内容提要：1．8086微处理器结构：CPU内部结构：总线接口部件BIU，执行部件EU；CPU寄存器结构：通用寄存器，段寄存器，标志寄存器，指令指针寄存器；CPU引脚及其功能：公用引脚，最小模式控制信号引脚，最大模式控制信号引脚。
2．8086微机系统存储器结构：存储器地址空间与数据存储格式；存储器组成；存储器分段。
3．8086微机系统I/O结构4．8086最小/最大模式系统总线的形成5．8086CPU时序6．最小模式系统中8086CPU的读/写总线周期7．微处理器的发展学习目标1．掌握CPU寄存器结构、作用、CPU引脚功能、存储器分段与物理地址形成、最小/最大模式的概念和系统组建、系统总线形成；2．理解存储器读/写时序；3．了解微处理器的发展。
难点：1．引脚功能，最小/最大模式系统形成；2．存储器读/写时序。
学时：8问题：为什么选择8088/8086？•简单、容易理解掌握•与目前流行的P3、P4向下兼容，形成x86体系•16位CPU目前仍在大量应用思考题1、比较8086CPU与8086CPU的异同之处。
2、8086CPU从功能上分为几部分?各部分由什么组成?各部分的功能是什么?3、CPU的运算功能是由ALU实现的，8086CPU中有几个ALU?是多少位的ALU?起什么作用?4、8086CPU有哪些寄存器?各有什么用途?标志寄存器的各标志位在什么情况下置位?5、8086CPU内哪些寄存器可以和I/O端口打交道，它们各有什么作用?6、8086系统中的物理地址是如何得到的?假如CS=2400H，IP=2l00H，其物理地址是多少?思考题1.从时序的观点分析8088完成一次存储器读操作的过程？2.什么是8088的最大、最小模式？3.在最小模式中，8088如何产生其三总线？4.在最大模式中，为什么要使用总线控制器？思考题1.试述最小模式下读/写总线周期的主要区别。
第二章-8086微处理器
答案：A
思考题
8086/8088的状态标志有 A)3 B)4 C)5 答案：D 个。 D)6
思考题
8086/8088的控制标志有 A)3 B)4 C)5 答案：A 个。 D)6
三、引脚信号和功能（图2-5 ）
8086总线周期的概念： 为了取得指令或传送数据，就需要CPU的总线接 口单元（BIU）执行一个总线周期。 一个最基本的总线周期由4个时钟周期组成。 习惯上将4个时钟周期分别称为4个状态，即T1状 态、T2状态、T3状态和T4状态。 图2-17
2.方向标志DF（Direction Flag） 用于串操作指令中的地址增量修改（DF ＝0）还是减量修改（DF＝1）。 STD使DF＝1 CLD使DF＝0
（三）标志寄存器－控制标志（续）
3.跟踪标志TF（Trap Flag） 若TF＝1，则CPU按跟踪方式（单步方式） 执行程序，否则将正常执行程序。
思考题
指令队列的作用是 A)暂存操作数地址 。 B)暂存操作数
C)暂存指令地址
D)暂存预取指令 答案：D
思考题
8086的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案： C
思考题
8088的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案：A
思考题
第二章 8086/8088微处理器
8086/8088微处理器的结构 8086/8088典型时序分析
简 介
8086：16位微处理器 数据总线宽度16位：可以处理8位或16位数据 地址总线宽度20位：可直接寻址1MB存储单元和 64KB的I/O端口 8088：准16位处理器 内部寄存器及内部操作均为16位，外部数据总线8位 8088与8086指令系统完全相同，芯片内部逻辑结构、芯片引 脚有个别差异。 设计8088的目的主要是为了与Intel原有的8位外围接口芯片 直接兼容
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2.1.2 8086的引脚信号和工作模式
1.最小模式和最大模式的概念
(1)最小模式: 在系统中只有一个微处理器。 (2)最大模式： 两个或多个微处理器（主处理器、协处理器）
2.8086/8088的引脚信号和功能
注意点： ① 8086/8088的数据线和地址线复用 ② 8086有16根数据线 ③ 第21脚(RESET)为输入复位信号 ④ 第22引脚为“准备好”(READY)信号 ⑤ RD#和WR#往往结合M/IO#来使用 ⑥ 高4位地址和状态线复用
2.1 16位微处理器8086 2.1.1 8086的编程结构
从功能上，8086分为两部分，即 1.总线接口部件(bus interface unit，BIU) 2.执行部件(execution unit，EU)
1. 总线接口部件
总线接口部件负责与存储器、I/O端口传送数据 ，由下 列4部分组成：
标志寄存器共有16位，其中7位未用，所用的各位 含义如下：
15 14 13 12
11 10 9
OF DF IF
8
TF
7
SF
6
ZF
5
4
AF
3
2
PF
1
0
CF
根据功能，8086的标志可以分为两类： 1.状态标志 2.控制标志
状态标志有6个，即SF、ZF、PF、CF、AF和OF ① 符号标志SF(sign flag ) ② 零标志ZF(zero flag) ③ 奇偶标志PF(parity flag) ④ 进位标志CF(carry flag) ⑤ 辅助进位标志ＡＦ(auxiliary carry flag) ⑥ 溢出标志ＯＦ(overflow flag)
（1）先进的体系结构------8条 （2）CISC和RISC相结合的技术 （3）超标量流水线技术 （4）先进的分支预测技术
2.3 Pentium的指令流水线技术
2.4 Pentium的工作方式
实地址方式(real address mode) 保护虚拟地址方式(protected virtual address mode)即保护方 式 虚拟8086方式(virtual 8086 mode)
3.中断操作和中断系统 （1）8086的中断分类
根据中断源可以分为： 硬件中断 （非屏蔽中断和可屏蔽中断） 软件中断
8086/8088的中断分类 ：
(2) 中断向量和中断向量表
(3) 硬件中断
NMI INTR
(4) 硬件中断的响应和时序 可屏蔽中断的响应过程 ： ① 读取中断类型码 ② 将标志寄存器的值推入堆栈 ③ 把标志寄存器的IF和TF清零 ④ 将断点保护到堆栈中。 ⑤ 寻找中断向量，转入中断处理程序
本章重点 :
CPU的编程结构 标志寄存器的含义 CPU的操作时序 CPU的中断分类和中断向量 硬件中断和软件中断的区别，软件中断的特点
微处理器的性能指标：
① 字长 ② 主频 8086/8088 微 处 理 器 是 Intel 公 司 推 出 的 第 三 代 CPU 芯片，它们的内部结构基本相同，都采用 16位结 构进行操作及存储器寻址，但外部性能有所差异，两 种处理器都封装在相同的 40 脚双列直插组件（ DIP ） 中。
4.最大模式
引脚信号： ① QS1、QS0 指令队列状态信号输出 ② S2#、S1#、S0# 总线周期状态信号输出 ③ LOCK#(lock) 总线封锁信号输出 ④ RQ#/GT1#、RQ#/GT0# 总线请求信号输入、 总线授权信号输出
8086在最大模式下的典型配置 ：
2.1.3 8086的操作和时序
3.最小模式
引脚信号： ① INTA＃ 中断响应信号输出 ② ALE 地址锁存允许信号输出 ③ DEN＃ 数据允许信号 ④ DT/R＃ 数据收发信号输出
⑤ M/IO＃ ⑥ຫໍສະໝຸດ WR＃ ⑦ HOLD ⑧ HLDA
存储器/输入输出控制信号输出 写信号输出 总线保持请求信号输入 总线保持响应信号输出
8086在最小模式下的典型配置 ：
8086的主要操作:
① ② ③ ④ ⑤ ⑥ 系统的复位和启动操作； 暂停操作； 总线操作； 中断操作； 最小模式下的总线保持； 最大模式下的总线请求/允许。
1. 系统的复位和启动操作
2. 总线操作
(1) 总线读操作（图2.9） (2) 总线写操作（图2.10） (3) 总线空操作（本质是什么？）
控制标志有3个，即 ① 方向标志DF(direction flag) ② 中断允许标志IF(interrupt enable flag) ③ 跟踪标志TF(trap flag)又称为单步标志
3. 8086的总线周期的概念
典型的8086总线周期序列：
① T1状态，发地址信息 ② T2状态，总线的高4位输出状态信息 ③ T3状态，高4位 状态信息，低16位 数据 ④ T3之后，可能插入TW ⑤ 在T4状态，结束。
中断响应
8086的中断响应总线周期 ：
中断响应用2个总线周期
第1个总线周期，通知外设，CPU准备响应中断； 第2个总线周期，外设发送中断类型码
(5) 中断处理子程序
① ② ③ ④ ⑤ 进一步保护中断现场 开放中断 中断处理的具体内容 弹出堆栈指令 中断返回指令
(6) 软件中断 特点： ① 用一条指令进入中断处理子程序，并且，中断 类型码由指令提供。 ② 不执行中断响应总线周期，也不从数据总线读 取中断类型码。 ③ 不受中断允许标志IF的影响 ④ 执行过程中可响应外部硬件中断 ⑤ 软件中断没有随机性
4. 最小模式下的总线保持
利用HOLD和HLDA信号实现总线保持
5. 最大模式下的总线请求/授权
利用RQ#/GT＃实现总线请求/授权
2.1.4 8086的存储器编址和I/O编址
1. 8086的存储器编址
2. 8086的I/O端口编址
(1) I/O端口独立编址 (2)存储器映像编址
2.2 32位微处理器Pentium的先进技术
① 4个段地址寄存器（CS、DS、ES、SS） ② 16位的指令指针寄存器 IP(Instruction Pointer) ③ 20位的地址加法器 ④ 6字节的指令队列缓冲器
2. 执行部件 执行部件负责指令的执行 ，由下列4部分组成： ① 4个通用寄存器，即AX、BX、CX、DX； ② 4个专用寄存器，即 基数指针寄存器BP（base pointer） 堆栈指针寄存器SP(stack pointer) 源变址寄存器SI(source index) 目的变址寄存器DI(destination index)； ③ 标志寄存器； ④ 算术逻辑部件ＡＬＵ(arithmetic logic unit)。
8086微处理器的一般性能特点
16位的内部结构，16位双向数据信号线； 20位地址信号线，可寻址1M字节存储单元；
较强的指令系统；
利用 16 位的地址总线来进行 I/O 端口寻址，可寻址 64K 个
I/O端口； 中断功能强，可处理内部软件中断和外部中断，中断源可 达256个； 单一的＋5V电源，单相时钟10MHz。