第2章存储器

第2章存储器2.1微计算机存储器概述存储器是微型计算机系统用以存放程序和数据的基本单元或设备。

任何CPU构成的微机系统必须配备一定存储器容量的存储器，其主要职能就是用来存放系统工作时的信息，即程序和数据，并能在计算机运行过程中高速、自动地完成程序或数据的存取。

因此，有了它，微机才有记忆功能，才能保证正常工作。

存储器的容量越大，存储器存放的信息就越多，计算机的功能就越强。

存储器的容量的大小，已经成为衡量一个计算机系统能力的重要指标。

另外，计算机的操作大部分是与存储器进行信息交换，因此，存储器的存取速度是影响计算机的运算速度的重要因素之一。

存储器的容量是指存储器存放二进制的总位数，微型机中常以字节B（Byte）为单位，外存中为了表示更大的容量，用KB、MB、GB、TB为单位。

存储器中每8位组成一个字节，1KB=210B，1MB=220B，1GB=230B,1TB=240B。

设存储器芯片的地址线和数据线分别为m和n，则存储芯片的编址存储单元总量为2m个单位，该存储芯片的总容量为存储容量=存储单元个数m×每个存储单元的位数n（数据线位数）存储器的存取速度可以用“存取时间”和“存储周期”这两个时间参数来衡量。

“存取时间是指CPU发出有效存储器地址从而启动一次存储器读/写操作，到该读/写操作完成所经历的时间。

存取时间越小，存取速度就越快。

目前，高速缓存（Cache）的存取时间已小于20ns，中速存储器在60ns-100ns之间，低速存储器在100ns以上。

“存取周期”是指连续两次独立的存储读/写操作所需要的最小间隔时间。

由于存储器在读出数据后还要用一定的时间来完成内部操作，这一时间称为恢复时间，素以通常存储器的存储周期略大于存储器的存取时间。

从计算机的应用需要来说，总是希望存储器的存储容量要大，存取速度要快，而价格/位要便宜。

但实际上，存储器的这些性能指标往往是相互矛盾的，互相制约的。

解决这一问题的较好方法是，把他们合理地组织起来，设计一个快慢搭配、具有层次结构的存储系统如图2.1所示。

图2.1 存储系统的层次结构由图2.1可见，整个存储系统分为4层：CPU内寄存器组，高速缓存（cache）,主存储器，外存储器（硬盘）和后援存储器（光盘、磁盘），整体上是一个金字塔的结构，越靠近CPU的存储器，其存储容量越小，存取速度越快，价格/位越高；越远离CPU的存储器，其存储容量越大，存取速度越慢，价格/位越低。

而就整个层次结构存储系统而言，其工作速度和价格昂贵的高速存储器接近，存储容量很便宜的低速存储器接近。

第一层存储器是位于CPU内部的寄存器组，处于整个存储系统的最高级。

它距离CPU 最近，且由高速逻辑电路构成，所以CPU能以极高的速度来访问这些寄存器，一般在单个周期内即可完成。

但由于这些寄存器位于CPU的内部，受芯片面积、功耗及管理等方面的限制，所以内部寄存器数量极为有限。

第二层存储器是高速缓存（Cache）。

目前高速缓存的容量已达几MB，有片内Cache(在CPU内部集成)和片外Cache（在CPU外部）。

高速缓存往往采用存储速度较高的静态RAM （SRAM）存储芯片结构。

第三层存储器是计算机系统的主存储器，简称主存或内存。

主存用于存放计算机运行时正在使用的程序和数据，实际上是高速缓存的后备存储器。

主存可以采用存取速度较慢（相对Cache）、价格便宜的存储芯片构成，通常采用动态RAM（DRAM），从而提高存储系统的整体性能价格比。

第四层存储器是大容量的外部存储器（外存），即计算机系统中由硬盘、磁盘和光盘等设备构成的存储器，这些存储器已不属于半导体存储器的范畴。

外存的容量最大，每位的平均价格便宜，但存储速度比主存要慢得多。

存储器按其在计算机系统中的位置可分为两大类。

第一类是内部存储器，简称内存，又称主存储器，由半导体存储器构成，是CPU可以通过系统总线直接访问的存储器，用以存放当前运行的程序和数据。

内存具有个CPU相匹配的速率，相对于外存而言，存取速率快，存储容量较小。

内存容量的大小事衡量微型计算机性能的主要指标。

第二类是外部存储器又称辅助存储器，简称外存，外存放在主机外，用来存放当前暂时不参加运行的程序和数据，以及某些需要永久保存的信息，CPU不能直接运行放在外存的程序，当CPU需呀时，把外存的数据调入到内存后，才可使用相应的数据，并可运行程序。

一般外存作为主存储器的辅助存储器使用，可以存放大量的信息和数据文件。

微机内存广泛采用的是半导体存储器。

半导体存储器由大规模的集成电路芯片组成，具有存取速率快，集成度高，体积小，功耗低等优点，并且，能够非破坏性的读出，特别是静态半导体存储器，不仅读操作不破坏原存的信息，而且不需要刷新再生，读写周期缩短，又简化控制操作。

半导体存储器从电路器件角度可分为双极型存储器和单极型存储器两种类型。

双极型存储器采用晶体管-晶体管逻辑TTL（Transistor-Transistor Logic）电路，工作速度快，但集成度较低，功耗较大，价格较贵。

计算机总的高速缓存可采用这种双极型电路。

单极型存储器采用的是金属氧化物半导体MOS电路，集成度高，功耗低，价格便宜。

目前高性能的CMOS（Complementary MOS）和HMOS（High performance MOS）存储器的工作速度已经比较接近双极型TTL存储器。

MOS存储器在计算机存储器中占据越来越重要地地位。

计算机内存根据其读写功能的不同，分为可读写存储器和只读存储器。

可读存储器又称为随机存储器RAM（Random Access Memory）,其特点是存储器中的信息可读可写，即CPU 在运行过程中能随时进行数据的读出和写入。

半导体RAM断电后信息会全部的丢失，因此，RAM是“易失性”存储器，只能用来存放暂时性的输入/输出数据、中间运算结果和用户程序，也常用它来存放外存交换信息或用作堆栈。

通常人们常说的微机内存容量就是指RAM存储器的容量。

只读存储器ROM （Read Only Memory ）的特点是只能读出其中的信息而不能随机写入新的内容。

断电后，ROM 中存储的信息仍保留不变，因此也称为“非易失性”存储器（Non-Volatile Memory ）。

微型系统中常用ROM 存放固定的程序和数据。

图2.2为微型计算机中半导体存储器的分类。

图2.2 半导体存储器的分类2.2只读存储器只读存储器ROM 主要由地址译码器、存储矩阵和输出电路等几部分组成。

图2.3为典型ROM 的原理结构框图。

地址译码器将输入的地址代码译成相应的单元地址控制信号利用这个信号从存储矩阵中选出指定的存储单元，把此单元的数据送给输出电路。

存储矩阵由大量能固定存放一位二进制信息的存储单元组成，每个存储单元都有固定的地址。

输出电路一般用三态门作缓冲级，提高带负载能力，EN 是输出的使能端，用于实现输出的三态控制，便于和系统总线连接。

图2.3 ROM 结构原理图ROM （Read Only Memory ）从工艺上分为掩膜ROM 、PROM 、EPROM 、EEPROM 等几种类型。

1. 掩膜式ROMA n-1A 0掩膜ROM 又称固定ROM ，这种ROM 在制造时，生产厂家根据用户需要在通过“掩膜”工序将信息做到芯片里，制成以后就不能修改。

如果进行批量生产，其造价相当便宜。

掩膜ROM 可分为二极管ROM 、双极型三极管ROM 和MOS 管ROM 三种类型。

ROM 是一种编码器，有N 个输入端（字线），M 个输出端（位线），其输入地址码和输出数据间的关系是固定不变的，给一个地址码就输出一个相应的数据。

下图2.4(a)是4×4的二极管掩膜ROM 的结构图，它由2线－4线地址译码器、4×4的二极管存储矩阵和输出电路三部分组成。

地址译码器采用单译码方式，其输出为4条字选择线W 0～W 3，当输入一组地址，相应的一条字线输出高电平。

存储矩阵由二极管或门组成，有16个存储单元，输出为D 3～D 0，称为位线，在D 3～D 0位线上输出的每组4位二进制代码称作一个字。

每个十字交叉点代表一个存储单元，交叉处有二极管的单元，表示存储数据为“1”，无二极管的单元表示存储数据为“0”。

输出电路由4个驱动器组成，四条位线经驱动器由D 3～D 0输出。

ROM 的读数过程是据地址码读出指定单元中的数据。

例如，当输入地址码A 1A 0=01时，字线W 1=1，其余字选择线为0，W 1字线上的高电平通过接有二极管的位线使D 1、D 2为1，其他位线与W 1字线相交处没有二极管，为低电平，是0。

所以输出D 3D 2D 1D 0=0110，根据图2.4的二极管存储矩阵，可列出全部地址所对应存储单元内容的真值表，如表2.1所示。

W W 1W 2W 3W 0 W 1W 2W 33 2 1 0A AW 1W 2W 3输出电路（a ）二极管ROM 结构 （b ）存储矩阵简化阵列图 （c ）二极管或门电路图2.4 4×4 二极管掩膜ROM上述这种ROM 的存储矩阵可采用如图2.4(b)所示的简化阵列图表示。

字线和位线交叉处有二极管的画实心点，表示存储数据“1”，无二极管的交叉点不画点，表示存储数据“0”。

交叉点的数目对应能够存储的单元数，表示每个存储器的存储容量，记为字线×位线＝容量，如8K ×8=64KB 。

图8.2中字线和位线均为4，故其容量为4×4＝16。

显然，ROM 并不能记忆前一时刻的输入信息，因此只是用门电路来实现组合逻辑关系。

实际上，图2.4(a)的存储矩阵和电阻R 组成了4个二极管或门，以D 0为例，二极管或门电路如图2.4(c)所示，D 0=W 0+W 2+W 3 。

用MOS 三极管取代二极管便构成图2.5所示的MOS ROM 阵列。

图2.5 MOS ROM 阵列图中MOS ROM 由2线－4线地址译码器采用单译码方式。

地址A 1和A 0输入译码后，输出4条字选择线W 0～W 3，每一条选中一个字，位线输出即为一个字的各位。

在图示的存储矩阵中，有的列连有管子，有的列没有连管子，它与二极管ROM 一样，当输入一组地址，相应的一条字线输出高电平，例如，A 1A 0=10，则字线W 3=1，D 3和D 1与其相连的MOS管导通，于是该两条位线输出为“1” 其他位线与W 3字线相交处没有MOS 管，为低电平，是“0” 。

由此可知，当某一字线被选择（输出高电平）时，连有管子的位线输出为“1”，没有管子相连的位线输出为“0”。

二极管ROM 和MOS 管ROM ，都是在制造时由二次光刻版的图形（掩膜）所决定的。

这种存储矩阵的内容完全取决于芯片的制造过程，而一旦制造好以后，用户是无法变更的。