EDA实践教程(Rev4)
EDA技术使用教程第四版七章PPT课件
仿真结果：状态STX，输出Q。有毛刺现象。
例7－6：实体与例7－5相同（在COM1进程中增加一个IF语句）
接上页
例7－6波形仿真：
利用单进程设计：将例7－5的混合进程COMREG 和组合进程COM1合而为一：
状态转移
对外输出
单进程Mealy状态机仿真：
写在最后
经常不断地学习,你就什么都知道。你知道得越多,你就越有力量 Study Constantly, And You Will Know Everything. The More
敏感信号：CURRENT_STATE、外部输入信号。
完成次态赋值、对外输出。
4. 辅助进程
例7－1
说明部分 主控时序
接上页
主控组合
S0：输出5； S1：输出8； S2：输出12； S3：输出14
图7-2 例7-1状态机的工作时序图
复位
状态转移
保持
回初始S0
7.2 Moore型有限状态机的设计
原因：（1）组合进程和时序进程在同一个进程 中，引入了对输出数据的锁存器；
（2）输出数据的锁存器稳定了一个周期 后，能够实现各路数据的同步输出， 避免了竞争冒险现象。
缺点：比多进程状态机的输出晚一个时钟周期
7.3 Mealy 型状态机的设计
时序与组合的 混合型进程
接上页
组合型进程，输出与 输入有关（Mealy型状 态机）
例7-3（程序功能和例7-2一样）
7.2.2 单进程Moore型有限状态机（例7-4） 例7-4
接上页
波形仿真：
改为双进程：
时序进程
组合进程
单进程
双进程
二者比较，单进程特点： 单进程状态机输出避免了毛刺的产生； 单进程状态机输出在时间上落后一个时钟。
EDA技术实用教程第4版VHDL课件第4章
4.11 Chip Planner应用
4.11.1 Chip Planner应用实例
4.11 Chip Planner应用
4.11.1 Chip Planner应用实例
4.11 Chip Planner应用
4.11.2 Chip Planner功能说明
4.11 Chip Planner应用
4.11.2 Chip Planner功能说明
⑴ 打开并建立新工程管理窗口
4.1 基本设计流程
4.1.2 创建工程
⑵ 将设计文件加入工程中
4.1 基本设计流程
4.1.2 创建工程
⑶ 选择目标芯片
4.1 基本设计流程
4.1.2 创建工程
⑷ 工具设置
⑸ 结束设置
4.1 基本设计流程
4.1.3 编译前设置
⑴ 选择FPGA目标芯片 ⑵ 选择配置器件的工作方式
⑹ 总线数据格式设置和参数设置
4.1 基本设计流程
4.1.5 时序仿真
⑹ 总线数据格式设置和参数设置
4.1 基本设计流程
4.1.5 时序仿真
⑹ 总线数据格式设置和参数设置
4.1 基本设计流程
4.1.5 时序仿真
⑺ 仿真器参数设置
4.1 基本设计流程
4.1.5 时序仿真
⑻ 启动仿真器 ⑼ 观察仿真结果
习
题
4-6 用74148和与非门实现8421BCD优先编码器，用三片74139组成一个5-24译码 器。 4-7 用74283加法器和逻辑门设计实现一位8421BCD码加法器电路，输入输出均是 BCD码，CI为低位的进位信号，CO为高位的进位信号，输入为两个1位十进制数 A，输出用S表示。 4-8 用原理图输入方式设计一个7人表决电路，参加表决者7人，同意为1，不同意 为0，同意者过半则表决通过，绿指示灯亮；表决不通过则红指示灯亮。 4-9 基于原理图输入方式，用D触发器构成按循环码(000->001->011->111->101>100->000)规律工作的六进制同步计数器。 4-10 基于原理图输入方式，应用4位全加器和74374构成4位二进制加法计数器。 如果使用74299、74373、D触发器和非门来完成上述功能，应该有怎样的电路？ 4-11 用一片74163和两片74138构成一个具有12路脉冲输出的数据分配器。要求 在原理图上标明第1路到第12路输出的位置。若改用一片74195代替以上的 74163，试完成同样的设计。 4-12 用同步时序电路对串行二进制输入进行奇偶校验，每检测5位输入，输出一 个结果。当5位输入中1的数目为奇数时，在最后一位的时刻输出1。 4-13 用7490设计模为872的计数器，且输出的个位、十位、百位都应符合8421码 权重。
EDA技术及应用实训报告
EDA技术及应用实训报告
1.设计自动化技术
设计自动化技术（Design Automation）是一项将新科技与新技术结合在一起的实际工程学科，它将工程设计和制造过程的各个方面进行自动建模、自动仿真、自动集成，从而实现对制造技术的模拟和控制，实现优化系统设计和提高设计效率的目的。
设计自动化是达到设计自动化的途径之一，它强调了“从设计中抽象出规则、流程、模型和算法”，并对它们进行自动化，从而克服了手动设计中的过程繁琐、重复劳动的缺点，为设计师提供了更快、更准、更节劳的方法。
2、EDA技术
EDA（电子设计自动化）是在电子产品设计的整个流程中使用计算机软件和硬件工具来实现设计自动化的过程，也称之为电子产品设计自动化（EDA）。
EDA技术已经发展到成熟阶段，&&主要用于电路板设计、电路仿真、CAD/CAM设计、电路布线和测试等领域。
EDA电子实训实验指导书
石河子大学本科毕业设计实验指导书基于EDA平台的电子实训实验设计与开发学生姓名贺权指导教师任玲所在学院机械电气工程学院专业电气工程及其自动化年级11级（1）班中国·新疆·石河子2015年6月目录一、软件工具的安装 (2)二、实验部分 (3)实验一组合逻辑3-8译码器 (3)实验二汽车尾灯控制电路 (11)实验三、基于VHDL语言的数字秒表电路 (15)一、软件工具的安装本实验使用的是Quartus II 9.0，该软件可运行在winxp/win7/win8（包括兼容模式）等系统下，下载安装破解方法如下：1.在Altera公司官网上下载Quartus II 9.0的安装文件。
其中包括Quartus II 9.0的安装文件和ip库。
2.开始安装，win8以下的可以通过解压后得到安装文件，win8以上的直接双击打开就行，先安装90_quartus_windows，然后是90_ip_windows。
默认装在C盘，确保空间足够。
3.软件可免费试用30天。
鼓励购买正版，破解方法可百度。
4.用Quartus_II_9.0_b151破解器.exe破解C:\altera\90\quartus\bin下的sys_cpt.dll文件（运行Quartus_II_90_b151破解器.exe后,首先要点击“浏览”选中sys_cpt.dll，安装默认的sys_cpt.dll路径是在C:\altera\90\quartus\bin下，选中sys_cpt.dll后再点击“应用”。
很多用户上来就点击“应用”，实际上并没有破解这个软件）。
5.把license.dat里的XXXXXXXXXXXX 用您老的网卡号替换(在Quartus II7.2的Tools菜单下选择License Setup，下面就有NIC ID)。
6.在Quartus II 9.0的Tools菜单下选择License Setup，然后选择Licensefile，最后点击OK。
EDA实验 模4计数器的设计和仿真
EDA实验模4计数器的设计和仿真一、实验目的：熟练使用quartersⅡ软件，学会使用逻辑图设计模4计数器并进行仿真。
二、实验内容：用逻辑图设计模4计数器并进行仿真与分析。
三、实验方法：实验方法：采用基于FPGA进行数字逻辑电路设计的方法。
采用的软件工具是QuartusII软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱。
实验步骤：1、绘制逻辑图。
打开QuartusII软件平台，点击File中得New建立一个文件。
编写的文件名与实体名一致，点击File/Save as以“.vhd”为扩展名存盘文件。
2、按照实验箱上FPGA的芯片名更改编程芯片的设置。
操作是点击Assign/Device,选取芯片的类型。
3、编译与调试。
确定逻辑图文件为当前工程文件，点击Complier进行文件编译。
编译结果有错误或警告，则将要调试修改直至文件编译成功。
4、波形仿真及验证。
在编译成功后，点击Waveform开始设计波形。
点击“insert the node”,按照程序所述插入q[1..0],clk,任意设置各输入节点的输入波形…点击保存按钮保存。
5、时序仿真。
（具体过程，操作细节以及实验过程截图见下面具体操作，都有说明。
）6、FPGA芯片编程及验证。
（具体细节和过程看后续的实验过程的说明）四、实验过程：1、编译过程（可先绘制逻辑图再建工程，也可先建工程再建文件）a）绘制逻辑图。
打开QuartersII软件平台，点击file中的New新建一个文件。
弹出一个窗口，选择Block Diagram选项；新建文件，然后绘制实验要用到的逻辑图，双击空白处，选择要用到的器件并用适当的线把各元件连接好并进行命名，绘制的模4计数器的逻辑图如下：接着保存文件，点击File/Save as，接着建一个工程，并保存。
b）按照实验箱上FPGA的芯片名更改芯片的设置，选取芯片类型。
设置如下图所示：c)工程建好后，进行编译和调试。
eda教程
eda教程EDA（探索性数据分析）是一种用于分析和理解数据的方法，它可以帮助我们发现数据集中的模式、异常和隐藏信息。
本文将为您介绍EDA的基本步骤和常用技术，并提供一些实用的Python代码示例。
EDA的基本步骤包括：数据收集、数据清洗、数据可视化和数据分析。
数据收集：首先，您需要收集与您感兴趣的主题相关的数据。
数据可以通过各种途径获取，例如从数据库、网站或API中获取。
数据清洗：在进行数据分析之前，您需要对数据进行清洗。
这包括处理缺失值、异常值、重复值和不一致的数据。
您可以使用Python的pandas库来快速处理这些任务。
数据可视化：数据可视化是EDA中重要的一环，它帮助我们更好地理解数据。
您可以使用Python中的matplotlib和seaborn库来创建各种图表，例如柱状图、散点图、箱线图和饼图，以展示数据的分布情况、相关性和异常值等。
数据分析：在数据清洗和可视化之后，您可以使用各种统计方法和机器学习算法对数据进行分析。
例如，您可以计算数据的统计指标（如均值、中位数和标准差），并使用t检验或方差分析等方法比较不同组之间的差异。
以下是一些常用的EDA技术和示例代码：1. 描述性统计分析：描述性统计分析可以帮助我们了解数据的基本特征。
例如，您可以计算数据的均值、中位数、标准差和四分位数，并使用Python的pandas库来实现。
示例代码如下：```pythonimport pandas as pd# 读取数据data = pd.read_csv('data.csv')# 计算均值mean = data.mean()# 计算中位数median = data.median()# 计算标准差std = data.std()# 计算四分位数q1 = data.quantile(0.25)q3 = data.quantile(0.75)```2. 箱线图：箱线图可以帮助我们了解数据的分布情况和异常值。
EDA技术使用教程课后答案第4章
【例4-8】 】 ... IF a1 > b1 THEN q1 <= '1' ; ELSE q1 <= '0' ; END IF; ...
的电路图（ 综合） 图4-6 例4-8的电路图（Synplify综合） 的电路图 综合
图4-2 mux21a结构体 结构体
KX
康芯科技
4.1 多路选择器的 多路选择器的VHDL描述 描述
4.1.1 2选1多路选择器的 选 多路选择器的 多路选择器的VHDL描述 描述
【例4-1】 】 ENTITY mux21a IS PORT ( a, b : IN BIT; s : IN BIT; y : OUT BIT ); END ENTITY mux21a; ARCHITECTURE one OF mux21a IS BEGIN y <= a WHEN s = '0' ELSE END ARCHITECTURE one ;
KX
康芯科技
4.2 寄存器描述及其 寄存器描述及其VHDL语言现象 语言现象
4.2.2 VHDL描述的语言现象说明 描述的语言现象说明 2. 设计库和标准程序包
LIBRARY LIBRARY WORK ; STD ;
图4-4 D触发器
USE STD.STANDARD.ALL ; 使用库和程序包的一般定义表式是： 使用库和程序包的一般定义表式是： LIBRARY USE <设计库名>; 设计库名>
< 设计库名>.<程序包名>.ALL ; 设计库名> 程序包名>
实验四之eda实验
交通工程学院EDA实验设计报告.姓名：郭衡班级：电科1704学号：17419002064指导老师：谭会生实验四FIR滤波器的设计1，实验目的（1）学习Quartus 2软件的基本使用方法。
（2）学习GW48系列或其他EDA实验开发系统的基本使用方法。
（3）学习VHDL程序的基本结构和基本语句的使用。
2，实验内容设计并调试好一个滤波器长度为4的DaubechiesDB4转置FIR滤波器，并用EDA实验开发系统进行硬件验证。
3，实验条件（1）开发软件：Quartus 2 8.0.（2）实验设备：GW48系列EDA实验开发系统。
（3）拟用芯片：EPM7128S—PL84.4, 实验设计1）系统原理框图图1.1 FIR电路原理图2）VHDL程序计数器CNT9999的底层和顶层电路均采用VHDL文本输入，有关VHDL程序如下。
LPM的VHDL源程序：LIBRARY LPM;USE LPM.LPM_COMPONENTS.ALL;LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY FIR ISGENERIC(W1:INTEGER:=9; --输入位宽W2:INTEGER:=18; --乘法器的位宽为2*W1W3:INTEGER:=19; --加法器的位宽为W2+LOG2(L)-1W4:INTEGER:=11; --输出位宽L:INTEGER:=4; --滤波器的长度MPIPE:INTEGER:=3); --流水线的级数PORT(CLK:IN STD_LOGIC;LOAD_X:IN STD_LOGIC;X_IN:IN STD_LOGIC_VECTOR(W1-1 DOWNTO 0);C_IN:IN STD_LOGIC_VECTOR(W1-1 DOWNTO 0);Y_OUT:OUT STD_LOGIC_VECTOR(W4-1 DOWNTO 0));END ENTITY FIR;ARCHITECTURE ART OF FIR ISSUBTYPE N1BIT IS STD_LOGIC_VECTOR(W1-1 DOWNTO 0);SUBTYPE N2BIT IS STD_LOGIC_VECTOR(W2-1 DOWNTO 0);SUBTYPE N3BIT IS STD_LOGIC_VECTOR(W3-1 DOWNTO 0);TYPE ARRAY_N1BIT IS ARRAY(0 TO L-1) OF N1BIT;TYPE ARRAY_N2BIT IS ARRAY(0 TO L-1) OF N2BIT;TYPE ARRAY_N3BIT IS ARRAY(0 TO L-1) OF N3BIT;SIGNAL X:N1BIT;SIGNAL Y:N3BIT;SIGNAL C:ARRAY_N1BIT; --系数矩阵SIGNAL P:ARRAY_N2BIT; --积矩阵SIGNAL A:ARRAY_N3BIT; --加法矩阵BEGINLOAD:PROCESS IS --装载数据或系数BEGINWAIT UNTIL CLK='1';IF(LOAD_X='0') THENC(L-1)<=C_IN; --在寄存器存储系数FOR I IN L-2 DOWNTO 0 LOOP --系数右移一位C(I)<=C(I+1);END LOOP;ELSEX<=X_IN; --同时获得一个采样数据END IF;END PROCESS LOAD;SOP:PROCESS(CLK)IS --进行乘加运算BEGINIF CLK'EVENT AND (CLK='1')THENFOR I IN 0 TO L-2 LOOP --计数转置滤波器的加法A(I)<=(P(I)(W2-1)&P(I))+A(I+1); --加法运算后可能产生进位，古扩展1位P(I)(W2-1) END LOOP;A(L-1)<=P(L-1)(W2-1)&P(L-1); --第一级轴头只有一个寄存器END IF;Y<=A(0);END PROCESS SOP;--例化L个流水线乘法器MULGEN:FOR I IN 0 TO L-1 GENERATEMULS:LPM_MULT --乘法运算P(I)=C(I)*XGENERIC MAP(LPM_WIDTHA=>W1,LPM_WIDTHB=>W1,LPM_PIPELINE=>MPIPE,LPM_REPRESENTATION=>"SIGNED",LPM_WIDTHP=>W2,LPM_WIDTHS=>W2)PORT MAP(CLOCK=>CLK,DATAA=>X,DATAB=>C(I),RESULT=>P(I));END GENERATE;Y_OUT<=Y(W3-1 DOWNTO W3-W4); --将最后的乘加法运算结果去掉多余的尾数END ARCHITECTURE ART;DISPLAY的源程序：--DISPLAY.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY DISPLAY ISPORT(SEL:IN STD_LOGIC_VECTOR(2 DOWNTO 0);DATAIN:IN STD_LOGIC_VECTOR(15 DOWNTO 0);COM:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);--LEDW:IN STD_LOGIC_VECTOR(2 DOWNTO 0);SEG:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END ENTITY DISPLAY;ARCHITECTURE ART OF DISPLAY ISSIGNAL DATA:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINP1:PROCESS(SEL)ISBEGINCASE SEL ISWHEN"000"=> COM<="11111110";WHEN"001"=> COM<="11111101";WHEN"010"=> COM<="11111011";WHEN"011"=> COM<="11110111";WHEN"100"=> COM<="11101111";WHEN"101"=> COM<="11011111";WHEN"110"=> COM<="10111111";WHEN"111"=> COM<="01111111";WHEN OTHERS=> COM<="11111111";END CASE;END PROCESS P1;--LEDW<=SEL;P2:PROCESS(SEL)BEGINCASE SEL ISWHEN"000"=> DATA<=DATAIN(3 DOWNTO 0);WHEN"001"=> DATA<=DATAIN(7 DOWNTO 4);WHEN"010"=> DATA<=DATAIN(11 DOWNTO 8);WHEN"011"=> DATA<=DATAIN(15 DOWNTO 12);--WHEN"100"=> DATA<=DATAIN(19 DOWNTO 16);--WHEN"101"=> DATA<=DATAIN(23 DOWNTO 20);--WHEN"110"=> DATA<=DATAIN(27 DOWNTO 24);--WHEN"111"=> DATA<=DATAIN(31 DOWNTO 28);--WHEN OTHERS=>DATA<="0000";END CASE;CASE DATA ISWHEN"0000"=>SEG<="00111111"; --3FHWHEN"0001"=>SEG<="00000110"; --06HWHEN"0010"=>SEG<="01011011"; --5BHWHEN"0011"=>SEG<="01001111"; --4FHWHEN"0100"=>SEG<="01100110"; --66HWHEN"0101"=>SEG<="01101101"; --6DHWHEN"0110"=>SEG<="01111101"; --7DHWHEN"0111"=>SEG<="00000111"; --07HWHEN"1000"=>SEG<="01111111"; --7FHWHEN"1001"=>SEG<="01101111"; --6FHWHEN OTHERS=>SEG<="00000000"; --00HEND CASE;END PROCESS P2;END ARCHITECTURE ART;CTRLS的VHDL源程序：--CTRLS.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CTRLS ISPORT(CLK:IN STD_LOGIC;SEL:OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END ENTITY CTRLS;ARCHITECTURE ART OF CTRLS ISSIGNAL CNT:STD_LOGIC_VECTOR(2 DOWNTO 0);BEGINPROCESS(CLK)ISBEGINIF CLK'EVENT AND CLK='1'THENIF CNT="111"THENCNT<="000";ELSECNT<=CNT+'1';END IF;END IF;END PROCESS;SEL<=CNT;END ARCHITECTURE ART;CNT24的VHDL源程序：--CNT24.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CNT24 ISPORT(CLK:IN STD_LOGIC;CLR:IN STD_LOGIC;ENA:IN STD_LOGIC;CQ:OUT STD_LOGIC_VECTOR(9 DOWNTO 0);CO:OUT STD_LOGIC);END ENTITY CNT24;ARCHITECTURE ART OF CNT24 ISSIGNAL CQI:STD_LOGIC_VECTOR(9 DOWNTO 0); BEGINPROCESS(CLK,CLR,ENA)ISBEGINIF CLR='1'THEN CQI<="00000";ELSIF CLK'EVENT AND CLK='1'THENIF ENA='1'THENIF CQI="10111"THENCQI<="00000";ELSECQI<=CQI+'1';END IF;END IF;END IF;END PROCESS;PROCESS(CQI)ISBEGINIF CQI="00000"THEN CO<='1';ELSECO<='0';END IF;END PROCESS;CQ<=CQI;END ARCHITECTURE ART;ROM的VHDL源程序--ROM.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY ROM ISPORT(SEL:IN STD_LOGIC_VECTOR(2 DOWNTO 0);--DIN:IN STD_LOGIC_VECTOR(31 DOWNTO 0);DOUT:OUT STD_LOGIC_VECTOR(8 DOWNTO 0)); END ENTITY ROM;ARCHITECTURE ART OF ROM ISSIGNAL DIN:STD_LOGIC_VECTOR(8 DOWNTO 0);--SIGNAL A:INTEGER:=124;--SIGNAL B:INTEGER:=214;--SIGNAL C:INTEGER:=57;--SIGNAL D:INTEGER:=479;BEGINPROCESS(SEL)BEGINCASE SEL ISWHEN"000"=>DIN<="001100100";WHEN"001"=>DIN<="010010110";WHEN"010"=>DIN<="011001000";WHEN"011"=>DIN<="011111010";WHEN OTHERS=>DIN<="000000000";END CASE;END PROCESS;DOUT<=DIN;END ARCHITECTURE ART;3）仿真波形仿真之前的图片：仿真之后的图片：4）RTL视图设置实验总结这次实验好难，硬件好难做，我没有做出硬件，只做出了仿真，仿真主要还是代码，只要代码打出来了，仿真就出来了。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字系统EDA工程实践技术教程
(第四次修改) 陈强,陈立万 编著
重庆三峡学院电子与信息工程学院 EDA技术实验室 二0一 一年五月 前 言
EDA的概念和应用范畴很宽，涵盖电子、通信工程的各个领域。本教程所指的EDA技术，主要指以可编程器件（包含可编程逻辑器件和模拟器件）为物理载体，利用EDA工具自动完成现代电子系统的设计。EDA代表了当今电子设计技术的最新发展方向。《EDA技术》课程是教育部高校电子与电气学科教学指导委员会强调的电气信息类专业的重点必修课程，也是国际国内高校十分重要且十分重视的实践性很强的技术平台课程。 EDA技术将电子设计手段由传统的“硬”碰“硬”（设计、调试上依赖具体硬件，验证上依赖实际仪器）转变为现代的“软”碰“硬”（设计、调试与验证过程大多在软件中完成）。这样不但节约开发成本、降低复杂度，同时可大幅度提高效率，缩短开发周期。现代EDA技术对设计人员本身系统架构能力要求高，直接面向工程实际。而当前EDA课程实践教学对工程能力与系统架构能力的重视和训练不够，导致大多学生EDA技术水平和能力低下。因此，“很有必要”进行实践教学模式改革。 重庆三峡学院应用技术院于2004年在全校首开EDA课程，并一直作为专业主干课程建设，其支撑课程为重庆三峡学院重点课程《数字电子技术》（建设依 托单位也为我院）。经过以陈立万教授为带头人的“数字与EDA技术课程教学团队”多年来的建设和教学改革，本课程已形成优良的传统和良好的教学效果，有较为完整的课程体系和教学经验。一部面向工程应用的有较高水平的理论课新教材已经由学校立项建设，目前编写工作已全部完成。 怎样以培养职业能力为核心,以工作实践为主线,以工作过程(项目)为导向, 用任务进行驱动, 构建基于能力本位的集知识学习与岗位职能训练于一体的EDA课程实践教学模式已经成为当今EDA技术教育工作者面前的棘手问题。以本书作者为主要成员的EDA实践教学改革课题组通过反复比较论证,从可借鉴的几种综合性较强的教学模式中,选取“项目导向模式”作为EDA课程实践教学的主要模式, 用完成某个具体项目作为驱动课程学习的手段和方法。 课题组一直以来力图编写了一本面向工程应用以项目为导向的实践教程。本教程正是在这样的强烈需求牵引下应运而生的。本教程自2007年在重庆三峡学院应用技术学院电子信息工程本科首次使用以来，至今已四易其稿。教程以项目流程为主线贯穿实践教学始终。让学生在项目实践中体会、把握流程、熟悉开发工具、掌握硬件描述语言、了解FPGA器件以及通过查阅资料、咨询老师解决设计中的其它工程问题。教程力图通过“项目导向”实践教学模式在EDA实践教学中的应用，破解学生只会“实验”不会“实干”的问题，将学生对EDA技术的把握程度由“体验”上升到“体会”和“掌握”，逐级提高学生的EDA技术应用层次，使学生形成能够独立开发一个小型工程的能力。 然而，本书的形成属于新形势下实践教学的探索，还有很多不成熟的地方，有待实践进一步检验；同时，限于作者水平，疏漏错误也在所难免。作者期待阅读本书的读者多提宝贵意见。编者邮箱：dypcq@hotmail.com
编 者 2011年5月
目 录 上篇:基本实验....................................................... 1 1. 序 言................................................................................................................... 1 2．实验规则及EDA实验室仪器设备操作规程 .......................................................... 2 2.1 实验规则........................................................................................................... 2 2.2 EDA实验室仪器设备操作规程 .......................................................................... 3 3． 数字系统及其设计方法....................................................................................... 3 3.1 数字系统的概念与设计 ....................................................................................... 3 3.2 数字系统设计架构方法 ....................................................................................... 4 3.2.1、传统的数字系统逻辑设计法 ............................................................................ 4 3.2.2、传统的数字系统直接设计法 ............................................................................ 4 3.2.3、设计专用集成电路 .......................................................................................... 5 4． 教学系统介绍....................................................................................................11 4.1 配套硬件要求： .................................................................................................11 4.2 RC-EDA-2000C型实验箱 .................................................................................11 5． 实验前的一些重要话题..................................................................................... 18 5.1关于软件开发工具 ............................................................................................. 18 5.2关于器件 ........................................................................................................... 21 5.2.1 CPLD与FPGA的比较 .................................................................................... 21 5.2.2 ALTERA产品型号命名规则.......................................................................... 22 5.3 代码下载与配置 ................................................................................................ 22 5.3.1 CPLD器件的下载接口及其连接 ...................................................................... 22 5.3.2 FPGA器件的配置模式 .................................................................................. 22 5.4 关于利用ModelSim SE6.0C实现时序仿真 ......................................................... 24 6． 软硬件操作参考流程实例 ................................................................................. 27 6.1 十进制计数器流程........................................................................................... 27 6.1.1 建立工作文件 ................................................................................................. 27 6.1.2 创建工程 ........................................................................................................ 28 6.1.3 编译前设置 .................................................................................................... 30 6.1.4 全程编译 ...................................................................................................... 30 6.1.5 时序仿真 ........................................................................................................ 31 6.1.6 引脚设置和下载 ............................................................................................. 33 6.1.7 配置文件下载 ................................................................................................. 34 6.1.8 编程配置器件 ................................................................................................. 35 7. 实验教学内容及要求........................................................................................... 36 实验项目一 EDA实验软、硬件平台的认识使用（本）.......................................... 37 实验项目二 3-8译码器的设计（本、专）.............................................................. 38 实验项目三 触发器功能模拟（本、专科） ............................................................ 40 实验项目四 基本计数器的设计.............................................................................. 44 实验项目五 带进制的计数器 ................................................................................. 46 实验项目六 半整数分频器的设计 .......................................................................... 49 实验项目七 音乐发生器设计（本）....................................................................... 51 上篇附录： ................................................................................. 错误！未定义书签。 一、实验报告的格式与要求.................................................. 错误！未定义书签。 二、报告一般书写格式（以某实验为例）............................. 错误！未定义书签。 中篇：CAD/EDA课程实训 .............................错误！未定义书签。 一、目的和任务 .......................................................................... 错误！未定义书签。 二、实训软硬件工具、内容与主要教学环节安排 ......................... 错误！未定义书签。 附录一:EDA课程实训参考题目 ................................................... 错误！未定义书签。 设计一 数字式竞赛抢答器 ................................................... 错误！未定义书签。 设计二 数字钟 ..................................................................... 错误！未定义书签。 设计三 数字频率计 .............................................................. 错误！未定义书签。 设计四 拔河游戏机 .............................................................. 错误！未定义书签。 设计五 乒乓球比赛游戏机 ................................................... 错误！未定义书签。 设计六 交通信号等控制器 ................................................... 错误！未定义书签。 设计七 电子密码锁 .............................................................. 错误！未定义书签。 设计八 彩灯控制器 .............................................................. 错误！未定义书签。 设计九 脉冲按键电话显示器 ................................................ 错误！未定义书签。 设计十 简易电子琴 .............................................................. 错误！未定义书签。 设计十一 出租车自动计费器 ................................................ 错误！未定义书签。 设计十二 洗衣机控制器 ....................................................... 错误！未定义书签。 十三、自动奏乐器二 ............................................................ 错误！未定义书签。