(DDS)直接数字频率合成技术
DDS信号发生器设计
DDS信号发生器设计DDS（直接数字频率合成）信号发生器是一种数字技术制造高质量频率合成信号的装备。
本文将介绍DDS信号发生器的设计原理、关键技术和性能评估。
一、设计原理：DDS信号发生器的设计原理基于数字频率合成技术，其核心是数字信号处理器（DSP）和数字锁相环（PLL）。
DDS信号发生器通过频率控制字（FTW）和相位控制字（PTW）控制DDS芯片的输出频率、波形和相位。
在DDS芯片中，数字频率合成器通过数模转换器将较高的待合成信号转换为模拟信号，进而通过滤波器、放大器等模拟电路产生高质量的输出信号。
二、关键技术：1.高精度的频率合成：DDS信号发生器需要具备高精度的频率合成能力。
此需求需要DDS芯片具备较高的分辨率和较低的相位噪声。
分辨率是DDS芯片产生频率变化最小步进的能力，通常用位数来表示。
较高的分辨率可以确保DDS信号发生器输出的频率表现更加连续平滑。
相位噪声则与DDS芯片的时钟抖动、量化噪声等因素有关，较低的相位噪声能够保证信号在频谱中的纯净度。
2.高动态范围的输出：DDS信号发生器通常需要提供广泛的频率范围和大范围内的输出功率调节。
此需求需要DDS芯片具备高动态范围的输出能力。
动态范围包括频率动态范围和幅度动态范围。
频率动态范围是指DDS信号发生器能够合成的频率范围，幅度动态范围则指DDS信号发生器能够调节的输出功率范围。
通过优化DDS芯片的设计，可以提高输出的动态范围。
3.高速的输出信号更新：DDS信号发生器需要具备快速更新输出信号的能力。
通常，DDS芯片具备更高的时钟频率和更大的内存储存能力可以实现更高的输出信号更新速率。
高速更新输出信号可以保证DDS信号发生器能够满足实时调节信号的需求。
三、性能评估：DDS信号发生器的性能评估包括频率稳定度、相位噪声、调制信号质量等几个方面。
频率稳定度是指DDS信号发生器输出频率的稳定性，通常通过测量短期和长期的频率漂移来评估。
相位噪声则是度量DDS信号发生器输出信号相位纯净度的参数，使用杂散频谱测量方法和相位噪声密度谱评估。
直接数字频率合成的优缺点
直接数字频率合成的优缺点直接数字频率合成（Direct Digital Frequency Synthesis，DDFS）是一种通过数字信号处理技术生成高频信号的方法。
DDFS 可以用于各种应用，包括实验室测试、通讯和雷达系统等。
本文将讨论 DDFS 的优缺点。
优点稳定性DDFS 系统中只能从数字源获得频率，所以频率精度非常高。
DDFS 的准确性可以通过采用高质量的晶体振荡器和时钟同步技术来进一步提高。
此外，由于数字元件的稳定性，DDFS 的频率是非常稳定的。
灵活性DDFS 提供了比传统频率合成器更高的灵活性。
传统频率合成器需要使用不同的电路元件来生成不同的频率。
而 DDFS 只需要更改一个寄存器的值就可以改变输出的频率。
这使得 DDFS 可以快速地切换到所需的频率。
精度DDFS 提供比传统频率合成器更高的频率精度。
通过使用高质量的时钟和数字信号处理技术，DDFS 可以实现更准确的频率合成。
这对于许多应用非常重要，特别是在需要极高精度的测量中。
缺点失真DDFS 的一个主要问题是可能造成频率和幅度失真。
失真主要由于 DDS 中非线性项的存在，所以如果 DDS 的输入信号过大或一些不必要的转换发生，则可能会引起失真。
算法复杂性DDFS 的另一个缺点是算法的复杂性。
DDS需要执行许多乘法，幅度控制和相位控制等方面的处理。
算法处理需要大量的计算资源和存储器，并且在高频率合成模式下需要很高的速度。
噪声DDFS 可能会产生高质量的频率，但其输出信号中可能会存在一些噪声。
这是因为数字钳位器是离散的，在连续函数之间插入折线。
这种折线可能会导致噪声。
结论总体而言，DDFS 是非常有用的高精度频率合成技术。
它提供比传统模拟技术更高的稳定性、精度和灵活性。
然而，如此高度的精细度和稳定性需要更多的计算资源和存储器，并且需要处理单元更加复杂。
此外，当噪声存在时，可能需要额外的滤波和缓冲来获得可接受的输出信号质量。
传统的频率合成器与 DDFS 之间相互竞争，这取决于应用程序和准确度要求。
dds 总线 原理
dds 总线原理
DDS（直接数字频率合成器）是一种基于数字信号处理技术的频
率合成器，它可以通过数字控制实现精确的频率和相位调制。
DDS
总线原理指的是DDS芯片与其他器件之间的通信总线原理。
首先，DDS芯片通常会使用SPI（串行外设接口）或者并行接口
来与微处理器或其他外围设备进行通信。
SPI是一种串行总线协议，通过四根线（时钟线、数据线、主从选择线和地线）来实现通信。
而并行接口则是通过多根数据线同时传输数据。
在DDS芯片与其他器件之间的通信中，总线原理起着关键作用。
总线原理包括数据传输的时序、数据格式、通信协议等方面。
通常
情况下，DDS芯片会通过总线接收来自外部设备的频率、相位或其
他控制信息，然后根据这些信息生成相应的数字信号输出。
同时，DDS芯片也会通过总线将自身的状态、输出频率等信息反馈给外部
设备。
另外，DDS总线原理还涉及到通信的稳定性、抗干扰能力、通
信速率等方面。
在设计中，需要考虑总线的带宽、传输速率、数据
格式的协商、时序的稳定性等问题，以确保DDS芯片与外部设备之
间的可靠通信。
总的来说，DDS总线原理是指DDS芯片与其他器件之间的通信原理，涉及到通信协议、数据传输的时序、稳定性等多个方面。
通过合理设计和实现总线原理，可以实现DDS芯片与外部设备之间的稳定、可靠的通信，从而更好地实现频率合成功能。
基于FPGA的两种DDS实现
基于FPGA的两种DDS实现直接数字频率合成（Direct Digital Synthesis，DDS）是一种基于数字信号处理的频率合成方法，通过将一个连续的幅度和相位可调的数字信号与一个时钟信号相乘，可以产生高精度的频率信号。
在FPGA（Field Programmable Gate Array）中，DDS可以通过数字逻辑实现。
本文将介绍两种基于FPGA的DDS实现方法。
LUT是FPGA中常用的存储组件，可以用于存储预先生成的数字信号样本。
基于LUT的DDS实现方法是将一个固定的正弦波样本表存储在LUT 中，然后通过改变LUT的读指针位置来产生不同频率的正弦波信号。
具体实现步骤如下：1)根据需要生成的信号频率，计算出每一个时钟周期对应的读指针步进量，即相位步进量。
2)初始化读指针位置为0，以时钟信号为基准，每一个时钟周期将读指针位置加上相位步进量。
3)将读指针位置作为索引，从LUT中读取相应的正弦波样本值。
4)将读取到的正弦波样本值输出为DDS的输出信号。
基于LUT的DDS实现有以下优点：-简单易于实现，适合低频率应用。
-输出信号的频率可精确控制，具有较高的频率精度。
-可以通过修改LUT中的正弦波表，实现不同幅度和相位的输出信号。
另一种常见的DDS实现方法是基于相位累加器。
相位累加器是一个用于存储和计算相位信息的寄存器，通过不断累加相位步进量来产生不同频率的输出信号。
具体实现步骤如下：1)根据需要生成的信号频率，计算出每一个时钟周期对应的相位步进量。
2)初始化相位累加器为0，在每一个时钟周期将相位步进量加到累加器中。
3)将相位累加器的高位作为正弦波LUT的读指针，将读取到的正弦波样本值输出为DDS的输出信号。
基于相位累加器的DDS实现有以下优点：-输出信号的频率可精确控制，具有较高的频率精度。
-可以通过修改相位步进量，实现不同频率的输出信号。
-相位累加器可以很容易地实现相位调制和频率调制等功能，具有较高的灵活性。
DDS的原理及镜像频谱分析
DDS的原理及镜像频谱分析DDS（Direct Digital Synthesis）是一种数字式直接合成技术，可以用来产生任意频率、任意波形的信号。
它的原理和实现方法比较复杂，涉及到数字信号处理、时钟频率合成、数字滤波等多个领域。
下面将就DDS的原理及镜像频谱分析进行详细阐述。
DDS的核心是一种数字式的相位累加器，它以固定的时钟频率递增相位，从而实现产生信号的频率和相位控制。
它通过在一个周期内逐渐累加相位，再根据累加的相位值计算出对应的输出信号值，然后通过一定的数字滤波器对这些输出信号进行滤波，从而获得最终的合成信号。
具体的实现步骤如下：1.设定一个固定的时钟频率，称之为系统时钟。
2.设定一个需要合成的频率值，并根据系统时钟频率计算出相位递增的步进值。
3.设定一个相位累加器的初始值，一般为0。
4.在每个时钟周期内，相位累加器的值递增一个步进值，直到达到一个周期的结束。
5.根据累加器的值，通过查表或计算等方法得到对应的输出信号值。
6.重复步骤4~5，直到需要合成的波形周期结束。
DDS的镜像频谱分析：在DDS的原理中，由于相位累加器的值在一个周期内递增，因此会形成一直线性增长的相位轨迹，从而使得输出信号的频率呈现出一定的线性变化。
但是，由于相位累加器的值是有限的，当累加器的值超过一个周期的范围时，它会重新从0开始进行累加。
这种相位重置会导致频率的非线性变化，进而引入了一些频谱干扰。
为了解决这个问题，在DDS的设计中引入了镜像频率抑制的方法。
通过在相位累加器中设置额外的位数（称之为干扰位），并使用一个加法器将累加器的高位和低位进行相加，得到一个新的相位累加值。
这样，当相位累加器的值超过一个周期时，由于高位的干扰位的引入，累加值不再从0开始，而是从一个非零的值开始累加。
这种镜像方法可以抑制频谱的重复干扰，使合成信号的频率更加准确和稳定。
镜像频谱分析可以通过频谱分析仪或数字示波器等工具进行查看。
通常情况下，合成信号的频谱会呈现出一个主频成分，以及其它几个镜像频率成分。
DDS原理及其应用
频率源是通信、电子测量仪表、雷达等电子系统实现高性能指标的关键部分，并在广电系统中也有极为广泛的应用。
直接数字式频率合成技术（ＤＤＳ）具有频率转换时间极短、频率分辨率极高、输出相位连续、相位噪声低、可编程、全数字化、易于集成等突出优点，成为现代电子系统及设备中频率源的首选，对其进行研究具有重大的理论和实践意义。
以下将对ＤＤＳ波形产生原理、控制方式、频谱特性进行分析，并设计出一套基于ＭＣＳ－５１芯片和ＡＤ９８５１芯片的ＤＤＳ波形发生系统。
达到参数如下：（１）出频率范围：３０ＭＨｚ～１８０ＭＨｚ；（２）率准确度：优于土５０Ｈｚ；（３）频率转换时间：≤２ｕｓ；（４）步进精度：１ｋＨｚ。
１ ＤＤＳ原理分析ＤＤＳ在结构上主要可划分为数控振荡器和数字／模拟转换两个模块，模块ＮＣＯ又由相位累加器和正弦查询表ＲＯＭ构成。
ＮＣＯ实现由数字频率字输入生成相应频率的数字波形，模块ＤＡＣ实现将ＮＣＯ产生的数字幅度值高速且线性地转为模拟幅度值。
基本框图如图１。
２ 硬件设计及结果２．１硬件选型市场上有ＡＤ、ＭＡＸＩＭ等大型软件公司生产ＤＤＳ芯片。
本次设计采用ＡＤ公司的芯片。
从性价比考虑，ＤＤＳ芯片选用ＡＤ９８５１芯片，控制芯片选用ＡＴ８９Ｃ５２芯片，ＰＬＬ芯片选用ＭＣ１４５１５２芯片。
若需调节波形的幅度，可选择ＡＤ公司的ＡＤ８３２０可编程运放作为后级。
其型号及价格如下表格１。
２．２ＡＤ９８５１简介ＡＤ９８５１是ＡＤ公司ＤＤＳ芯片中性价比较高的一款，具有如下特性：（１）允许最高输入时钟１８０ＭＨｚ，同时可选择是否启用内含的６倍频乘法器；（２）带有高性能的十位Ｄ／Ａ转换器；（３）具有简化的控制接口，允许串／并行异步输入控制字；（４）允许工作电源范围：＋２．７伏～＋５．２５伏；（５）可以工作在掉电方式（低功耗）：４ＭＷ＋２．７伏；（６）其自由寄生动态范围（ＳＦＤＲ）＞４３ｄＢ＠７０ＭＨｚ输出；（７）采用极小的２８脚贴片式封装。
２．３硬件连接由主控芯片ＡＴ８９Ｃ５２的Ｐ１口向ＡＤ９８５１输入控制字，并由Ｐ３．４、Ｐ３．５、Ｐ３．６三口分别接ＡＤ９８５１的Ｗ＿ＣＬＫ、ＦＱ＿ＵＤ、ＲＥＳＥＴ三个端口，若采用串行模式，则只须选择Ｐ１中一个接口与ＡＤ９８５１相连（如图２）。
直接数字频率合成的优缺点
直接数字频率合成的优缺点什么是直接数字频率合成？直接数字频率合成（Direct Digital Frequency Synthesis，DDFS）是一种基于数字信号处理技术的频率合成方法。
它通过数字信号产生器（Digital Signal Generator，DSG）的输出，实现对任何频率和任何波形的生成。
DDFS的原理是将相位累计器作为计数器，将其输出作为一个带宽窄的方波信号，再通过低通滤波器将其转换为连续的正弦波信号，以实现目标波形的合成。
直接数字频率合成的优点精度高DDFS是一种准确的频率合成方法。
因为它是以数字信号的方式输出波形，消除了模拟电路中产生的误差和漂移。
另外，DDFS在频率和相位的控制上，具有高精度的输出能力，提高了合成波形的质量和准确性。
范围广DDFS的输出范围非常广，它可以产生任何频率的波形信号。
而且不同于模拟频率合成器，DDFS的频率可由外部控制，输出频率可以实现广范围内的变化调节。
这种灵活性帮助工程师在频率范围需要变化的应用中，更轻松地调节输出信号。
稳定性好DDFS是一种基于数字信号的频率合成方法，它的信号源压缩了使用模拟电路时容易出现的波动、漂移等不稳定性，所以它具有较高的稳定性。
在多种温度和电压变化的应用中，DDFS可以提供相同的性能，这意味着在设计过程中不需要太多的环境测试与调试。
直接数字频率合成的缺点抗干扰能力差DDFS在抗干扰方面相对较差。
接收到使相位累计器发生错误计数的干扰信号，会导致输出波形的失真或异常。
这可能限制DDS的应用范围，特别是在高强度干扰环境下的应用中，DDFS可能会出现输出失真现象。
噪声高DDFS在合成信号时，会引入噪声，特别是在比较低的频率下噪声会非常明显。
噪声来自于相位计数器的数字量化以及DDS输出的工作频率和时钟相互种衍生的问题，对某些高精度应用造成质量上的影响。
售价较高相比于模拟信号发生器和频率合成器而言，DDFS的售价更高。
其内含的高精度时钟与数字量化模块、COSS/FOSS转换器以及快速控制电路等，使其在调制精度、计算速度、同时售价等方面相对更高。
dds芯片工作原理
dds芯片工作原理DDS芯片，即直接数字频率合成芯片（Direct Digital Synthesis），是一种集成电路芯片，主要用于在数字域中生成高稳定度和高精度的周期性信号。
它是一种先进的频率合成技术，通过将数字控制的相位和频率信息转换为模拟输出信号，实现对频率的精确控制。
DDS芯片的工作原理可以简单概括为以下几个步骤：1. 数字控制器（Digital Controller）：DDS芯片的核心是数字控制器，它接收来自外部的控制信号，包括所需输出信号的频率、相位和振幅等信息。
数字控制器将这些控制信号转换为数字形式，以便后续处理。
2. 相位累加器（Phase Accumulator）：相位累加器是DDS芯片中的重要部分，它接收数字控制器输出的相位信息，并将相位信息累加起来。
相位累加器的输出结果是一个不断增加的相位值，它代表了输出信号的相位随时间的变化情况。
3. 参考时钟发生器（Reference Clock Generator）：DDS芯片需要一个稳定的参考时钟信号作为基准，以确保输出信号的精度和稳定性。
参考时钟发生器产生一个固定频率的时钟信号，用于驱动相位累加器的工作。
4. 数字频率控制字（Digital Frequency Control Word）：数字频率控制字是DDS芯片中用来控制输出信号频率的关键参数。
它由数字控制器根据所需输出频率计算得出，并作为输入传递给相位累加器。
数字频率控制字的大小决定了相位累加器每个时钟周期累加的相位量，进而影响了输出信号的频率。
5. 查找表（Look-up Table）：查找表是DDS芯片中的一个重要组成部分，它存储了一个正弦波周期内的采样点值。
相位累加器的输出值作为查找表的地址，查找表根据地址读取相应的采样点值，并将其作为输出信号的振幅。
6. 数字模拟转换器（Digital-to-Analog Converter，简称DAC）：DDS芯片最后需要将数字形式的输出信号转换为模拟形式，以便输出给外部设备。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
累加器的工作示意图
设相位累加器的位宽为2N, Sin表的大小为2p,累加 器的高P位用于寻址Sin表. 时钟Clock的频率为fc, 若累加器按步进为1地累加 直至溢出一遍的频率为
f out
fc = N 2
若以M点为步长,产生的信号频率为
f out fc =M N 2
M称为频率控制字
该DDS系统的核心是相位累加器，它由一个加法器和一个位相位寄存器组成，每来一 个时钟，相位寄存器以步长增加，相位寄存器的输出与相位控制字相加，然后输入到正 弦查询表地址上。正弦查询表包含一个周期正弦波的数字幅度信息，每个地址对应正弦 波中 0~360o 范围的一个相位点。查询表把输入的地址相位信息映射成正弦波幅度的数 字量信号，驱动DAC，输出模拟量。相位寄存器每经过2N/M 个 fc 时钟后回到初始状态， 相应地正弦查询表经过一个循环回到初始位置，整个DDS系统输出一个正弦波。输出 正弦波周期为 N
通常用频率增量来表示频率合成器的分辨率，DDS的最小分辨率为
f min =
fc 2N
这个增量也就是最低的合成频率。最高的合成频率受奈奎斯特抽样定理的限制，所 以有
f 0 max =
fc 2
与PLL不同,DDS的输出频率可以瞬时地改变,即可以实现跳频，这是DDS的一个突 出优点，用于扫频测量和数字通讯中，十分方便。
AD9830
芯片特性 +5V电压供电 50MHz频率 片内正弦查询表 片内10位数模转换器 并行数据接口 掉电功能选择 250mW功耗 48引脚薄方扁封装 （TQFP）
DDS的信号质量分析 的信号质量分析
取样系统信号的频谱
镜像频率分量为－ 镜像频率分量为－60dB，而其他各种杂散分量 ， 分布在很宽的频带上，其幅值远小于镜像频率分量。 分布在很宽的频带上，其幅值远小于镜像频率分量。 D/A之后用的低通滤波器可用来滤去镜像频率分量， 之后用的低通滤波器可用来滤去镜像频率分量， 之后用的低通滤波器可用来滤去镜像频率分量 谐波分量和带外杂散分量。 谐波分量和带外杂散分量。第一个镜像频率分量 最靠近信号频率，且幅度最大，实际应用时， 最靠近信号频率，且幅度最大，实际应用时， 应尽量提高采样时钟频率， 应尽量提高采样时钟频率，使该分量远离低通 滤波器的带宽,以减少低通滤波器的制作难度 以减少低通滤波器的制作难度。 滤波器的带宽 以减少低通滤波器的制作难度。
DDS
这种技术的实现依赖于高速数字电路的产生，目前， 这种技术的实现依赖于高速数字电路的产生，目前， 其工作速度主要受 速度主要受D/A变换器的限制。利用正弦信号的 变换器的限制。 其工作速度主要受 变换器的限制 相位与时间呈线性关系的特性， 相位与时间呈线性关系的特性，通过查表的方式得到信 号的瞬时幅值，从而实现频率合成。 号的瞬时幅值，从而实现频率合成。 DDS具有超宽的相对宽带，超高的捷变速率，超细 具有超宽的相对宽带， 具有超宽的相对宽带 超高的捷变速率， 的分辨率以及相位的连续性，可编程全数字化，以及可 的分辨率以及相位的连续性，可编程全数字化， 方便实现各种调制等优越性能。 方便实现各种调制等优越性能。 但存在杂散大的缺点，限于数字电路的工作速度, 杂散大的缺点 但存在杂散大的缺点，限于数字电路的工作速度 DDS的频率上限目前还只能达到数百兆 限制了在某些 的频率上限目前还只能达到数百兆 的频率上限目前还只能达到数百兆,限制了在某些 领域的应用。
DDS的信号质量分析 的信号质量分析
DDS信号源的性能指标： 1, 频率稳定度 频率稳定度，等同于其时鈡信号的稳定度。 2, 频率的值的精度 频率的值的精度，决定于DDS的相位分辨率。即由DDS的相位累加器的字宽和ROM函数表决定。 本题要求频率按10Hz步进，频率值的误差应远小于10Hz。DDS可达到很高的频率分辨率。 3, 失真与杂波 失真与杂波：可用输出频率的正弦波能量与其他各种频率成分的比值来描述。失真与杂波的成分 可分为以下几个部分： 采样信号的镜像频率分量。DDS信号是由正弦波的离散采样值的数字量经D/A转换为阶梯形的 ⑴，采样信号的镜像频率分量 模拟波形的，当时钟频率为，输出正弦波的频率为时，存在着以采样频率为折叠频率的一系列镜像 频率分量，这些镜像频率值为n±它们的幅度沿Sin(x)/x包络滚降。其输出信号的频谱如图6。19所 ± 示。 的字宽决定了它的分辨率， ⑵ D/A的字宽决定了它的分辨率，它所决定的杂散噪声分量 的字宽决定了它的分辨率 它所决定的杂散噪声分量，满量程时，对信号的信噪比影响可表 示为 S/D+N =6.02B+1.76 dB 其中B为D/A的字宽，对于10位的D/A，信噪比可达到60dB以上。 增加D/A的位数，可以减少波形的幅值离散噪声。另外，采用过采样技术，即大幅度增加每个周期 中的样点数（提高时钟频率），也可以降低该类噪声。过采样方法使量化噪声的能量分散到更宽的 频带，因而提高了信号频带内的信噪比。 相位累加器截断造成的杂波。这是由正弦波的ROM表样点数有限而造成的。通过提高时钟频率 ⑶ 相位累加器截断造成的杂波 或采用插值的方法增加每个周期中的点数（过采样），可以减少这些杂波分量。 转换器的各种非线性误差形成的杂散频率分量，其中包括谐波频率分量，它们在N频率处。 ⑷ D/A转换器的各种非线性误差形成的杂散频率分量 转换器的各种非线性误差形成的杂散频率分量 这些杂波分量的幅度较小。 其他杂散分量，包括时钟泄漏，时钟相位噪声的影响等。 ⑸，其他杂散分量，包括时钟泄漏，时钟相位噪声的影响 D/A后面的低通滤波器可以滤去镜像频率分量和谐波分量，可以滤去带外的高频杂散分量，但是， 无法滤去落在低通带内的杂散分量。
DDS的信号质量分析 的信号质量分析
最高电压杂散信号fspur出 现在频谱f = fc - f0 时，它 限制着输出频率范围的上 限。最大杂散信号边带与 信号功率之比为
π ( f c f 0 ) sin P( f spur ) fc f0 = f f P( f 0 ) πf 0 0 c sin f c
续混频 分频,获得很小的频率步进,电路复杂,不易集成
– 直接数字合成法------DDS
VCO--用电压(流)控制振荡频率
改变C
改变R
改变L
改变电流
频率综合技术概述 开环VCO的频率稳定度和频率精度较低 PLL使输出频率的稳定度和精度,接近参考 振荡源(通常用晶振) PLL框图如下 框图如下: 框图如下
满量程时，对信号的信噪 比影响可表示为
S + N = 6.02 B + 1.76dB D
三个噪声,都是加性噪声
其中最主要的是相位截断误差带来的噪声
DDS的优点与不足
优点
（1）输出频率相对带宽较宽 输出频率带宽为50%fs（理论值）。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的 抑制，实际的输出频率带宽仍能达到40%fs。 （2）频率转换时间短 DDS是一个开环系统，无任何反馈环节，这种结构使得DDS的频率转换时间极短。事实上，在 DDS的频率控制字改变之后，需经过一个时钟周期之后按照新的相位增量累加，才能实现频率的转 换。因此，频率时间等于频率控制字的传输，也就是一个时钟周期的时间。时钟频率越高，转换时 间越短。DDS的频率转换时间可达纳秒数量级，比使用其它的频率合成方法都要短数个数量级。 （3）频率分辨率极高 若时钟fs的频率不变，DDS的频率分辨率就是则相位累加器的位数N决定。只要增加相位累加器的 位数N即可获得任意小的频率分辨率。目前，大多数DDS的分辨率在1Hz数量级，许多小于1mHz甚 至更小。 （4）相位变化连续 改变DDS输出频率，实际上改变的每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在 改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性。 （5）输出波形的灵活性 只要在DDS内部加上相应控制如调频控制FM、调相控制PM和调幅控制AM，即可以方便灵活地实 现调频、调相和调幅功能，产生FSK、PSK、ASK和MSK等信号。另外，只要在DDS的波形存储器 存放不同波形数据，就可以实现各种波形输出，如三角波、锯齿波和矩形波甚至是任意的波形。当 DDS的波形存储器分别存放正弦和余弦函数表时，既可得到正交的两路输出。
DDS
– 1971年,由J.Tierney 和C.M.Tader 等人在 “A Digital Frequency Synthesizer”一文中首次提出了 DDS的概念, DDS或DDFS 是 Direct Digital Frequency Synthesis 的 简称 –通常将此视为第三代频率合成技术. 通常将此视为第三代频率合成技术. 通常将此视为第三代频率合成技术 相位” –它突破了前两种频率合成法的原理,从”相位”的概念 它突破了前两种频率合成法的原理, 它突破了前两种频率合成法的原理 出发进行频率合成. 出发进行频率合成. –这种方法不仅可以产生不同频率的正弦波,而且可以控 这种方法不仅可以产生不同频率的正弦波, 这种方法不仅可以产生不同频率的正弦波 制波形的初始相位 初始相位. 制波形的初始相位. –还可以用DDS方法产生任意波形(AWG) 还可以用DDS方法产生任意波形 还可以用DDS方法产生任意波形(AWG)
To = Tc 2 M
频率为
f out
fc =M N 2
0 ≤ M ≤ 2N 1
频率控制字与输出信号频率和参考时钟频率之间的关系为：
M = ( f out 2 N ) f c
其中N是相位累加器的字长。频率控制字与输出信号频率成正比。由取样定理，所产生 的信号频率不能超过时钟频率的一半，在实际运用中，为了保证信号的输出质量，输出 频率不要高于时钟频率的33%,以避免混叠或谐波落入有用输出频带内。 在图中，相位累加器输出位并不全部加到查询表，而要截断。相位截断减小了查询表长 度，但并不影响频率分辨率，对最终输出仅增加一个很小的相位噪声。DAC分辨率一 般比查询表长度小2~4位。
DDS原理
工作过程为: 1, 将存于数表中的数字波形,经数模转换器D/A,形成模拟量波形. 2, 两种方法可以改变输出信号的频率: (1),改变查表寻址的时钟CLOCK的频率, 可以改变输出波形的频率. (2), 改变寻址的步长来改变输出信号的频率.DDS即采用此法. 步长即为对数字波形查表的相位增量.由累加器对相位增量进行累加, 累加器的值作为查表地址. 3, D/A输出的阶梯形波形,经低通(带通)滤波,成为质量符合需要的模拟波形.