直接数字频率合成器
直接数字频率合成器原理
直接数字频率合成器原理直接数字频率合成器（Direct Digital Frequency Synthesizer，简称DDFS）是一种用于产生高精度、稳定的频率信号的电子设备。
它通过数字电路实现频率的直接合成，可以产生任意频率的信号，并且具有快速调谐、高精度以及低相位噪声等优点。
本文将介绍DDFS的工作原理及其在实际应用中的重要性。
一、工作原理DDFS的核心组成部分是相位累加器（Phase Accumulator）、频率控制字（Frequency Control Word）和查表器（Look-up Table）。
相位累加器通过不断累加频率控制字的值，从而产生一个随时间线性增加的相位值。
查表器中存储了正弦波的采样值，通过查表器可以根据相位值得到对应的正弦波样本。
最后，通过数模转换器将数字信号转换为模拟信号输出。
具体来说，DDFS的工作原理如下：1. 频率控制字：频率控制字是一个二进制数，用于控制相位累加器的累加速度。
频率控制字的大小决定了相位累加器每个时钟周期累加的值，从而决定了输出信号的频率。
2. 相位累加器：相位累加器是一个寄存器，用于存储当前的相位值。
相位累加器的值会在每个时钟周期根据频率控制字的大小进行累加。
相位累加器的位数决定了相位的分辨率，位数越多，相位分辨率越高，输出信号的频率分辨率也越高。
3. 查表器：查表器中存储了一个周期内的正弦波样本值（或余弦波样本值），通过查表器可以根据相位累加器的值得到对应的正弦波样本值。
4. 数模转换器：数模转换器将数字信号转换为模拟信号输出。
通常使用的是高速数模转换器，能够将数字信号以高速率转换为模拟信号输出。
二、应用领域DDFS在许多领域中都有广泛的应用，其中包括通信、雷达、测量、音频处理等。
1. 通信领域：在通信系统中，DDFS被广泛应用于频率合成器、频率调制器和频率解调器等模块中。
通过DDFS可以快速、精确地合成所需的信号频率，实现高速数据传输和频谱分析等功能。
直接数字式频率合成器
实验八 直接数字式频率合成器（DDS ）程序设计与仿真实验1 实验目的(1) 学习利用EDA 技术和FPGA 实现直接数字频率合成器的设计。
(2) 掌握使用Quartus Ⅱ原理图输入设计程序。
2 实验仪器（1）GW48系列SOPC/EDA 实验开发系统（2）配套计算机及Quartus II 软件3 实验原理直接数字频率合成技术，即DDS 技术，是一种新型的频率合成技术和信号产生方法。
其电路系统具有较高的频率分辨率，可以实现快速的频率切换，并且在改变时能够保持相位的连续，很容易实现频率、相位和幅度的数控调制。
传统的生成正弦波的数字是利用—片ROM 和一片DAC ，再加上地址发生计数器和寄存器即可。
在ROM 中，每个地址对应的单元中的内容(数据)都相应于正弦波的离散采样值，ROM 中必须包含完整的正弦波采样值，而且还要注意避免在按地址读取ROM 内容时可能引起的不连续点，避免量化噪音集中于基频的谐波上。
时钟频率f clk 输入地址发生计数器和寄存器，地址计数器所选中的ROM 地址的内容被锁入寄存器，寄存器的输出经DAC 恢复成连续信号，即由各个台阶重构的正弦波，若相位精度n 比较大，则重构的正弦波经适当平滑后失真很小。
当f clk 发生改变，则DAC 输出的正弦波频率就随之改变，但输出频率的改变仅决定于f clk 的改变。
为了控制输出频率更加方便，可以采用相位累加器，使输出频率正比于时钟频率和相位增量之积。
图1所示为采用了相位累加方法的直接数字合成系统，把正弦波在相位上的精度定为n 位，于是分辨率相当于1／2n 。
用时钟频率f P 依次读取数字相位圆周上各点，这里数字值作为地址，读出相应的ROM 中的值(正弦波的幅度)，然后经DAC 重构正弦波。
这里多了一个相位累加器，它的作用是在读取数字相位圆周上各点时可以每隔M 个点读一个数值，M 即力图1中的频率字。
这样，DAC 输出的正弦波频率f sin 就等于“基频” f clk 1／2n 的M 倍，即DAC 输出的正弦波的频率满足下式：)2(sin n clk f M f (1)这里，f clk 是DDS 系统的工作时钟，式(6-1-1)中的n 通常取值在24~32之间，由图1可知，相位分辨率至少是1/16777216，相当于2.146x10-5度。
直接数字频率合成器(DDS)总结
直接数字频率合成器（直接数字频率合成器（DDS DDS DDS）总结）总结知识收集2008-07-2113:45:46阅读128评论0字号：大中小订阅直接合成法是用一个或多个石英晶体振荡器的振荡频率作为基准频率，由这些基准频率产生一系列的谐波，这些谐波具有与石英晶体振荡器同样的频率稳定度和准确度；然后，从这一系列的谐波中取出两个或两个以上的频率进行组合，得出这些频率的和或差，经过适当方式处理（如经过滤波）后，获得所需要的频率。
DDS 是直接数字式频率合成器（Direct Digital Synthesizer ）的英文缩写。
直接数字式频率合成器（DDS ）是从相位概念出发直接合成所需波形的一种新的频率合成技术，由相位累加器、波形ROM 、D/A 转换器和低通滤波器构成。
时钟频率给定后，输出信号的频率取决于频率控制字，频率分辨率取决于累加器位数，相位分辨率取决于ROM 的地址线位数，幅度量化噪声取决于ROM 的数据位字长和D/A 转换器位数。
结构框图如图2-1所示。
先分部分介绍其结构，后面会讲到总体原理。
相位增量（Phase Increment ）M ，也称为频率控制字，单纯的无单位（不代表弧度或者角度）无符号数。
相位累加器（Phase Accumulator ）由一个无符号数的加法器和一个寄存器构成，一个时钟周期完成一次加法运算。
量化器（Quantizer ）完成很简单的功能。
将较高精度，较大位宽的输入，丢弃低比特位，得到较低精度，较小位宽的输出，直接用作后面查找表的地址。
正余弦查找表（Sine/Cosine Lookup Table）存放正余弦数值。
DDS的工作原理：DDS的基本原理是利用采样定理，通过查表法产生波形[2]。
由于，（2-1）其中Δθ为一个采样间隔ΔT之间的相位增量，采样周期，即：（2-2）控制Δθ就可以控制不同的频率输出。
Δθ是由频率控制字M控制的，即：（2-3）所以改变M就可以得到不同的输出频率。
DDS（DirectDigitalSynthesizer）直接数字式频率合成器
DDS（DirectDigitalSynthesizer）直接数字式频率合成器1. 什么叫DDS直接数字式频率器DDS（Direct Digital Synthesizer），实际上是⼀种分频器：通过编程频率控制字来分频系统（SYSM CLOCK）以产⽣所需要的频率。
DDS 有两个突出的特点，⼀⽅⾯，DDS⼯作在数字域，⼀旦更新频率控制字，输出的频率就相应改变，其跳频速率⾼；另⼀⽅⾯，由于频率控制字的宽度宽（48bit 或者更⾼），频率分辨率⾼。
2. DDS⼯作原理图1 是DDS 的内部结构图，它主要分成3 部分：相位累加器，相位幅度转换，（）。
图 1，DDS的结构（1）相位累加器⼀个正弦波，虽然它的幅度不是线性的，但是它的相位却是线性增加的。
DDS 正是利⽤了这⼀特点来产⽣正弦信号。
如图 2，根据DDS 的频率控制字的位数N，把360° 平均分成了2的N次等份。
图2，相位累加器原理假设系统时钟为Fc，输出频率为Fout。
每次转动⼀个⾓度360°/2N，则可以产⽣⼀个频率为Fc/2N的正弦波的相位递增量。
那么只要选择恰当的频率控制字M，使得 Fout / Fc= M / 2N,就可以得到所需要的输出频率Fout，Fout = Fc*M / 2N。
（2）相位幅度转换通过相位累加器，我们已经得到了合成Fout 频率所对应的相位信息，然后相位幅度转换器把0°~360°的相位转换成相应相位的幅度值。
⽐如当DDS 选择为2V p-p 的输出时，45°对应的幅度值为0.707V，这个数值以⼆进制的形式被送⼊DAC。
这个相位到幅度的转换是通过查表完成的。
（3）DAC输出代表幅度的⼆进制数字信号被送⼊DAC 中，并转换成为模拟信号输出。
注意DAC 的位数并不影响输出频率的分辨率。
输出频率的分辨率是由频率控制字的位数决定的。
直接数字式频率合成技术（DDS）是⼀种先进的全数字频率合成技术，它具有多种数字式调制能⼒（如相位调制、频率调制、幅度调制以及I/Q正交调制等），在通信、导航、雷达、电⼦战等领域获得了⼴泛的应⽤。
直接数字频率合成器(DDS PLL).
频率为
f out
fc M N 2
0 M 2N 1
频率控制字与输出信号频率和参考时钟频率之间的关系为：
M ( f out 2 N ) f c
其中N是相位累加器的字长。频率控制字与输出信号频率成正比。由取样定理，所产生 的信号频率不能超过时钟频率的一半，在实际运用中，为了保证信号的输出质量，输出 频率不要高于时钟频率的33%,以避免混叠或谐波落入有用输出频带内。 在图中，相位累加器输出位并不全部加到查询表，而要截断。相位截断减小了查询表长 度，但并不影响频率分辨率，对最终输出仅增加一个很小的相位噪声。DAC分辨率一器的分辨率，DDS的最小分辨率为
f min
fc 2N
这个增量也就是最低的合成频率。最高的合成频率受奈奎斯特抽样定理的限制，所 以有
f 0 max
fc 2
与PLL不同,DDS的输出频率可以瞬时地改变,即可以实现跳频，这是DDS的一个突 出优点，用于扫频测量和数字通讯中，十分方便。
续混频 分频,获得很小的频率步进,电路复杂,不易集成
– 直接数字合成法------DDS
VCO--用电压(流)控制振荡频率
改变C
改变R
改变L
改变电流
频率综合技术概述
• 开环VCO的频率稳定度和频率精度较低 • PLL使输出频率的稳定度和精度,接近参考 振荡源(通常用晶振)
PLL框图如下:
PLL的构成
DDS
这种技术的实现依赖于高速数字电路的产生，目前， 其工作速度主要受D/A变换器的限制。利用正弦信号的 相位与时间呈线性关系的特性，通过查表的方式得到信 号的瞬时幅值，从而实现频率合成。 DDS具有超宽的相对宽带，超高的捷变速率，超细 的分辨率以及相位的连续性，可编程全数字化，以及可 方便实现各种调制等优越性能。 但存在杂散大的缺点，限于数字电路的工作速度, DDS的频率上限目前还只能达到数百兆,限制了在某些 领域的应用。
直接数字频率合成的优缺点
直接数字频率合成的优缺点什么是直接数字频率合成？直接数字频率合成（Direct Digital Frequency Synthesis，DDFS）是一种基于数字信号处理技术的频率合成方法。
它通过数字信号产生器（Digital Signal Generator，DSG）的输出，实现对任何频率和任何波形的生成。
DDFS的原理是将相位累计器作为计数器，将其输出作为一个带宽窄的方波信号，再通过低通滤波器将其转换为连续的正弦波信号，以实现目标波形的合成。
直接数字频率合成的优点精度高DDFS是一种准确的频率合成方法。
因为它是以数字信号的方式输出波形，消除了模拟电路中产生的误差和漂移。
另外，DDFS在频率和相位的控制上，具有高精度的输出能力，提高了合成波形的质量和准确性。
范围广DDFS的输出范围非常广，它可以产生任何频率的波形信号。
而且不同于模拟频率合成器，DDFS的频率可由外部控制，输出频率可以实现广范围内的变化调节。
这种灵活性帮助工程师在频率范围需要变化的应用中，更轻松地调节输出信号。
稳定性好DDFS是一种基于数字信号的频率合成方法，它的信号源压缩了使用模拟电路时容易出现的波动、漂移等不稳定性，所以它具有较高的稳定性。
在多种温度和电压变化的应用中，DDFS可以提供相同的性能，这意味着在设计过程中不需要太多的环境测试与调试。
直接数字频率合成的缺点抗干扰能力差DDFS在抗干扰方面相对较差。
接收到使相位累计器发生错误计数的干扰信号，会导致输出波形的失真或异常。
这可能限制DDS的应用范围，特别是在高强度干扰环境下的应用中，DDFS可能会出现输出失真现象。
噪声高DDFS在合成信号时，会引入噪声，特别是在比较低的频率下噪声会非常明显。
噪声来自于相位计数器的数字量化以及DDS输出的工作频率和时钟相互种衍生的问题，对某些高精度应用造成质量上的影响。
售价较高相比于模拟信号发生器和频率合成器而言，DDFS的售价更高。
其内含的高精度时钟与数字量化模块、COSS/FOSS转换器以及快速控制电路等，使其在调制精度、计算速度、同时售价等方面相对更高。
dds直接数字频率合成器(优秀+)
南京理工大学电子线路课程设计直接数字频率合成器D D S(题名和副题名)(学号)指导教师姓名姜萍老师学院电子工程与光电技术学院年级2012级专业名称通信工程论文提交日期2014.12摘要直接数字信号合成器（DDS）是一种从相位概念出发直接合成所需要波形的新的频率合成技术。
与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点。
本文使用DDS的方法设计一个任意频率的正弦信号发生器，具有频率控制、相位控制、测频、切换波形、动态显示、使能开关以及AM调制等功能。
利用QuartusII7.0中VHDL语言完成计算机设计、仿真等工作，然后使用由Altera公司开发的Cyclone III 系列EP3C25F324C8实验箱实现电路，用示波器观察输出波形。
本文使用模块化的设计理念，将整体电路分为9个子模块设计，分别为：分频模块、频率预置与调节模块、频率累加寄存模块、相位预置与调节模块、相位累加寄存模块、sin函数波形存储模块、余弦波方波三角波锯齿波波形选择模块、测频与译码显示模块、AM调制模块。
其后，本文给出了本实验的计算机仿真图与示波器输出图，并进行结果分析。
最后在文末给出了本实验所设计的电路的使用说明书。
关键词：直接数字信号合成器、DDS、AM调制、VHDL、测频AbstractDirect digital synthesizer (DDS) is a new technology of frequency synthesis ,which comes from the concept of the phase, to directly synthetize the required waveform . Compared with the traditional frequency synthesizer, DDS has the advantages of lower cost, lower power consumption, higher resolution and faster switching time etc..DDS method is used to design a direct digital synthesizer to synthetize the sin function of any frequency in this paper, with functions of frequency control, phase control frequency measurement, waveform switching, dynamic display, switch enable and AM modulation. Using VHDL language in the QuartusII7.0, we complete the design, simulation and other works by computer, and then use the EP3C25F324C8 experimental box of Cyclone III series developed by the Altera to implement the design, and finally observe the output waveform in oscilloscope.In this paper, the modular design concept is used, and the whole circuit is divided into 9 sub module design, respectively is: frequency division module, frequency adjusting module, frequency cumulative and register module, phase presetting and adjusting module, phase cumulative and register module, sin function waveform memory module, cos wave, square wave, triangle wave, sawtooth waveform selection module, frequency measurement and decoding display module, the AM modulation module.Then, the computer simulation diagram and the output of the oscilloscope graphs of this experiment is given in this paper, followed by the results analysis. Finally, we give the experimental instructions of the circuit design at the end of the paper.Keywords: direct digital synthesizer, DDS, AM modulation, VHDL, frequency measurement目录摘要 (2)Abstract (3)1 绪论 (7)1.1 DDS的发展概况 (7)1.2 选题背景及意义 (7)1.3 课题研究现状 (8)1.4 本文主要工作 (8)2 实验平台Cyclone III EP3C25F324C5 (10)2.1 Cyclone III (10)2.1.1 Cyclone III 系列产品介绍 (10)2.1.2 Cyclone III EP3C25F324C5 开发板原理图 (11)3 DDS基本原理总电路图 (12)3.1 DDS的基本结构 (12)3.2 DDS的基本原理 (12)3.3 DDS总电路封装图 (14)3.4 本章小结 (16)4 DDS各子模块设计原理 (17)4.1 分频模块 (17)4.1.1 48分频子模块 (18)4.1.2 1000分频子模块 (19)4.1.3 0.5分频子模块 (20)4.2 频率预置与调节模块 (21)4.3 频率累加寄存模块 (22)4.3.1 12位累加器子模块 (23)4.3.2 12位寄存器子模块 (24)4.4 相位预置与调节模块 (25)4.5 相位累加与寄存模块 (25)4.5.1 12位累加器子模块 (26)4.5.2 12位寄存器子模块 (26)4.6 sin波形存储模块 (27)4.6.1 sin_rom子模块 (27)4.6.2 10位寄存器子模块 (28)4.7 余弦波、方波、三角波、锯齿波波形选择模块 (29)4.7.1 cos_rom、rect_rom、square_rom、sawtooth_rom波形存储子模块 (29)4.7.2 波形4选1输出子模块 (30)4.7.3 10位寄存器子模块 (31)4.8 测频与译码显示模块 (31)4.8.1 10进制计数器子模块 (32)4.8.2 测频子模块 (33)4.8.3 译码显示子模块 (34)4.9 AM调制模块 (36)4.9.1 载波产生子模块 (37)4.9.2 调制波乘法与加法子模块 (38)4.9.3 载波乘法子模块 (39)4.9.4 已调波与调制波二选一显示子模块 (40)5 DDS调试仿真与下载 (42)5.1 DDS仿真 (42)5.2 AM调制仿真 (43)5.3 DDS管脚设定与下载运行 (44)6 DDS示波器结果显示 (46)7 DDS使用说明书 (49)8 结论 (50)8.1 论文工作总结 (50)8.2 论文工作展望 (50)致谢 (51)参考文献 (52)1绪论1.1D DS的发展概况DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。
EDA课程设计直接数字频率合成器(DDS)
,a click to unlimited possibilities
汇报人：
目录
01 添 加 目 录 项 标 题
02 D D S 的 原 理
03 D D S 的 硬 件 实 现
04 D D S 的 应 用
05 D D S 的 软 件 仿 真 与实现
06 D D S 的 优 化 与 改 进
医疗领域：用于 医疗设备的信号 处理和传输
军事领域：用于 雷达、通信、电 子对抗等设备的 信号处理
工业领域：用于 工业自动化设备 的信号处理和控 制
Part Five
DDS的软件仿真与 实现
软件仿真工具介绍
MATL AB：强大的数学计算和图形处理 能力，适合进行信号处理和仿真
Simulink：MATL AB的扩展工具，可以 进行系统级仿真，支持DDS模块
DDS的动态范围扩展
动态范围扩展原理：通过调整DDS的输出电压和频率，实现动态范围的 扩展 动态范围扩展方法：采用数字信号处理技术，如滤波、放大、压缩等
动态范围扩展效果：提高DDS的输出信号质量，降低噪声和失真
动态范围扩展应用：在通信、雷达、电子对抗等领域具有广泛应用
THANKS
汇报人：
DDS的频率分辨率优化
频率分辨率定义：衡 量DDS性能的重要参 数，表示输出信号的 频率精度和稳定度。
优化方法1：采用高 精度的参考时钟源， 提高时钟频率，减小 DDS的相位截断误差。
优化方法2：增加相 位累加器的位数，扩 大频率调制的范围， 提高频率分辨率。
优化方法3：采用数 字滤波技术，对DDS 输出信号进行滤波处 理，减小杂散分量， 提高频率分辨率。
实际应用：通过对DDS的相位噪声 进行降低，可以提高信号的纯度， 减小干扰和失真，从而提高通信、 雷达、电子对抗等系统的性能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
电子线路课程设计直接数字频率合成器学号：姓名：2011年11月摘要本篇论文主要讲了用eda设计dds。
用quartus 软件模拟仿真电路，并下载到芯片。
使电路能输出正余弦波，并可调节频率和相位。
并在这基础上进行一部分扩展，如能输入矩形三角形波。
关键词eda设计 dds quartusAbstract:This report introduces the EDA design is completed with Direct Digital Synthesis DDS process. This design uses DDS QuartusII 7.0 software design, and downloads SmartSOPC experimental system hardware.Key word eda design dds quartus目录设计要求 (4)方案论证 (4)各子模块设计原理 (6)调试，仿真及下载 (12)结论 (13)一．设计要求基本要求：1、利用QuartusII软件和SmartSOPC实验箱实现DDS的设计；2、DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的RAM 实现，RAM结构配置成212×10类型；3、具体参数要求：频率控制字K取4位；基准频率fc=1MHz,由实验板上的系统时钟分频得到；4、系统具有使能功能；5、利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，能够通过示波器观察到正弦波形；6、过开关（实验箱上的Ki）输入DDS的频率和相位控制字，并能用示波器观察加以验证；提高部分：1、通过按键（实验箱上的Si）输入DDS的频率和相位控制字，以扩大频率控制和相位控制的范围；(注意：按键后有消颤电路)2、能够同时输出正余弦两路正交信号；3、在数码管上显示生成的波形频率；4、充分考虑ROM结构及正弦函数的特点，进行合理的配置，提高计算精度；5、设计能输出多种波形（三角波、锯齿波、方波等）的多功能波形发生器；6、基于DDS的AM调制器的设计；7、自己添加其他功能。
二、方案论证直接数字频率合成器（Direct Digital Frequency Synthesizer）是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。
dds的组成及工作原理：每来一个CLOCK，加法器就将频率控制字f与累加寄存器输出的累加相位数据相加，相加的结果又反馈送至累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。
这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。
由此，相位累加器在每一个时钟脉冲输入时，把频率控制字累加以此，相位累加器输出的数据作为波形存储器的相位取样地址，这样就可把存储在波形存储器内的波形抽样值进行找表查出，完成相位到幅值的转换。
由于相位累加器为N位，相当于把正弦信号在相位上的精度定为N位，所以分辨率为1/2N。
若系统时钟频率为fc ，频率控制字f为1，则输出频率为fOUT=fC/2N，这个频率相当于"基频"。
若f为K，则输出频率为：f out =K* fC/2N当系统输入时钟频率fC不变时，输出信号的频率由频率控制字K所决定。
由上式可得：K=2N*fout /fC其中，K为频率字，注意K要取整，有时会有误差。
DSS工作流图：三、各子模块设计原理1、分频器实验中需要有1mhz，1khz，2hz，0.5hz的输入信号，而实验像仅能提供48mhz 的输入信号，故需要分频。
实验中拟用74163制作3分频，3片74160分别制作1k分频与500分频，用4片触发器做16分频。
16分频：3分频：1k分频：500分频：2、加法器加法器的目的，其一是作为累加器的一部分，将k进行累加，其二是作为频率控制与相位控制电路的一部分，调整输入给rom的12位地址。
3、寄存器寄存器的目的，是使加法器出来的结果稍作停留，以便传递给rom的地址位或者是回传给加法器成为加数。
4、累加器相位累加器的组成= N位加法器+N位寄存器相位累加器的作用：在时钟的作用下，进行相位累加注意：当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作。
5、rom的制作作用：进行波形的相位—幅值转换。
原理：ROM的N位地址把0O—360O的正弦角度离散成具有2N个样值的序列ROM的D位数据位则2N个样值的幅值量化为D位二进制数据以正弦为例：首先用VC程序产生rom数据值,程序如下:#include"stdio.h"#include"math.h"int main(int argc,char*argv[]){int i;double s;for(i=0;i<4096;i++){s=sin(atan(1)*8*i/4096);printf("%d:%x;\n",i,(int)((s+1)*1023/2));}return 0;}上述程序编译后,生成一个可执行文件rogen.exe,在DOS命令下执行: rogen>sine.mif生成sine.mif文件,再加上*.mif文件的头部说明即可,格式如下: DEPTH=4096;WIDTH=10;ADDRESS_RADIX=DEC;DATA_RADIX=HEX;CONTENTBEGIN...... -----ROM中的数据,每个占用一行......END然后设定LPM-ROM在元器库中选取LPM-ROM，设置ROM的信息，数据宽度为10bits，数据个数为4096；设置ROM为寄存器输出，不需要时钟和异步清零信号；指定ROM的初始化数据来源，选择刚刚所生成的mif文件。
然后点击“finish”即可生成ROM 单元了。
器件图如下:6、显示电路由于译码器一次只能输入一个数字的7位控制信号进入系统，为了使8个数字同时亮，则需要用到计数器与若干选择器，将想要输入系统的信号轮流送入。
电源接通，1khz的clk接入，计数器开始工作，产生0—7以控制8个数字同时亮。
7、测频电路测频就是计算1秒钟内脉冲的个数。
我们利用计数器和锁存器实现这一功能。
由于累加器以频率控制字K为间隔,当累加器满量时就会产生一次溢出,完成一次周期性的动作,这个周期也就是DDS信号的一个频率周期,所以将累加器的最高位作为测频电路技术器的脉冲。
将1HZ的时钟信号二分频,得到0.5Hz。
将0.5Hz脉冲送入锁存器的时钟端,0.5Hz反相延时后的脉冲送入计数器的清零端。
这样就使计数器在2s的脉冲周期内,1s内清零,1s内计数。
由于锁存器的脉冲和计数器的脉冲是反相的,且有一定的延时,所以当锁存器有效脉冲来到时,计数器是清零状态,锁存器就锁存前1s内计数器的计数信号。
这样就完成了1s内的脉冲计数,再将锁存器的输出送入译码显示电路,就可以在数码管上显示波形频率了。
原理图如下：电路图如下：8、总电路将累加器所得与k与p进行处理，以实现对相频的控制，再送入rom地址端，为了实现多波形输出，对开关输入信号进行判别，根据不同情况送入不同rom以实现多波形输出。
最后再合并上显示电路与测频电路。
四、调试，仿真及下载调试先保存，将上述电路以字母输入方式输入并保存在工程文件夹中。
再将文件置顶，最后进行编译，在主菜单中选择processing项，在弹出的对话框中选择Start complication键，则编译开始。
在编译过程中，若有任何信息、错误和警告消息，都将显示在自动打开的Message-Compiler窗口中；若由于文件出错而没有通过，则需要返回原文件进行修改，修改后存盘，再编译直至文件通过。
仿真新建一个“Vector Waveform file”文件，并在下拉列表中选.vwf扩展名，生成波形文件。
右键单击，在弹出的菜单中选Enter Nodes Frome SNF,在弹出的对话框中选择要观测的节点。
选Option\Grid Size和 Time，设置相应选项，并给输入引脚加上适当的信号。
然后，选保存。
接着选择主菜单中的Simulator 项，打开模拟器，点击Start开始仿真。
其中dds的cos部分仿真结果如下图所示：Sin部分如下图所示：下载1.在device&pin中，configuration标签页，采用串行配置器件EPCS4的主动配置方式。
在unused pins标签页，进行没有使用管脚的配置，设置为高阻输入，避免损坏。
2.选择processing-start compilation进行全程编译。
五、结论同时输入正弦余弦波：同时输入正弦波与方波：同时输入正弦波与三角波：相位改变功能演示：测频功能检测:(单位hz)误差均在允许范围内。
六、遇到的问题和解决方法想做位相控制的位拓展，将原模16换成模64，原是低四位或者高四位相加，改为低8位或者高8位相加，实现了功能拓展。
七、实验感想本次实验是对我们数电能力实际应用的一次考验，通过这次实验我们灵活运用了我们所学习过的知识，尝试了自主探究与创新。
这是我们经历过的最长的一个单项实验，整整一周的时间里我们独立设计出了一个dds，遇到很多问题，通过独立探索或者与他人的交流讨论我们克服了困难并作出了成果。
本次实验里我学习到了创新的精神以及活学活用的道理。
参考文献1.蒋立平编著.《数字电路》.南京理工大学出版社2.南京理工大学电子技术中心编.《EDA设计实验指导书》3.付文红、花汉兵编著.《EDA技术与实验》.机械工业出版社。