第五章直接数字频率合成技术
基于MCU+FPGA双系统架构下的直接数字频率合成技术设计
２ Ｄ Ｓ的总体 方 案设 计 Ｄ
系统采用 ＭＣ Ｕ和 Ｆ Ｇ Ｐ Ａ两个系统进行设计 ， 在很 多系
统 设 计 中 ， 常 会 遇 到 多 个 控 制 系 统 共 同协 作 完 成 整 个 系 经
统 的设计 ， 决 多系统 （ 解 包括双 系统 ） 同协 作互 相通信 共 的关 键是 要 处 理好 系 统之 间通信 的总线 仲 裁 问题 （ 即
Ｋｅ ｗ ｏ ｄ： Ｄｒ ｔ ｉ ｔ ｒ ｕ ｎ ｙＳｎ ｅ ｓ ｙ ｒ ｉ ｃ Ｄｇ ａ Ｆｅ ｅ ｃ ｙ ｔ ｓ ｅ ｉｌ ｑ ｈ ｉ
Ｍｉ ｏ ｃｎｒｌＵ ｉ Ｆｅ ｒｇａ ｏ ｃＧ ｔ Ａ ｒｙ ｃ — ｏｔ ｎｔ ｒ ｏ ｉｄ Ｐｏｒ Ｌｇ ａ ｒ ｌ ｍ ｉ ｅ ａ
根据这一基本关系在一定频率fc的时钟信号作用下通过一个线性的计数时序发生器按照相位增量m进行累加所产生的结果作为取样地址对正弦波波形存储器进行扫描进而周期性的读取波形存储器中的数6结束语dds是现今一种重要的频率合成手段高速集成电路的发展进一步改善了dds的性能它与传统技术相结合组成的各种混合设计方案将频率源的性能提高到了一个新的水平因此未来的dds不仅可应用于需要使用信号源的传统领域而且也必将开拓出许多新的应用领域
Ｂ ＵＳ
＿
个 地 址 发 生 器 对 Ｒ 寻 址 得 到 对 应 的幅 值 ， Ｒ Ｍ 的 ＡＭ 用 Ａ
输出值来驱动 Ｄ Ｃ， Ａ 然后经滤 波 即可转 换成所 需要的模拟 正弦波 形 。因为它是在 时域 中进行频 率合成 ， 从而能够对
Ｃ ｎｒ１ 只 有 解 决 了这 个 问 题 ， 能 保 证 整 个 系 统 的 ｏｔ ）， ｏ 才
ｆ ＝ ｃ２ ｏ Ｍｆ ￣ ／ ｆ ． ｆ／ ￣＝ ｃ２
Ｄ Ｓ技术在相对带 宽、 Ｄ 频率转换 时 间、 相位 连续性 、 高 分辨 率以及集 成化 等一系 列性 能指 标方 面 已远远 超过 了 传统频率合 成技 术。当 Ｄ Ｓ中的累加器的位数 Ｎ很大 时， Ｄ
频率合成技术
频率合成技术一、频率合成技术简述频率合成技术起步于上世纪30年代，至今已有七十年的历史。
其原理是通过一个或多个参考信号源的线性运算，在某一频段内，产生多个离散频率点。
基于此原理制成的频率源称为频率合成器。
频率合成器是现代电子系统的重要组成部分，是决定整个电子系统系统性能的关键设备，不仅在通信、雷达、电子对抗等军事领域，更在广播电视、遥控遥测、仪器仪表等民用领域得到了广泛的应用。
随着电子技术在各领域内占有越来越重要的地位，现代雷达和精确制导等高精尖电子系统对频率合成器的各项指标提出了越来越高的要求，推动了频率合成技术的发展。
频率合成器的主要性能指标包括：(1).输出频率范围，是频率合成器输出的最低频率和最高频率之间的变化范围。
一般来说，输出的带宽越高越容易满足系统对于频率源的需求。
(2).频率分辨率，是输出频率两个相邻频率点之间的最小间隔。
作为标准信号源的频率合成器，频率分辨率越精细越好。
(3).频率切换时间，是输出频率由一个频率切换到另一个指定的频率的时间，电子对抗时的频率跳变对此有着极高的要求。
(4).频谱纯度，频谱的噪声包括杂散分量和相位噪声两方面，杂散又称为寄生信号，主要由频率合成过程中的非线性失真产生；相位噪声是衡量输出信号相位抖动大小的参数。
(5).频率稳定度，是指在规定的时间间隔内，频率合成器输出频率偏离指定值的数值，由作为参考信号源的时钟和各种随机噪声决定。
(6).调制性能，频率合成器是否具有调幅(AM)、调频(FM)和调相(PM)功能。
初期的频率合成技术采用一组晶体组成的晶体振荡器，输出频率点由晶体个数决定，频率准确度和稳定度由晶体性能决定，频率切换由人工手动完成。
随着时间的推移，频率合成技术理论的完善和微电子技术的发展，后来的科学家不断的提出了若干频率合成方法，现代的频率合成技术主要经历了三个阶段：直接模拟频率合成、间接频率合成和直接数字频率合成。
直接模拟频率合成(Direct Frequency Synthesis,DS)技术也是一种早期的频率合成技术，使用一个或几个晶体振荡器作为参考频率源，通过分频、混频和倍频的方法对参考源频率进行加减乘除的运算，然后用滤波器处理杂散频率得到需求的不同频率。
频率合成技术详解.
根据类似的方法，也可以组成三环以至三 环以上的数字频率合成器。例如图11-13即是一 个三环数字式频率合成器的例子
10MHz 5MHz 参考 2
10MHz 210~280MHz PD1 N1 21~28 环路 滤波 带通 滤波
220.0~299.9999MHz 混频 I 10~19.9999MHz 10 100~199. 999MHz 带通 滤波 VCO1
输出 (3~3.9999MHz) VCO
N
~ ~ ~
PD 100Hz
晶振 N
N 可变分频次数 N=30000~39999
实际上，由于分频比很大，因此它往往分为固定 分频与可变分频两个部分。晶体参考振荡频率也需经 过适当的分频器降至鉴相器工作频率上。因此，方框 图可改为如图11-10的形式。
输 出 70~100MHz 70~ 100Hz 固定分频 M=16 4.375~ 6.25MHz 可变分频 N=4375 ~6250 VCO
5. 噪声性能 频率合成器的噪声性能既可用时域指标表示也可 用频域指标表示。 （1）频谱纯度 这是频域指标。理想的正弦信号的频谱只一根谱 线，实际的频谱如图11-1所示：
信号 杂波 噪声
（2）短期频率稳定度和瞬时频率稳定度 这是时域指标。 短期频率稳定度：从秒级到一天的时间间隔内的 频率不稳定性。 瞬时频率稳定度：从毫秒到秒量级的时间间隔内 的频率不稳定性， 最常用的时域指标——阿仑方差
PD1
10kHz
fR1=10kHz 10 参考 频率
fR2=9.741~9.828kHz 10
fR=100kHz
这种双环数字式频率合成器的优点是：体 积小，结构简单，调试方便，同时由于分频比 N下降，能够提高鉴相频率，环路通带被放宽 ，锁定时间缩短，相位抖动减小；由于振动而 引起的恶化也大有改善，克服了单环的缺点。 当然，它的缺点是比单环式的电路复杂些 。
频率合成技术
1、直接模拟频率合成
直接模拟频率合成技术是一种早期旳频率合成技术，它用一种或几 种参照频率源经谐波发生器变成一系列谐波，再经混频、分频、倍频和 滤波等处理产生大量旳离散频率，这种措施旳优点是频率转换时间短、 相位噪声低，但因为采用大量旳混频、分频、倍频和滤波等途径，使频 率合成器旳体积大、成本高、构造复杂、轻易产生杂散分量且难于克制。 不能实现单片集成，逐渐被锁相频率合成，直接数字频率合成技术替代。
K
累加寄存器输出旳累加相位数据相加，把相加后旳成果送至累加寄存器旳数据输入端。累 加寄存器将加法器在上一种时钟脉冲作用后所产生旳新相位数据反馈到加法器旳输入端， 以使加法器在下一种时钟脉冲旳作用下继续与频率控制字相加。这么，相位累加器在时钟 作用下，不断对频率控制字进行线性相位累加。由此能够看出，相位累加器在每一种时钟 脉冲输入时，把频率控制字累加一次，相位累加器输出旳数据就是合成信号旳相位，相位 累加器旳溢出频率就是DDS输出旳信号频率。
DDS问世之初，构成DDS元器件旳速度旳限制和数字化引起旳噪声这两个主要缺 陷阻碍了DDS旳发展与实际应用。近几年超高速数字电路旳发展以及对DDS旳进一步 研究，DDS旳最高工作频率以及噪声性能已接近并到达锁相频率合成器相当旳水平。
2、锁相频率合成技术 （1）锁相环路工作原理
PD ————产生误差电压 ，LF ————产生控制电压， VCO ————产生瞬时输 出频率
PLL环路在某一原因作用下，利用输入与输出信号旳相位差产生误差电压，并滤除其 中非线性成份与噪声后旳纯净控制信号控制压控振荡器，使相位差朝着缩小固有角频 差方向变化，一旦相位差趋向很小常数（称为剩余相位差）时，则锁相环路被锁定了，
波形存储器设计主要考虑旳问题是其容量旳大小，利用波形幅值旳奇、偶对称特征，能够节省3/4 旳资源，这是非常可观旳。为了进一步优化速度旳设计，能够选择菜单Assign|Global Project Logic Synthesis旳选项Optimize10(速度)，并设定Global Project logic Synthesis Style为FAST，经寄存器性 能分析最高频率到达100MHz以上。用FPGA实现旳DDS能工作在如此之高旳频率主要依赖于FPGA先 进旳构造特点。
dds芯片工作原理
dds芯片工作原理DDS芯片，即直接数字频率合成芯片（Direct Digital Synthesis），是一种集成电路芯片，主要用于在数字域中生成高稳定度和高精度的周期性信号。
它是一种先进的频率合成技术，通过将数字控制的相位和频率信息转换为模拟输出信号，实现对频率的精确控制。
DDS芯片的工作原理可以简单概括为以下几个步骤：1. 数字控制器（Digital Controller）：DDS芯片的核心是数字控制器，它接收来自外部的控制信号，包括所需输出信号的频率、相位和振幅等信息。
数字控制器将这些控制信号转换为数字形式，以便后续处理。
2. 相位累加器（Phase Accumulator）：相位累加器是DDS芯片中的重要部分，它接收数字控制器输出的相位信息，并将相位信息累加起来。
相位累加器的输出结果是一个不断增加的相位值，它代表了输出信号的相位随时间的变化情况。
3. 参考时钟发生器（Reference Clock Generator）：DDS芯片需要一个稳定的参考时钟信号作为基准，以确保输出信号的精度和稳定性。
参考时钟发生器产生一个固定频率的时钟信号，用于驱动相位累加器的工作。
4. 数字频率控制字（Digital Frequency Control Word）：数字频率控制字是DDS芯片中用来控制输出信号频率的关键参数。
它由数字控制器根据所需输出频率计算得出，并作为输入传递给相位累加器。
数字频率控制字的大小决定了相位累加器每个时钟周期累加的相位量，进而影响了输出信号的频率。
5. 查找表（Look-up Table）：查找表是DDS芯片中的一个重要组成部分，它存储了一个正弦波周期内的采样点值。
相位累加器的输出值作为查找表的地址，查找表根据地址读取相应的采样点值，并将其作为输出信号的振幅。
6. 数字模拟转换器（Digital-to-Analog Converter，简称DAC）：DDS芯片最后需要将数字形式的输出信号转换为模拟形式，以便输出给外部设备。
DDS原理与应用
DDS原理与应用DDS（Direct Digital Synthesis，直接数字合成）是一种基于数字信号处理技术的频率合成技术。
DDS通过将数字信号通过DDS芯片转换为模拟信号的方波，可以实现在广泛的频率范围内产生高精度的正弦波信号。
DDS技术因其高稳定性、精确性和灵活性在无线通信、测量和仪器设备等领域中得到广泛应用。
DDS的基本原理是利用数字信号产生器（Digital Signal Generator）产生一个相位可编程的方波信号，通过滤波器（Low Pass Filter）对频率和幅度进行调整，最后转换为连续时间的模拟信号。
DDS的核心部件是相位累加器（Phase Accumulator）、相位查找表（Phase Look-Up Table）和数字到模拟转换器（Digital-to-Analog Converter，DAC）。
相位累加器是一个用于存储、计算和控制相位的计数器，每个时钟周期将相位累加器的值加上一个增量（累加相位步进），并将结果作为相位查找表的地址。
相位查找表则存储着一个正弦波周期内相对应的数字化样本值。
DAC负责将查找表中的数字化样本值转换为模拟信号。
DDS的工作过程如下：首先，通过设置一个初始的累加相位步进和一个参考时钟频率，数字信号产生器开始对相位累加器进行累加操作；然后，相位累加器的计数值会被用作相位查找表的地址，根据查找表中的数字化样本值产生一个宽度和波形可以调节的方波信号；最后，经过滤波器处理后的方波信号被DAC转换为模拟信号。
DDS技术具有很多优点和应用。
首先，DDS可以在较大的频率范围内实现高精度的频率合成，频率分辨率可以达到参考时钟频率的1/2^n。
其次，DDS技术具有很高的频率稳定性和相位稳定性，可以快速、准确地完成频率和相位调整。
第三，由于DDS技术是基于数字信号处理技术，因此非常便于与其他数字系统和微处理器进行集成。
最后，DDS技术还具有较低的成本和功耗，并且操作简单，方便使用和维护。
直接数字频率合成DDS架构及其应用
Ｋｅ ｙ ｗｏ ｒ ｄｓ ： ｉ ｄ ｉ ｇ ｉ ｔ ａｌ ｃ ｏｎ ｔ ｒ ｏｌ ， ｆ ｒ ｅ ｑ ｕ ｅｎ ｃ ｙ ｓ ｙ ｎ ｔ ｈ ｅ ｓ ｉ ｓ ， ＤＤＳ， ｐ ｈ ａ ｓ ｅ ａ ｃ ｃ ｕ ｍ ｕｌ ａ ｔ ｉ ｏｎ
ｑｕ ａ ｎ ｔ ｉ ｚ ａ ｔ ｉ ｏｎ ｎ ｏ ｉ ｓ ｅ，ａ ｌ ｉ ａ ｓ ｉ ｎ ｇ， ｆ ｉ ｌ ｔ ｅ ｒ ｉ ｎ ｇ ａ ｎ ｄ Ｓ Ｏ ｏｎ ．Ｆｏ ｒ ｅｘ ａｍ ｐ ｌ ｅ， ｔ ｈ ｅ ｈ ｉ ｇ ｈ ｅｒ ｏｒ ｄ ｅｒ ｈ ａｒ ｍ ｏｎ ｉ ｃ ｓ ｏ ｆ
１ 直接 数 字 频 率合 成 Ｄ Ｄ Ｓ 数字 技 术在 仪 器仪 表 和通 信 系统 中 的广 泛 使用 ， 产生 ＿ ｒ 参 考频 率 源产 生 多个 频 率 的数 字控 制 疗法 ，即 直接 数 字 频率 合成 （ Ｄ ＤＳ） ｌ Ｊ Ｊ 。Ｄ ＤＳ基 本架 构 如 图 ｌ 所示 。该 基 本模 型采 用 一个 稳 定时 钟 来驱 动存 储 正 弦 波 （ 或 其 它任 意 波形 ） 一 个或 多个 整 数 周期 的 可编 程
ＤＡＣ ｏ ｕ ｔ ｐｕ ｔ ｆ ｒ ｅ ｑｕ ｅ ｎ ｃ ｙ ｗｉ ｌ ｌ ｔ ｕ ｒ ｎ ｂ ａ ｃ ｋ ｔ ｏ ｔ ｈ ｅ Ｎｙ ｑ ｕ ｉ ｓ ｔ ｂ ａ ｎ ｄ ｗｉ ｄ ｔ ｈ， Ｓ Ｏ ｉ ｔ ｃ ａ ｎ ｎ ｏ ｔ ｂ ｅ ｆ ｉ ｌ ｔ ｅ ｒ ｅ ｄ， ｗｈ ｉ ｌ ｅ
创 新 应用
Ｉ Ａ ｐ ｐ ． ｃ ａ ｔ 。 ｎ ｓ
直接数 字频率合成 Ｄ Ｄ Ｓ架构 及 其应 用
李林东 （ 长 春 理 工 大学 电子 信 息 工 程 学 院 ，吉 林 １ ３ ０ ０ ２ ２） 摘要 ：随着数 字技术在 仪器仪表和通信 系统 中的广泛使用 ，产 生 了参考频率 源产 生多个频率 的数 字控制方法 ，即直接数字频 率合成 （ Ｄ Ｄ Ｓ） 。Ｄ Ｄ Ｓ 是一种采样数据 系统 ，必须考虑所 有与采样 相关的 问题 ，包括量化 噪声 、混叠 、滤 波等。例如 ，Ｄ Ａ Ｃ 输 出频率的高 阶谐 波会折回奈奎斯特 带宽 ，因而不可滤 波 ，而基于 Ｐ Ｌ Ｌ的合成器 的高阶谐 波则可 以滤波 。此 外 ，还有其它几种 因素 需要考虑 。 关键 词 ：数 字控 制 ；频 率合 成 ；ＤＤＳ；相 位 累加
频率合成技术有哪些_频率合成技术的应用盘点
频率合成技术有哪些_频率合成技术的应用盘点频率合成技术的发展过程频率合成技术的理论起源于二十世纪30年代左右，至今己有八十多年的历史。
早期的频综是由一组晶振组成，需要多少个输出频点，由晶体的数目所决定。
需要由人工来实现频率切换，主要由晶体来决定频率的准确度和稳定度，很少与电路有关。
现在这种频率合成方式已经被非相干合成的方法所取代，尽管非相干合成同样使用了晶体，但其工作方式是由少量晶体来产生多种频率的。
对比早期的频率合成方式，非相干合成器不仅降低了成本，而且提高了所合成频率的稳定性。
但是研制这种由几块晶体所构成的晶振是一个非常复杂的过程，而且成本较高。
因此随着频率合成技术的发展，相干合成法也就被科学家提了出来。
最初的相干合成法主要是直接频率合成（Direct Frequency Synthesis简称DFS）。
此合成方法是利用倍频、分频、混频的方法对一个或几个参考源频率经过加、减、乘、除运算直接产生所需要频率的方法。
这种方法由于频率转化时间短，相位噪声低等优点，因此在频率合成领域也占有一定的地位，但由于所生成的频率是采用大量的倍频、分频、混频所得，使得直接式频率合成器体积大、杂散多且难于抑制、结构复杂、成本及功耗高，故该DFS 己基本被淘汰。
在DFS之后出现了间接频率合成（Indirect Frequency Synthesis）。
间接频率合成主要是指锁相环PLL（Phase-Locked Loop）频率合成。
此合成方法是把相位反馈和锁相技术用于频率合成中，这种合成方法具有输出频率高、相位噪声低、抑制杂散好、成本低和易于集成等优点，因此在频率合成领域占有一席之地。
但是传统PLL的频率合成器由于采用闭环控制，因此输出频率改变后，要想重新达到稳定则所需的时间较长。
所以PLL频率合成器同时做到较高的频率分辨率和较快的频率切换时间是很困难的。
频率合成技术简介频率合成技术是电子对抗与电子系统实现高性能指标的关键，很多现代电子设备和系统的功能实现都直接依赖于所用频率合成器的性能，频率合成器的性能好坏直接影响雷达、导航、通信、空间电子设备及仪器、仪表等现代设备的性能。
利用直接数字频率合成技术设计信号源
不 断地 对频率 控制 字进 行线 性相 加 。同时相位 累加 器 输 出需要 合成 的相 位 信 息 ， 为 读波 形 数 据存 储 器 的 作 地 址 。累加器 的 溢 出频 率 ， 就是 信 号 的频 率 。信 号 输
出频 率 通过式 （ ） 到 １得 ，＝
合成所 需信 号 。Ｄ Ｓ系统 电路 结构 由基 准 时钟 风 、 Ｄ 相 位 累加 器 、 形数 据 存 储 器 、 ／ 转换 器 和低 通 滤 波 波 ＤＡ
以得 到 不 同的 信 号 频 率 。 这 ２种值 的 改 变 都 可 以通 过 软件 实现 ， 实现 了信 号 源设 计 的 软 件 化 。 改 进 设 计 后 的信 号 源 不
仅 有 很 高的 频 率 精度 ， 而且 电路 结构 简 单 、 电路 工 作 稳 定 、 维修 方 便 。
关 键 词 ： 号 源设 计 ；软 件 化 ；直接 数 字频 率合 成 （ Ｄ ） 信 Ｄ Ｓ 中 图 法分 类 号 ： ６ １ ８ Ｐ３ ． ３ 文献标识码 ： Ｂ 文 章 编 号 ：１０－１４ ２ ０ ）３０ １—４ ０ ４９ ３ （０ ８ ０ —０ ４０
以看 出 ， 凡 固定 的情 况 下 ， 以通过 改变 的值 来 在 可
同类型的波形 。因此， 在设计信号源时， 无需变动电路
结构 ， 只是通 过设计 不 同的程 序 或 更 改 不 同的 参数 来
实 现。从而达 到信 号源设 计 软件化 的 目的。
改 变 输 出频 率 的大 小 。 加 器 位 数 Ⅳ决 定 了 输 出信 累
基 准 时钟 Ｆ ｓ
Ｏ 引 言 目前使 用 的信 号源 大都 是 由运算 放大 器及其 电子
元器 件如 电容 、 电感 及 电阻组 成 的振荡 电路 产生 ， 这些
直接数字频率合成器
电子线路课程设计直接数字频率合成器学号：姓名：2011年11月摘要本篇论文主要讲了用eda设计dds。
用quartus 软件模拟仿真电路，并下载到芯片。
使电路能输出正余弦波，并可调节频率和相位。
并在这基础上进行一部分扩展，如能输入矩形三角形波。
关键词eda设计 dds quartusAbstract:This report introduces the EDA design is completed with Direct Digital Synthesis DDS process. This design uses DDS QuartusII 7.0 software design, and downloads SmartSOPC experimental system hardware.Key word eda design dds quartus目录设计要求 (4)方案论证 (4)各子模块设计原理 (6)调试，仿真及下载 (12)结论 (13)一．设计要求基本要求：1、利用QuartusII软件和SmartSOPC实验箱实现DDS的设计；2、DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的RAM 实现，RAM结构配置成212×10类型；3、具体参数要求：频率控制字K取4位；基准频率fc=1MHz,由实验板上的系统时钟分频得到；4、系统具有使能功能；5、利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，能够通过示波器观察到正弦波形；6、过开关（实验箱上的Ki）输入DDS的频率和相位控制字，并能用示波器观察加以验证；提高部分：1、通过按键（实验箱上的Si）输入DDS的频率和相位控制字，以扩大频率控制和相位控制的范围；(注意：按键后有消颤电路)2、能够同时输出正余弦两路正交信号；3、在数码管上显示生成的波形频率；4、充分考虑ROM结构及正弦函数的特点，进行合理的配置，提高计算精度；5、设计能输出多种波形（三角波、锯齿波、方波等）的多功能波形发生器；6、基于DDS的AM调制器的设计；7、自己添加其他功能。