微机原理与接口第二版(陈红卫版)参考答案及复习纲要
微机原理与接口技术(第二版)典型复习题与参考答案(1)
第2章思考与习题参考答案2-1简述微处理器的主要性能指标,性能公式〔2-1说明了什么？公式〔2－1: 性能＝核心频率×每个周期执行指令的条数说明,微处理器的性能的提高不仅取决于工作频率,还依赖每周期执行指令的条数。
新的处理器代替老的处理器,就是根据这一性能公式来提高它的性能的。
即或单独提高频率,或单独增加每周期执行指令的条数,或既提高频率又增加每周期执行指令的条数。
由于核心频率的提高是有限制的,因此从Cure系列开始注重提高每个周期指令执行的条数来提高性能。
2-2简述微处理器的工作方式、各工作方式的含义和区别是什么?它们之间是如何切换的？答：1.五种工作方式：实地址方式、保护虚地址方式、虚拟86方式、系统管理方式以及IA-32E方式。
2.含义：<1>实地址方式是指处理器工作在8086/8088编程环境下的工作方式。
<2>保护地址方式,又称保护虚地址方式,简称保护方式,是真正发挥处理器潜能的一种工作方式。
所谓保护是指在执行多任务操作时,对不同任务使用的不同存储空间进行完全隔离,保护每个任务顺利执行。
<3>虚拟86方式是指一个多任务的环境,即模拟多个8086的工作方式。
在这个方式之下,处理器被模拟成多个8086微处理器同时工作。
<4> 系统管理方式〔SMM是为实现特定功能及系统安全提供的一种工作方式,SMM的功能主要包括电源管理以及为操作系统和正在运行的程序提供安全性。
SMM最显著的应用就是电源管理。
以上四种方式是IA-32所有处理器所具有的工作方式。
<5>从后期的P4到以Core为核心的处理器开始支持64位扩展技术,引入了IA-32E工作方式。
在这种方式下,处理器支持两种模式即兼容的工作方式〔兼容IA-32处理器的方式和64位工作方式。
在兼容模式下,允许在64位操作系统下运行原来的16位和32位应用程序,采用EM64T技术,支持64位操作,同时支持36位的地址,支持64位线性地址,默认的地址空间为64位,默认的数据宽度为32位,指令允许32/64地址和32/64数据的混合使用,因此又把Core为核心的处理器称为32/64处理器,与真正64位处理器有区别,可称之为具有64位功能的32位处理器。
微机原理与接口技术第二版答案
微机原理与接⼝技术第⼆版答案2.2 8086微处理器由哪⼏部分组成？各部分的功能是什么？【解】：按功能可分为两部分：总线接⼝单元BIU（Bus Interface Unit）和执⾏单元EU （Execution Unit）。
总线接⼝单元BIU是8086 CPU在存储器和I/O设备之间的接⼝部件，负责对全部引脚的操作，即8086对存储器和I/O设备的所有操作都是由BIU完成的。
所有对外部总线的操作都必须有正确的地址和适当的控制信号，BIU中的各部件主要是围绕这个⽬标设计的。
它提供了16位双向数据总线、20位地址总线和若⼲条控制总线。
其具体任务是：负责从内存单元中预取指令，并将它们送到指令队列缓冲器暂存。
CPU 执⾏指令时，总线接⼝单元要配合执⾏单元，从指定的内存单元或I/O端⼝中取出数据传送给执⾏单元，或者把执⾏单元的处理结果传送到指定的内存单元或I/O端⼝中。
执⾏单元EU中包含1个16位的运算器ALU、8个16位的寄存器、1个16位标志寄存器FR、1个运算暂存器和执⾏单元的控制电路。
这个单元进⾏所有指令的解释和执⾏，同时管理上述有关的寄存器。
EU对指令的执⾏是从取指令操作码开始的，它从总线接⼝单元的指令队列缓冲器中每次取⼀个字节。
如果指令队列缓冲器中是空的，那么EU就要等待BIU通过外部总线从存储器中取得指令并送到EU，通过译码电路分析，发出相应控制命令，控制ALU数据总线中数据的流向。
2.3 简述8086 CPU的寄存器组织。
【解】：（1）通⽤寄存器：通⽤寄存器⼜称数据寄存器，既可作为16位数据寄存器使⽤，也可作为两个8位数据寄存器使⽤。
当⽤作16位时，称为AX、BX、CX、DX。
当⽤作8位时，AH、BH、CH、DH存放⾼字节，AL、BL、CL、DL存放低字节，并且可独⽴寻址。
这样，4个16位寄存器就可当作8个8位寄存器来使⽤。
（2）段寄存器：段寄存器共有4个CS、DS、SS、ES。
代码段寄存器CS表⽰当前使⽤的指令代码可以从该段寄存器指定的存储器段中取得，相应的偏移值则由IP提供；堆栈段寄存器SS指定当前堆栈的起始地址；数据段寄存器DS指⽰当前程序使⽤的数据所存放段的起始地址；附加段寄存器ES则指出当前程序使⽤附加段地址的起始位置，该段⼀般⽤来存放原始数据或运算结果。
微型计算机原理与接口技术(第二版)习题参考解答
mov al , ah
adc al , bl
mov result , cx
adc al , bh
daa
mov ax , [x1+1]
daa
mov cl , al
mov bx , [x2+1]
mov ch , al
mov al , ah 【解】（6）
adc al , bl
mov [result+1] , cx
; 基址变址相对寻址
寄存器寻址
(9) in al , 05
; 寄存器寻址
立即数
(10) mov ds , ax
; 寄存器寻址
寄存器寻址
2. 已知：DS＝1000H，BX＝0200H，SI＝02H，内存 10200H~10205H 单元的内容分别为 10H，2AH，3CH，46H，59H，6BH。
下列每条指令执行完后 AX 寄存器内容各为什么？
(1) MOV AX , 0200
; 执行后，AX＝0200H
(2) MOV AX , [200H]
; 执行后，AX＝2A10H
(3) MOV AX , BX
; 执行后，AX＝0200H
(4) MOV AX , 3[BX]
; 执行后，AX＝5946H
(5) MOV AX , [BX+SI]
; 执行后，AX＝463CH
题 5. 假设程序中的数据定义如下：
par
dw ?
pname db 16 dup(?)
count dd ?
plenth dw $-par 求 plenth 的值为多少？表示什么意义？
(1) mov ax , [100h]
; 直接寻址，
《微机原理与接口技术》—习题及参考答案
3.
4. 5.
6.错误!未指定书签。集源自-4-编者：喻其山
7. 8. 9.
8086CPU 工作在最大模式时，S 2 、 S1 、 S 0 在 CPU 访问存储器与 CPU 访问外 部设备时，分别是什么状态？ 在 8086 最大模式系统中，8288 总线控制器的作用是什么？它产生哪些控制 信号？ FFFFF FFFFE 8086 采用什么方式管理内存？1MB 的内存空 间分为哪两个存储体？它们如何与地址总线、 数据总线相连？ 答：(1)、8086 采用分段方式管理内存； (2)、 1MB 的内存空间分为偶地址和奇地址 两个存储体； A19~A1 (3)、如右图所示：
错误!未指定书签。集
-
1
-
编者：喻其山
第1章
1.
微型计算机概述
冯· 诺依曼计算机的结构特点是什么？ 答：(1)、由运算器、控制器、存储器、输入设备和输出设备五大部分组成。 (2)、数据和程序以二进制代码形式不加区别地存放在存储器中，存放位 置由地址指定，地址码也为二进制。 (3)、控制器是根据存放在存储器中的指令序列及程序来工作的，并由一 个程序计数器（即指令地址计数器）控制指令的执行。控制器具有 判断能力，能以计算结果为基础，选择不同的动作流程。 微处理器内部一般由哪些部分组成？各部分的主要功能是什么？ 典型微机有哪三大总线？它们传送的是什么信息？ 答：(1)、有数据总线，地址总线和控制总线。 (2)、数据总线用来传输数据信息，是双向总线； 地址总线用于传送 CPU 发出的地址信息，是单向总线； 控制总线用来传送控制信号、时序信号和状态信息等。 其中有的是 CPU 向内存和外设发出的信息，有的则是内存或外设向 CPU 发出的信息。 可见，CB 中每一根线的方向是一定的、单向的，但 CB 作为一个整体是双 向的。 试用示意图说明内存单元的地址和内存单元的内容，二者有何联系和区别？ 答：示意图如右所示： 联系：存储单元中存放着信息，该信 息可以是数据， 也可以是另一单元的地址 的一部分， 每个存储单元都包含着地址和 内容两个部分。都用二进制数表示，地址 为无符号整数，书写格式为 16 进制。 区别： 地址是微机用来管理内存单元 而设置的，相当于内存单元的编号；而内 容是存放在各个内存单元中的二进制信 息。
微机原理与接口技术(第二版)课后习题答案
微机原理与接口技术(第二版)课后习题答案微机原理与接口技术（第二版）课后题答案第1章作业答案1.1 微处理器、微型计算机和微型计算机系统的区别是什么？微处理器是将CPU集成在一个芯片上，微型计算机是由微处理器、存储器和外部设备构成，而微型计算机系统则是微型计算机与管理、维护计算机硬件以及支持应用的软件相结合的系统。
1.2 CPU的内部结构由哪些部分组成？它应该具备哪些主要功能？CPU主要由算术逻辑单元、指令寄存器、指令译码器、可编程逻辑阵列和标志寄存器等寄存器组成。
它的主要功能是进行算术和逻辑运算以及控制计算机按照程序的规定自动运行。
1.3 采用总线结构的微型计算机有哪些优点？采用总线结构可以扩大数据传送的灵活性，减少连线。
此外，总线可以标准化，易于兼容和工业化生产。
1.4 数据总线和地址总线在结构上有什么不同？如果一个系统的数据和地址合用一套总线或者合用部分总线，那么要靠什么来区分地址和数据？数据总线是双向的，而地址总线是单向的。
如果一个系统的数据和地址合用一套总线或者部分总线，就要靠信号的时序来区分。
通常在读写数据时，总是先输出地址，过一段时间再读或写数据。
1.8 给定一个模型，如何用累加器实现15×15的程序？LD A。
15LD H。
15LOOP: ADD A。
15DEC HJP NZ。
LOOPHALT第2章作业答案2.1 IA-32结构微处理器直至Pentium 4，有哪几种？IA-32结构微处理器有、、Pentium、Pentium Pro、Pentium II、Pentium III和Pentium 4.2.6 IA-32结构微处理器有哪几种操作模式？IA-32结构支持保护模式、实地址模式和系统管理模式三种操作模式。
操作模式决定了哪些指令和结构特性可以访问。
2.8 IA-32结构微处理器的地址空间是如何形成的？由段寄存器确定的段基地址与各种寻址方式确定的有效地址相加形成了线性地址。
电子科技大学微机系统原理与接口第二版课后习题答案chapter10习题解答
“微处理器系统原理与嵌入式系统设计”第十章习题解答10.2 简述以ARM微处理器为核心的最小硬件系统的组成？●ARM微处理器；●电源模块，包括CPU内核和I/O接口电源；●时钟模块，包括系统主时钟和实时时钟；●复位模块，包括系统加电复位、手动复位和内部复位；●存储器模块，包括程序保存存储器和程序运行存储器；●JTAG调试接口模块。
10.4 简述S3C2440A芯片中各模块时钟信号产生及配置的原理。
为降低系统功耗，可时钟信号进行哪些处理？系统复位信号与各时钟信号有什么关系？当系统主时钟送入S3C2440A芯片后，进入其时钟发生模块，由锁相环进行相应的处理，最终得到FCLK，HCLK，PCLK和UCLK四组时钟信号。
其中，FCLK信号主要供给ARM920T内核使用，HCLK主要供给AHB总线、存储器控制器、中断控制器、LCD控制器、DMA控制器和USB主机模块；PCLK主要供给访问APB总线的外设，例如WDT，I2S，I2C，PWM定时器，MMC接口，ADC，UART，GPIO，RTC和SPI模块；UCLK主要提供USB模块需要的48MHz 时钟。
为降低系统功耗，可对时钟信号进行门控管理。
最低功耗情况下，只开启FCLK信号，其他时钟信号关闭；若需对其他外设，只需使能相应总线及外设的时钟信号有效即可。
系统复位信号一般包括加电复位、手动复位和内部复位三类。
其中，加电复位和手动复位信号均来自外部复位电路，内部复位信号一般来自系统内部事务处理（例如看门狗复位等）。
因此，系统对外部复位信号波形有一定的要求，若不能满足要求系统将不能正常工作。
在S3C2440A芯片中，要完成正确的系统复位，在处理电源保持稳定之后，该信号必须至少维持4个FCLK时钟的低电平状态。
10.6 利用S3C2440A的GPIO端口，设计包含8个LED的流水灯电路，每个LED 间隔1S轮流点亮，试画出程序流程图并写出相关程序段。
假设利用S3C2440A芯片的GPIO端口G的第0~7引脚驱动8个LED电路，对应GPIO输出为0时LED灯亮，则相应程序流程图及相应程序段如下所示：GPGCON EQU 0x56000060GPGDAT EQU 0x56000064GPGUP EQU 0x56000068;配置GPGCON寄存器，设置相关引脚为输出功能LDR R0,=GPGCONLDR R1,[R0]BIC R1,R1,#0x0000FFFFORR R1,R1,#0x00005555STR R1,[R0];配置GPGUP寄存器，断开各上拉电阻LDR R0,=GPGUPLDR R1,[R0]ORR R1,R1,#0x00FFSTR R1,[R0];输出驱动数据，点亮对应LED等LDR R2,=GPGDATLDR R3,[R2]BIC R3,R3,#0x00FFORR R3,R3,#0x00FESTR R3,[R2]LDR R0,=0xFFFFFF ;初始计数值BL DELAY ;调用延迟子程序…LDR R2,=GPGDATLDR R3,[R2]BIC R3,R3,#0x00FFORR R3,R3,#0x007FSTR R3,[R2]LDR R0,=0xFFFFFF ;初始计数值BL DELAY ;调用延迟子程序B LOOPSTARDELAYSUB R0,R0,#1CMP R0,#0x0BNE DELAYMOV PC,LR10.7 在上题中，如果要加入一个按键，实现按键按下时流水灯停止流动，按键放开时流水灯正常流转的功能，思考应怎样修改电路和程序？在上题的基础上，添加一个GPIO口作为输入管脚(GPA的GPA[0])，按键按下GPA[0]值为1，否则为零。
《汇编语言 微机原理及接口技术》(第2版)课后习题答案
《汇编语言微机原理及接口技术》（第2版）课后习题答案第1章进制及码元1．进制转换129= 81H= 10000001B=201Q 298= 12AH= 100101010B=452Q 1000= 3E8H= 1111101000B= 1750Q 5DH= 1011101 B= 135 Q= 93 D 3E8H= 1111101000 B= 1750Q= 1000 D 357Q=11101111 B= 0EF H= 239 D 3．数据表示范围：一字节的无符号数表示范围为0～255，有符号数(补码)表示范围为-l28—+127。
一个字的无符号数表示范围为0～65535，有符号数(补码)表示范围为—32768～+32767。
N位二进制数的无符号数表示范围为0～(2N-1)，有符号数(补码)表示范围为-2N-1～(2N-1-1). 4．35H代表的ASCII字符为’5’，代表十六进制数时等价的十进制值为53 ，代表压缩8421BCD码等价的十进制值为35 ，代表非压缩8421BCD码等价的十进制值为5。
5．FFH代表无符号数时等价的十进制值为255 ，代表补码有符号数时等价的十进制值为一1 ，代表反码有符号数时等价的十进制值为一0 ，代表原码有符号数时等价的十进制值为一l27。
6．--20的8位二进制补码为ECH ，原码为94H ，反码为EBH 。
158的16位二进制补码为009EH，原码为009EH ，反码为009EH 。
第2章微机硬件基础1．计算机系统硬件的五大功能部件及其主要功能? 答：硬件系统按功能模块分为运算器、控制器、存储器、输入设备、输出设备。
运算器主要完成算术运算、逻辑运算及移位运算，其中主要包括算术逻辑运算单元Arithmetic Logic Unit，ALU)和暂存数据(原始、中间、结果)的寄存器(Register，R)。
控制器实现对计算机部件的协调调度完成指令的分析执行，其中主要有程序计数器Program Counter，PC)或叫指令指针(Instruction Pointer，IP)、指令寄存器(Instruction register，IR)、指令译码器(Instruction Decoder，ID)、微操作命令发生器、时序发生器等。
《微机原理及接口技术》(第2版)―习题解答
《微机原理及接口技术》（第2版）―习题解答《16/32位微机原理、汇编语言及接口技术・第2版》习题解答1第1章微处理器指令系统〔习题1.1〕微型计算机到目前为止已发展了几代？给出各代微机的特点和典型的微处理器。
〔解答〕〔习题1.2〕什么是微型计算机？PC机、单片机和数字信号处理器的含义各是什么？〔解答〕?微型计算机：以大规模、超大规模集成电路为主要部件，以集成了计算机主要部件――控制器和运算器的微处理器为核心，所构造出的计算机系统?PC机：PC（Personal Computer）机就是面向个人单独使用的一类微机?单片机：用于控制的微处理器芯片，内部除CPU外还集成了计算机的其他一些主要部件，如：ROM、RAM、定时器、并行接口、串行接口，有的芯片还集成了A/D、D/A转换电路等。
?数字信号处理器DSP：主要面向大流量数字信号的实时处理，在宿主系统中充当数据处理中心，在网络通信、多媒体应用等领域正得到越来越多的应用〔习题1.3〕微型计算机主要由哪些基本部件组成？各部件的主要功能是什么？〔解答〕CPU：存储器：外部设备：〔习题1.4〕什么是微机的系统总线？微机的总线结构为它带来了哪些好处？除电源和地线外，一般将总线分为哪3组信号？总线的使用特点是什么？〔解答〕?系统总线：传递信息的一组公用导线，CPU通过它们与存储器和I/O设备进行信息交换?好处：组态灵活、扩展方便?三组信号线：数据总线、地址总线和控制总线?其使用特点是：在某一时刻，只能由一个总线主控设备来控制系统总线，只能有一个发送者向总线发送信号；但可以有多个设备从总线上同时获得信号。
2〔习题1.5〕简述微型计算机的两个主要应用方向及其应用特点。
〔解答〕?用于数值计算、数据处理及信息管理方向?采用通用微机，要求有较快的工作速度、较高的运算精度、较大的内存容量和较完备的输入输出设备，为用户提供方便友好的操作界面和简便快捷的维护、扩充手段。
?用于过程控制及嵌人应用方向?采用控制类微机，要求能抵抗各种干扰、适应现场的恶劣环境、确保长时间稳定地工作，要求其实时性要好、强调其体积要小、便携式应用强调其省电。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第一章1．将下列十进制数转换成二进制数。
（1）49 （2）49.75 （3）100 （4）100.8125解：（1）（49）10=（110001）2（2）（49.75）10=（110001.11）2（3）（100）10=（1100100）2（4）（100.8125）10=（1100100.1101）22．将下列十六进制数转换成二进制数和十进制数。
（1）FAH （2）78A2H （3）FFFFH （4）3CH解：（1）（FA）16=（11111010）2=（250）10（2）（78A2）16=（111100010100010）2=（30882）10（3）（FFFF）16=（1111111111111111）2=（65535）10（4）（3C）16=（111100）2=（60）103．将下列二进制数转换成十六进制数和八进制数。
（1）101101.11 （2）1111111 （3）1101001011.01 （4）10111101解：（1）（101101.11）2=（2D.C）16=（55.6）8（2）（1111111）2=（7F）16=（177）8（3）（1101001011.01）2=（34B.4）16=（1513.2）8（4）（10111101）2=（BD）16=（275）84．设机器字长为8位，写出下列各二进制数的原码、反码和补码。
（1）+1010101 （2）-1000000 （3）+1111111 （4）-1111111解：（1）原码：01010101；反码：01010101；补码：01010101。
（2）原码：11000000；反码：10111111；补码：11000000。
（3）原码：01111111；反码：01111111；补码：01111111。
（4）原码：11111111；反码：10000000；补码：10000001。
5．设下列四组为8位二进制补码表示的十六进制数，计算a+b和a-b，并判断其结果是否溢出。
（1）a=0F6H，b=0D5H （2）a=0B7H，b=0C7H（3）a=37H，b=67H （4）a=73H，b=7BH解：（1）a+b=CBH，没有发生溢出；a-b=21H，没有发生溢出。
（2）a+b=7EH，发生溢出；a-b=F0H，没有发生溢出。
（3）a+b=9EH，发生溢出；a-b=D0H，没有发生溢出。
（4）a+b=EEH，发生溢出；a-b=F8H，没有发生溢出。
6．已知a=00111000B，b=11110011B，计算下列逻辑运算。
（1）a AND b （2）a OR b （3）a XOR b （4）NOT a解：（1）a AND b=00110000B（2）a OR b=11111011B（3）a XOR b=11001011B（4）NOT a=11000111B7．将下列算式中的十进制数表示成组合BCD码进行运算，并根据需要进行调整。
（1）38+42 （2）56+77 （3）99+77 （4）34+7解：（1）00111000+ 0100001001111010+ 011010000000（80）（2）01010110+ 0111011111001101+ 01100110000100110011（133）（3）10011001+ 01110111100010000+ 01100110000101110110（176）（4）00110111+ 0000011100111011+ 011001000001（41）8．将下列字符串表示成相应的ASCII码（用十六进制数表示）。
（1）102 （2）ABC （3）ASCII （4）abc解：（1）313032H（2）414243H（3）4153434949H（4）616263H9．已知[X]原=10101100B，计算[（1/2）X]补及[（-1/2）X]补的值。
解：∵[X]原=10101100B ∴[（1/2）X]原=10010110B，[（-1/2）X]原=00010110B∴[（1/2）X]补=11101010B，[（-1/2）X]补=00010110B10．请将十进制数7.5表示成二进制浮点规格化数（阶符1位，阶码2位，数符1位，尾数4位）。
解：十进制数7.5用二进制表示为：111.1B111.1B=0.1111×2+3浮点规格化数表示成:01101111。
第二章1．8086/8088微处理器从逻辑结构上可以分成哪两部分？试说明每一部分的组成与功能。
答：8086/8088微处理器从逻辑结构上可以分成执行单元（EU）和总线接口单元（BIU）。
执行部件（EU）包含一个16位的算术逻辑单元（ALU）、一个16位反映CPU状态和控制标志的状态标志寄存器（FLAG）、一组8个16位通用寄存器组、数据暂存寄存器和EU的控制电路。
总线接口部件（BIU）包含一组段寄存器（CS，SS，DS和ES）、一个指令指针寄存器（IP）、4或6个字节的指令队列、地址形成器件和总线控制逻辑。
EU的功能是负责指令的执行；BIU的功能是根据EU的请求，完成CPU与存储器或I/O 接口间的数据传送。
2．写出8086/8088 CPU中14个16位寄存器的名称。
答：8086/8088 CPU中14个16位寄存器的名称如下：AX：累加器。
BX：基址寄存器。
CX：计数寄存器。
DX：数据寄存器。
SP：堆栈指针寄存器。
BP：基地址指针寄存器。
SI：源变址寄存器。
DI：目的变址寄存器。
CS：代码段寄存器。
DS：数据段寄存器。
SS：堆栈段寄存器。
ES：附加段寄存器。
IP：指令指针寄存器。
FLAG：标志寄存器。
3．写出8086/8088 CPU标志寄存器中的6个状态标志位和3个控制标志位的定义。
答：6个状态标志位的定义如下：CF：进位标志；当最高位有进位或借位时，CF=1；否则CF=0；PF：奇偶标志；当运算结果中低8位中“1”的个数为偶数时，PF=1；否则PF=0；AF：辅助进行标志；当D3向D4有进位或借位时，AF=1；否则AF=0；ZF：零标志；运算结果每位都为0时，ZF=1；否则ZF=0；SF：符号标志；运算结果的最高位为1时，SF=1；否则SF=0；OF：溢出标志；两个符号数进行运算产生溢出时，OF=1；否则OF=0。
3个控制标志位的定义如下：TF：陷阱标志；当TF=1时，CPU将进入单步执行工作方式；IF：中断标志；当IF=1时允许CPU响应可屏蔽中断；当IF=0时禁止CPU响应可屏蔽中断；DF：方向标志；当DF=0时，串操作指令时地址朝增加方向；当DF=1时，串操作指令时地址朝减少方向。
4．在8086/8088 CPU中，十六进制补码数8070H与9E85H进行加法运算，请写出运算结束后SF、OF、CF、AF、ZF及PF标志位的值？解：8070H 1000000001110000+ 9E85H 1001111010000101128F5H +10010100011110101从运算结果可以看出：SF=0；OF=1；AF=0；CF=1；ZF=0；PF=1。
5．写出8086/8088 CPU 引脚中ALE 、NMI 、INTR 、INTA 及R DT/的含义及输入/输出方向。
答：ALE ：地址锁存输出信号。
NMI ：非屏蔽中断请求输入信号。
INTR ：可屏蔽中断请求输入信号。
INTA ：中断响应输出信号。
R DT/：数据传送方向输出信号。
6．8088 CPU 中的RESET 、READY 信号的作用分别是什么？答：RESET ：CPU 复位输入信号，高电平有效。
当此输入线有效并维持至少4个时钟周期时完成CPU 内部复位操作。
复位后CPU 内的寄存器及引脚处于初始状态。
READY ：准备就绪输入信号，高电平有效。
用于协调CPU 与存储器或I/O 端口之间的数据传送。
当CPU 对存储器或I/O 进行操作时，在T 3周期开始采样READY 信号。
若其为低电平，表明被访问的存储器或I/O 还未准备就绪；若其为高电平，表明被访问的存储器或I/O 已准备就绪。
7．写出段基址、偏移地址、逻辑地址和物理地址的含义，同时写出它们之间的联系。
答：段基址：段首地址的高16位地址码，常存于相应的段寄存器中；偏移地址：段内的相对地址，也称有效地址；逻辑地址：由段基址与段内偏移地址组合表示存储单元地址；物理地址：用20位二进制编号表示存储单元地址；物理地址=段基址×16+段内偏移地址。
8．试填写物理地址。
（1）CS=1200H ，IP=2500H ，物理地址为 14500H 。
（2）DS=39A0H ，BX=4700H ，物理地址为 3E100H 。
（3）ES=6200H ，DI=2000H ，物理地址为 64000H 。
（4）SS=8200H ，BP=1050H ，物理地址为 83050H 。
9．请画出8088 CPU 一个基本的存储器写总线周期时序图。
答：一个总线周期CLK T1 T2 T3T4 A19 ~A 16/S 6~S3地址输出 状态输出A 15~A 8 地址输出AD 7~AD 0 地址输出 数据输出 ALEIO/M WRDT/RDEN10．请写出时钟周期、总线周期与指令周期的含义。
答：时钟周期是CPU 的基本时间计量单位，即计算机主频的倒数。
总线周期是指CPU 通过总线对存储器或I/O 端口进行一次访问（读/写操作）所需的时间；一个总线周期至少包含4个时钟周期，即T 1、T 2、T 3、T 4。
指令周期是指计算机完成一条指令的执行所需要的时间。
11．在总线周期的T 1、T 2、T 3和T 4状态，CPU 分别执行什么动作？什么情况下需要插入等待状态T W ？T W 插入的位置？答：在T 1状态，BIU 把要访问的存储器单元或I/O 端口的地址输出到总线。
在T 2状态，地址/数据复用总线停止输出地址信号。
若是读周期，T 2中地址/数据复用总线处于高阻状态，CPU 有足够的时间使其从输出方式变为输入方式；若为写周期，CPU 不必转变输出方式。
在T 3~T 4状态，CPU 与存储器或I/O 接口进行数据传送。
CPU 若与慢速的存储器或I/O 端口之间的数据传送，READY 信号在T 3状态时仍为低电平，则在T 3之后插入等待状态T W ，加入T W 的个数由外设的速度与CPU 速度匹配决定。
12．8088 CPU 工作在最小模式下，请回答以下问题：（1）CPU 访问存储器时，需要哪些信号？（2）CPU 访问I/O 接口时，需要哪些信号？（3）当HOLD 有效并得到响应时，CPU 的哪些信号置高阻状态？答：（1）利用A 15~ A 8，AD 7~AD 0，ALE ，WR ，RD ，R DT/，DEN ，M IO/。