第6章直接存储器存取DMA
单片微型计算机原理及应用_课后习题答案_山东理工
《单片微型计算机原理及应用》习题参考答案姜志海刘连鑫王蕾编著电子工业出版社目录第1章微型计算机基础 (2)第2章半导体存储器及I/O接口基础 (4)第3章MCS-51系列单片机硬件结构 (11)第4章MCS-51系列单片机指令系统 (16)第5章MCS-51系列单片机汇编语言程序设计 (20)第6章MCS-51系列单片机中断系统与定时器/计数器 (26)第7章MCS-51系列单片机的串行口 (32)第8章MCS-51系列单片机系统扩展技术 (34)第9章MCS-51系列单片机键盘/显示器接口技术 (36)第10章MCS-51系列单片机模拟量接口技术 (40)第11章单片机应用系统设计 (44)第1章微型计算机基础1．简述微型计算机的结构及各部分的作用微型计算机在硬件上由运算器、控制器、存储器、输入设备及输出设备五大部分组成。
运算器是计算机处理信息的主要部分；控制器控制计算机各部件自动地、协调一致地工作；存储器是存放数据与程序的部件；输入设备用来输入数据与程序；输出设备将计算机的处理结果用数字、图形等形式表示出来。
通常把运算器、控制器、存储器这三部分称为计算机的主机，而输入、输出设备则称为计算机的外部设备（简称外设）。
由于运算器、控制器是计算机处理信息的关键部件，所以常将它们合称为中央处理单元CPU（Central Process Unit）。
2．微处理器、微型计算机、微型计算机系统有什么联系与区别？微处理器是利用微电子技术将计算机的核心部件（运算器和控制器）集中做在一块集成电路上的一个独立芯片。
它具有解释指令、执行指令和与外界交换数据的能力。
其内部包括三部分：运算器、控制器、内部寄存器阵列（工作寄存器组）。
微型计算机由CPU、存储器、输入/输出（I/O）接口电路构成，各部分芯片之间通过总线（Bus）连接。
以微型计算机为主体，配上外部输入/输出设备、电源、系统软件一起构成应用系统，称为微型计算机系统。
dma的使用技巧
dma的使用技巧DMA（Direct Memory Access，直接存取）是一种计算机技术，它允许外设设备直接读写主存储器，而不需要通过中央处理器（CPU）的干预。
DMA的使用可以提高数据传输效率，降低CPU的负载。
以下是一些使用DMA的技巧和注意事项。
首先，为了正确地使用DMA，我们需要了解操作系统和硬件的支持情况。
大多数现代操作系统和硬件都支持DMA，但是不同的操作系统和硬件可能有不同的实现方式和限制。
其次，选择合适的DMA通道和传输模式。
现代计算机通常有多个DMA通道，每个通道可以执行不同的数据传输任务。
选择正确的通道和传输模式是保证DMA性能的关键。
例如，对于大量数据的连续传输，可以选择使用循环传输模式。
然后，正确地配置DMA控制器和外设设备。
DMA控制器是负责管理数据传输的硬件组件。
配置DMA控制器包括设置传输方向、传输大小、传输起始地址等参数。
外设设备也需要适当地配置以支持DMA传输。
如果配置不正确，将导致数据传输失败或损坏。
接下来，确保主存储器的可用性和安全性。
DMA通常需要直接访问主存储器，因此必须确保主存储器是可用的，并且数据存储在正确的位置。
此外，为了保护系统的安全性，应该限制DMA对主存储器的访问权限，并确保只有授权的设备可以执行DMA传输。
此外，及时处理DMA完成中断。
DMA传输完成后，DMA控制器会触发中断，即DMA完成中断。
操作系统需要及时处理这些中断，并进行必要的处理，例如从外设设备读取数据或向外设设备写入数据。
最后，进行性能优化。
使用DMA可以显著提高数据传输效率，但是还可以通过一些技巧进一步优化性能。
例如，可以使用双缓冲区技术，在一段数据传输的同时进行另一段数据的准备，以提高并发性。
总之，DMA的使用技巧和注意事项包括选择合适的DMA通道和传输模式、正确配置DMA控制器和外设设备、确保主存储器的可用性和安全性、及时处理DMA完成中断，以及进行性能优化。
了解这些技巧和注意事项可以帮助我们更好地利用DMA，提高数据传输效率和系统性能。
直接存储器存取（DirectMemoryAccess，DMA）详细讲解
直接存储器存取（DirectMemoryAccess，DMA）详细讲解⼀、理论理解部分。
1、直接存储器存取（DMA）⽤来提供在外设和存储器之间或者存储器和存储器之间的⾼速数据传输。
2、⽆须CPU⼲预，数据可以通过DMA快速移动，这就节省了CPU的资源来做其他操作。
3、两个DMA控制器有12个通道（DMA1有7个通道，DMA2有5个通道），每个通道专门⽤来管理来⾃⼀个或者多个外设对存储器访问的请求。
4、还有⼀个冲裁器协调各个DMA请求的优先权。
在同⼀个DMA模块上，多个请求间的优先权可以通过软件编程设置（共有四级：很⾼、⾼、中和低），优先权设置相等时由硬件决定（请求0优先请求1，）5、每个通道都有三个事件标志（DMA半传输、DMA传输完成和DMA传输出错），这三个事件标志逻辑或成为⼀个单独的中断请求。
6、闪存、SRAM、外设的SRAM、APB1、APB2和ＡＨＢ外设均可作为访问的源和⽬标。
7、可编程的数据传输数⽬：最⼤为655358、如果外设要想通过DMA 来传输数据，必须先给DMA 控制器发送DMA 请求，DMA 收到请求信号之后，控制器会给外设⼀个应答信号，当外设应答后且DMA 控制器收到应答信号之后，就会启动DMA 的传输，直到传输完毕。
DMA 有DMA1 和DMA2 两个控制器，DMA1 有7个通道，DMA2有5 个通道，不同的DMA 控制器的通道对应着不同的外设请求，这决定了我们在软件编程上该怎么设置，具体见DMA 请求映像表。
9、仲裁器当发⽣多个DMA 通道请求时，就意味着有先后响应处理的顺序问题，这个就由仲裁器也管理。
仲裁器管理DMA 通道请求分为两个阶段。
第⼀阶段属于软件阶段，可以在DMA_CCRx 寄存器中设置，有4 个等级：⾮常⾼、⾼、中和低四个优先级。
第⼆阶段属于硬件阶段，如果两个或以上的DMA通道请求设置的优先级⼀样，则他们优先级取决于通道编号，编号越低优先权越⾼，⽐如通道0 ⾼于通道1。
《微机原理与接口技术》教学课件 第6章
6.2 随机存取存储器
2 动态RAM 2164的工作过程
① 将要读出单元的行地 址送到地址线A0～A7上， RAS 信号有效时，在下 降沿将地址锁存在行地 址锁存器中。
② 将要读出单元的列地 址 送 到 地 址 线 A0 ～ A7 上 ， CAS 信号有效时，在下降 沿将地址锁存在列地址 锁存器中。
目录 CONTENTS
存储器入门 随机存取存储器
只读存储器 高速缓冲存储器
外部存储器
3
引子
计算机之所以能自动、连续地工作，是因为采用了存储程序的原理。计算机中的所有程序和数 据都存放在存储器中，存储器是计算机必不可少的组成部件之一。存储器的性能对整个计算机 系统的性能起着至关重要的作用。本章主要介绍存储器的分类、结构和主要性能指标，并通过 典型的存储器芯片来介绍存储器的工作原理及与CPU的连接方法。
6.1 存储器入门
连续两次读写操作之间所需的最短时间间隔称为存储周期。存储器每秒钟可读写的 数据量称为存储器带宽或数据传输速率，单位为bps（或bit/s）。存取周期和存储器带宽 也常作为存储器的性能指标。
提示
6.2 随机存取存储器
随机存取存储器（Random Access Memory，RAM）也称随机读/写存储器或随机存储器，它既可以直接 从任何一个指定的存储单元中读出数据，也可以将数据写入任何一个指定的存储单元中。
6.1.2 存储器的性能指标
存储器容量：存储器中所包含存储单元的总数，单位是字节（B）。存储 器容量越大，存储的信息越多，计算机的性能也就越强。
01
02
存取时间：存储器完成一次读写操作所需的时间，单位为ns（纳秒，
1 ns＝10-9 sБайду номын сангаас。
计算机的存储系统
第6章计算机的存储系统现代计算机采用程序控制方式工作，因此，用来存放程序的存储系统是计算机的重要组成部分。
存储器包括内存储器和外存储器。
内存储器包括主存储器和高速缓冲存储器，外存储器即辅助存储器。
主存储器简称主存，它位于主机内部。
本章介绍计算机的存储系统，包括主存储器的基本组成、层次结构和工作原理，高速缓冲存储器的工作原理，以及各类外存储器。
6.1 存储器与存储系统概述6.1.1 存储器的作用现代计算机都是以存储器为中心的计算机，存储器处于全机的中心地位。
存储器的作用可归纳为：⑴存放程序和数据。
计算机执行的程序、程序运行所需要的数据都是存放在存储器中的。
⑵现代计算机可以配置的输入输出设备越来越多，数据传送速度不断加快，并且多数采用直接存储器存取（DMA）方式和输入输出通道技术，与存储器直接交换数据而不通过CPU。
⑶共享存储器的多处理器计算机的出现，使得可利用存储器来存放共享数据，并实现各处理器之间的通信，更加强了存储器作为整个计算机系统中心的作用。
6.1.2 存储器分类⒈按存取方式分类⑴随机存取存储器RAM(Random Access Memory）特点：存储器中任何一个存储单元都能由CPU或Ｉ/O设备随机存取，且存取时间与存取单元的物理位置无关。
用途：常用作主存或高速缓存。
⑵只读存储器ROM(Read-Only Memory）特点：存储器的内容只能读出而不能写入。
用途：常用来存放固定不变的系统程序。
作为固定存储，故又叫“固存”。
随着用户要求的提高，只读存储器产品从ROM→可编程只读存储器PROM→光可擦除可编程只读存储器EPROM→电可擦除可编程的只读存储器EEPROM，为用户方便地存入和改写内容提供了物质条件。
⑶顺序存取存储器SRAM特点：存储器中存储的信息（字或者记录块），完全按顺序进行存放或读出，在信息载体上没有惟一对应的地址号，访问指定信息所花费的时间和信息所在存储单元的物理位置密切相关。
微机原理汇编语言及接口技术模拟题答案
《微机原理及应用》模拟试卷一参考答案一、选择题1．B C B C A 6. D A C D B二、填空题1．无条件查询中断DMA2．缓冲器锁存器3．数据总线地址总线控制总线4．2 中断向量号（中断类型码）5．OUT6．12H 5030：38007．352348．36H 3AH9．EOC10．CAH CCH三、判断题1．××√√√ 6. √××√×四、简答题1．微型计算机硬件系统由哪几部分组成？各部分功能是什么？答：微型计算机的硬件系统主要由处理器子系统、存储器、I/O接口及I/O设备、系统总线等几部分组成；处理器子系统控制和协调微机系统的各个部件；存储器用来存放程序和数据；I/O设备为微机提供具体的输入/输出手段，I/O接口充当外设与CPU间的桥梁；系统总线用来传递信息。
2．8086基本总线周期是如何组成的？各状态中完成什么基本操作？答：基本总线周期由4个时钟(CLK)周期组成，按时间顺序定义为T1、T2、T3、T4。
在T1期间8086发出访问目的地的地址信号和地址锁存选通信号ALE；T2期间发出读写命令信号RD*、WR*及其它相关信号；T3期间完成数据的访问；T4结束该总线周期。
3．8259的内部寄存器中IRR、IMR、ISR三个寄存器的作用是什么？中断结束实质上是对哪个寄存器进行操作？答：中断请求寄存器IRR：保存8条外界中断请求信号IR0～IR7的请求状态，Di位为1表示IRi引脚有中断请求，为0表示无请求。
中断服务寄存器ISR：保存正在被8259A服务着的中断状态，Di位为1表示IRi中断正在服务中，为0表示没有被服务。
中断屏蔽寄存器IMR：保存对中断请求信号IR的屏蔽状态，Di位为1表示IRi中断被屏蔽（禁止），为0表示允许。
中断结束实质上是使ISR中IRi所对应的Di位清零。
4、在8088系统最小组态中，读取指令“SUB [4000H] ，AX”（指令长度为3B）和执行该指令各需要几个总线周期？它们各是什么样的总线周期？答：由于SUB [4000H]，AX 指令放在存储器中，长为3字节，所以读取指令需要3个存储器读总线周期；执行指令时，取操作数需要2个存储器读周期，存结果需要2个存储器写周期。
操作系统教程课后习题答案
操作系统1.什么是计算机系统？计算机系统是怎么构成的？了解PC的组成情况，说明：1）硬件组织的基本结构，画出硬件配置图；2）主要系统软件和应用软件（若有的话）他们的作用。
答：计算机系统就是按照人的要求接收和存储信息，自动进行数据处理和计算，并输出结果信息的系统。
计算机系统由硬件子系统和软件子系统组成。
计算机系统的构成包括：如图1.2计算机硬件系统的构成：如图1.42.从功能以及程序涉设计的角度说明计算机系统中软件系统是如何构成的？答：分为系统软件，支撑软件和应用软件三层。
3.什么是操作系统？请举例说明操作系统在计算机系统中的重要地位。
答：操作系统是计算机系统中的一个系统软件，是一些程序模块的集合。
它们能以尽量有效、合理的方式组织和管理计算机的软硬件资源，合理的组织计算机的工作流程，控制程序的执行并向用户提供各种服务功能，使得用户能够灵活、方便、有效的使用计算机，使整个计算机系统能安全高效地运行4.请举一个实际的例子来说明操作系统的功能。
答：你能用用操作系统管理很多资源5.为什么说“操作系统是控制硬件的软件”的说法不确切？答：操作系统不仅能够控制硬件，也可以控制各种软件资源。
6.操作系统的基本特征是什么？说明他们之间的关系。
答：1.并发性2.共享性3.随机性7.试从独立性，并发性和交互性和实时性四个方面来比较批处理系统，分时系统以及实时系统。
答：分时系统：并发性是指同时有多个用户共同使用一个计算机，宏观上看是多个人同时使用一个CPU，微观上是多个人在不同时刻轮流使用CPU.独占性，是指用户感觉不到计算机为他们服务，就好像整个系统为他所独占。
交互性：是指用户根据系统响应结果进一步提出新要求，用户直接干预每一步。
实时性：是指系统对用户提出的请求及时响应。
8.引入多道程序设计技术的起因和目的是什么？多道程序系统的特征是什么？答：多道程序设计的基本思想在内存中保持多个作业，主机可以交替的方式同时处理多个作业，一般来说任何一道作业的运行总是要交替的使用处理器和外设子案9.多道程序设计的度是指在任一给定时刻，单个CPU所能支持的进程数目最大值。
MCS-51单片机中断系统
19:04
张兴忠制作：
返回目录
13
6.2.2 中断源与中断方式
----中断源及种类
1．中断源
MCS-51单片机的中断系统提供了5个中断源。
19:04
张兴忠制作：
返回目录
14
6.2.2 中断源与中断方式
----中断工作方式应用
通常，在实际应用中有以下几种情况可采取中
请中断，CPU响应中断后，会自动清零TF0或TF1。
TF1：片内定时/计数器1溢出中断请求标志。功能与TF0类同。
张兴忠制作：
返回目录
19:04
21
6.2.3 中断控制寄存器
-----TCON寄存器
外部中断请求标志位IE0和IE1及其中断请求信号的撤销问题
无论是采用边沿触发方式（IT0=1）还是电平触发方式 （IT0=0），在CPU响应中断请求后，中断请求标志位 IE0即由硬件自动清零。 由于CPU对引脚没有控制作用，在采用电平触发方式时 中断请求信号的低电平可能继续存在，在以后的机器周 期采样时又会把已清零的IE0标志位重新置1，这有可能 再次引起中断而造成出错。所以，在中断响应后必须采 用其他方法撤销该引脚上的低电平，以撤除外部中断请 求信号。中断请求标志位IE1的清零及中断请求信号的撤 销问题与IE0类似。
返回目录
9
6.1.2 中断的概述
---ቤተ መጻሕፍቲ ባይዱ断的概念
主程序：CPU正常情况下运行的程序称为主程序。 中断源：把向CPU提出中断申请的设备称为中断源。 中断请求：由中断源向CPU所发出的请求中断的信号称中断 请求。
中断响应：CPU在满足条件情况下接受中断申请，终止现行
程序执行转而为申请中断的对象服务称中断响应。 中断服务程序：为服务对象服务的程序称为中断服务程序。 断点：现行程序被中断的地址称为断点。 中断返回：中断服务程序结束后返回到原来程序称中断返回。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第六章 直接存储器存取DMA 1
IOR IOW MEMR MEMW NC READY HLDA ADSTB AEN HRQ
CS CLK RESET DACK2 DACK3 DREQ 3 DREQ 2 DREQ 1 DREQ 0 GND
2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
方式寄存器、 1个DMA请求触发器和1个DMA屏蔽触发器。此
外，4个通道共用1个8位控制器、1个8位状态寄存器、1个8位暂
存器、1个8位屏蔽寄存器和1个8位请求寄存器。
第六章 直接存储器存取DMA
（2）读/写逻辑。当CPU对8237A初始化或对8237A寄存器进
行读操作时，8237A就像I/O端口一样被操作，读/写逻辑接收 IOR或IOW信号。当IOR为低电平时，CPU可以读取8237A内部 寄存器的值；当IOW为低电平时，CPU可以将数据写入8237A的 内部寄存器中。
存储器
图6-1 DMA传送的基本原理图
第六章 直接存储器存取DMA 6.1.2 DMA的工作过程
AB DB CB 总线请求 DREQ CPU DACK 总线响应 DMAC DMA 响应 DMA 请求 I/O
图 6-2 DMA的传送过程
第六章 直接存储器存取DMA 从图中可以看出，系统总线分别受到CPU和DMAC这两个 器件的控制，即CPU可以向地址总线、数据总线和控制总线发
的 存 储 器 或 I/O 端 的 速 度 比 较 慢 ， 需 要 延 长 传 输 时 间 时 ， 使
READY端处于低电平，8237A就会自动地在存储器读和存储器 写周期中插入等待周期。当传输完成时，READY端变为高电平， 以表示存储器或I/O设备准备就绪。
第六章 直接存储器存取DMA ADSTB: 地址选通输出信号，高电平有效。当此信号有效时， 8237A当前地址寄存器的高8位经数据总线DB7~DB0 锁存到外部 地址锁存器中。
A
第六章 直接存储器存取DMA 各个信号说明如下： CLK：时钟输入端，通常接到8234时钟发生器的输出引脚， 用来控制8237A内部操作定时和DMA传送时的数据传送速率。 8237A的时钟频率为3 MHz， 8237A-5的时钟频率为5 MHz，后
者是8237A的改进型，工作速度比较高，但工作原理及使用方
8237A是微机系统中实现DMA功能的大规模集成电路控制
器。 PC/XT使用一片8237A， PC/AT使用两片8237A， 在高档微
机中常使用多功能芯片取代8237A，但多功能芯片中的DMA控
制器与8237A的功能基本相同。
第六章 直接存储器存取DMA 1. 8237A的内部结构和引脚功能 8237A 是 具 有 4 个 独 立 DMA 通 道 的 可 编 程 DMA 控 制 器 （DMAC），它使用单一的+5 V电源、单相时钟和40引脚双列 直插式封装。在实际应用中，8237A必须与一片8位锁存器一起 使用，才能形成一个完整的4 通道DMA控制器。8237A经初始化 后， 可以控制每一个通道在存储器和I/O口之间以最高1.6 M波 特的速率传送最多达64 KB的数据块， 而不需要CPU的介入。
法与8237A相同。
CS：片选输入端，低电平有效。
第六章 直接存储器存取DMA RESET: 复位输入端，高电平有效。当RESET有效时，屏蔽
寄存器被置1（4个通道均禁止DMA请求）,其他寄存器均清0,
8237A处于空闲周期，所有控制线都处于高阻状态，并禁止4个 通道的DMA操作。复位后必须重新初始化；否则8237A不能进 入DMA操作。 READY: “准备就绪”信号输入端，高电平有效。当所选择
第六章 直接存储器存取DMA
(5) DMA控制器向I/O端口发出DMA响应信号。
(6) DMA控制器把进行DMA传送涉及到的RAM地址送到地 址总线上。如果进行I/O端口→RAM传送，DMAC向I/O端口发 出I/O读命令，向RAM发出存储器写命令；如果进行RAM→I/O 端口传送，DMAC向RAM发出存储器读命令，向I/O端口发出 I/O写命令，从而完成一个字节的传送。 (7) 当设定的字节数传送完毕，DMA传输过程结束后，也可 以由来自外部的终止信号迫使传输过程结束。当DMA传送结束 后，DMA控制器就将总线请求信号变成无效，并放弃对总线的 控制，CPU检测到总线请求信号无效后，也将总线响应信号变 成无效，于是，CPU重新控制三总线，继续执行被中断的当前 指令的其他总线周期 。
(3) 主存中要开设专用缓冲区，及时供给和接收外设的数 据。
(4) DMA传送速度快，可使CPU和外设并行工作，提高了 系统的效率。 (5) DMA在开始前和结束后要通过程序和中断方式进行预 处理和后处理。
第六章 直接存储器存取DMA
6.2 DMA控制器及8237DMA控制器
6.2.1 8237A的外部引脚
据，传送后释放总线，CPU至少控制一个完整的总线周期，然
后测试DMA请求线DREQ，若有效，再进入DMA周期。
第六章 直接存储器存取DMA 在这种方式中要注意： ① DMA响应信号DACK有效前， DREQ必须保持有效。 ② 若DREQ在传送过程中一直保持有效， 则在两次传送之间 必须释放总线。 （2）成组传送方式。一个DMA请求可以传送一组信息。在 DMAC 初 始 化 时 ， 由 编 程 决 定 这 一 组 信 息 的 字 节 数 ， 只 要 在 DACK 有 效 之 前 DREQ 保 持 有 效 即 可 。 一 旦 DACK 有 效 ， 不 管 DREQ是否有效，DMAC一直不放弃总线控制权， 直到整个数组 传送完。
DMA传送包括：RAM→I/O端口的DMA读传送；I/O端口
→RAM的DMA写传送；RAM→RAM的存储单元传送。
第六章 直接存储器存取DMA
DMA传送的基本特点是不经过CPU，不破坏CPU内各寄存
器的内容，直接实现存储器与I/O设备之间的数据传送。在IBM PC系统中，以DMA方式传送一个字节的时间通常是1个总线周 期，即5个时钟周期。CPU内部的指令操作只是暂停这个总线周 期，然后继续操作，指令的操作次序不会被破坏。所以DMA传
（3）请求传送方式。请求传送方式又称查询传送方式。该方 式的传送类似成组传送方式，但每传送一个字节后，DMAC就检 测DREQ：若无效，则挂起；若有效，则继续DMA传送，直到外 加信号强制DMAC中止操作。
第六章 直接存储器存取DMA
3. DMA 的特点
DMA具有下列特点： (1) 它使主存既可被CPU访问， 又可被外设直接访问。 (2) 当传送数据块时，主存地址的确定、传送数据的计数 控制等都用硬件电路直接实现。
第六章 直接存储器存取DMA IOR: I/O读信号，低电平有效，双向。当CPU控制总线时， 它是输入信号，CPU读8237A内部寄存器；当8237A控制总线时，
(1) I/O端口向DMA控制器发出DMA请求， 请求数据传送。
(2) DMA控制器在接到I/O端口的DMA请求后，向CPU发出
总线请求信号，请求CPU脱离系统总线。
(3) CPU在执行完当前指令的当前总线周期后，向DMA控制 器发出总线响应信号。 (4) CPU随即和系统的控制总线、地址总线及数据总线脱离 关系，处于等待状态，由DMA控制器接管这3个总线的控制权。
送的方式特别适合用于外部设备与存储器之间高速成批的数据
传送。图6-1是实现DMA传送的基本原理图，图中以系统总线为 界，左侧位于主机板内，其中有DMA控制器；右侧有存储器 （部分存储器在主机板内）、外设和外设接口，它们通过I/O插 槽与系统总线相接。
第六章 直接存储器存取DMA
系统总线 CPU 8 08 8 主机板 总线 逻辑 回 请 答 求 DMA 控制器8 23 7 I/O 接口 I/O 接口
8 23 7A
40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
A7 A6 A5 A4
EOP
A3 A2 A1 A0 VCC DB0 DB1 DB2 DB3 DB4 DACK0 DACK1 DB5 DB6 DB7
图 6 4 82 37 引 脚 图
第六章 直接存储器存取DMA 8237A的基本功能如下： (1) 一个芯片中有4个独立的DMA通道。
(2) 每一个通道的DMA请求都可以被允许或禁止。
(3) 每个通道的DMA请求有不同的优先级 既可以是固定
优先级， 也可以是循环优先级。
(4) 每个通道一次传送的最大字节数为64 KB。
AEN：地址允许输出信号，高电平有效。AEN把外部地址锁 存器中锁存的高8位地址输出到地址总线上，与芯片直接输出的 低8位地址一起共同构成内存单元的低16位地址。 MEMR：存储器读信号，低电平有效，输出，只用于DMA 传送。在DMA读周期期间，用于从所寻址的存储器单元中读出 数据。
MEMW：存储器写信号，低电平有效，输出，只用于DMA 传送。在DMA写周期期间，用于将数据写入所寻址的存储器单 元中。
送信息， DMAC也可以向地址总线、数据总线和控制总线发送
信息。但是，在同一时间，系统总线只能受一个器件控制。当
CPU控制总线时，DMAC必须与总线脱离；而当DMAC控制总
线时，CPU必须与总线脱离。因此，CPU与DMAC之间必须有 联络信号。
第六章 直接存储器存取DMA
1. DMA的传送过程
DMA传送的工作过程如下：
第六章 直接存储器存取DMA
第六章 直接存储器存取DMA
6.1 DMA的工作原理及工作过程 6.2 DMA控制器及8237DMA控制器 6.3 8237A的初始化编程 6.4 DMA的应用举例
第六章 直接存储器存取DMA
6.1 DMA的工作原理及工作过程