实验12 数字时钟的设计
数电实验数字钟的设计代码
数电实验数字钟的设计代码数字钟是一种常见的电子设备，用于显示当前时间。
它是基于数字电路技术设计的，可以实时地显示时、分、秒的数字。
在这篇文章中，我将为大家介绍数字钟的设计代码，以及它的原理和实现过程。
在开始设计数字钟之前，我们需要准备一些基础材料和器件。
首先，我们需要一块数字时钟显示屏，它可以显示四位数的时、分、秒。
其次，我们需要几个集成电路芯片，包括时钟发生器、计数器、解码器等。
另外，还需要一些细小的电子元件，如电阻、电容、晶体管等。
准备好这些材料后，我们就可以开始设计数字钟的电路了。
首先，我们先来了解一下数字钟的原理。
数字钟的核心部分就是计数器。
计数器可以根据时钟发生器提供的脉冲信号进行计数，当计数到一定值时，就会触发一次计数事件。
我们可以将计数事件与显示屏相连，通过解码器将计数的结果转化成数字信号，进而在显示屏上以数码形式显示出来。
通过不断循环计数，我们就可以实现数字钟的功能了。
接下来，我们将详细介绍数字钟的设计代码。
首先，我们需要定义一些常量和变量。
常量包括时钟频率、计数器的初始值等，而变量则用来保存时、分、秒的数值。
接着，我们需要编写时钟发生器的代码，它可以产生一个固定频率的脉冲信号。
然后，我们需要编写计数器的代码，它会根据时钟发生器的脉冲信号进行计数，并触发计数事件。
最后，我们需要编写解码器的代码，它可以将计数的结果转化成数字信号，供显示屏显示。
在编写完代码后，我们需要将它们烧录到集成电路芯片中。
然后，将电路连接起来，将显示屏与解码器相连。
确保所有电子元件的接触良好，然后通电测试。
如果一切正常，数字钟就会开始工作，并在显示屏上显示出当前的时、分、秒。
在这个实验中，我们学习到了数字电路设计的基本原理和实现过程。
数字钟作为一个常见的例子，展示了数字电路的实际应用。
通过这个实验，我们不仅提高了自己的动手实践能力，还加深了对数字电路的理解。
相信通过这次实验，我们对数字钟的设计代码有了更深入的了解，也能够在今后的实践中运用这些知识。
12小时数字钟电路设计
沈阳航空航天大学课程设计报告课程设计名称：计算机组成原理课程设计课程设计题目：12小时数字钟电路设计与实现院（系）：计算机学院专业：计算机科学与技术班级：34010104学号：*************姓名：指导教师：***完成日期：2016 年 1月 13 日沈阳航空航天大学课程设计报告目录第1章总体设计方案 (2)1.1设计原理 (2)1.2设计思路 (2)1.3设计环境 (2)第2章详细设计方案 (2)2.1算法与程序的设计与实现 (3)2.2流程图的设计与实现 (4)第3章程序调试与结果测试 (7)3.1程序调试 (7)列举出调试过程中存在的问题 (7)3.2程序测试及结果分析 (7)参考文献 (9)附录（源代码） (10)第1章总体设计方案1.1设计原理通过Verilog语言，编写12小时数字钟电路设计与实现的Verilog程序，一般的做法是底层文件用verilog写代码表示，顶层用写的代码生成的原理图文件链接组成，最后在加上输入输出端口。
采用自上而下的方法，顶层设计采用原理图设计输入的方式。
1.2设计思路1.实时数字钟显示功能，即时、分、秒的正常显示模式，并且在此基础上增加上，下午显示。
2.手动校准。
按动方式键，将电路置于校时状态，则计时电路可用手动方式校准，每按一下校时键，时计数器加1；按动方式键，将电路置于校分状态，以同样方式手动校分。
1.3设计环境（1）硬件环境•伟福COP2000型计算机组成原理实验仪COP2000计算机组成原理实验系统由………•COP2000集成调试软件COP2000集成开发环境是为………….（2）EDA环境•Xilinx foundation f3.1设计软件Xilinx foundation f3.1是Xilinx公司的可编程期间………….第2章详细设计方案2.1 算法与程序的设计与实现（1）秒钟计时器由于秒计数器为60进制计数器，所以以秒计数器作为示例说明其编程思想。
数字时钟教学教案
数字时钟教学教案一、教学内容数字时钟教学是小学数学中较为基础的教学内容，主要包括数字时钟、12小时制、24小时制等概念。
二、教学目标1、掌握数字时钟读数方法，理解12小时制和24小时制的概念。
2、培养学生观察、分析数字时钟读数的能力与思维，并提高数学素养。
3、在教学过程中注重启发式的教学方式，激发学生学习兴趣，培养对数字时钟知识的自主学习能力。
三、教学重难点1、数字时钟、12小时制和24小时制的概念及读数方法。
2、学生对数字时钟的观察能力和计算能力。
四、教学过程1、导入（1）回想过去的生活，手表是我们生活中十分重要的物品，也是人类文明的重要标志。
有哪些不同种类的表？其中有没有我们听到最多，看到最多的一种表呢？（提示：数字时钟）（2）让学生观察一下教室里有哪些数字时钟，有的显示12小时制时间，有的显示24小时制时间。
请分辨一下两者的区别。
2、呈现（1）在教师讲解的过程中，以数字时钟为载体，以图片、视频等形式展现学生熟悉的数字时钟，比如班级的墙壁上挂的数字钟等。
让学生观察、思考，了解钟表是如何表示时间的，明确12小时制和24小时制概念。
（2）分别示范12小时制和24小时制时间的读法，并让学生在心中模拟示例，完成学习笔记。
3、讲解（1）讲解12小时制和24小时制的概念及读法。
（2）提示各种数字时钟的读法，比如时针和分针的角度、指针朝向等。
（3）通过丰富的例子演示和讲解，让学生更好地理解和掌握读数方法。
4、练习（1）导入练习，通过一些例题，让学生进一步熟悉数字时钟读数方法，夯实学生基础。
（2）分级练习，让学生进行分级读数的练习，比如对于2个数字时钟，分别让学生读出它们的时间后，再让其计算这两个时间之间的差距。
（3）巩固练习，通过生活中的场景，让学生逐渐熟悉怎样利用数字时钟计算和表示时间。
5、拓展（1）对于那些适应得快的学生，通过拓展数字时钟的概念，比如日期计算、倒计时等，以及网络、手表等不同形式的数字时钟读数方法，让学生了解更多数字时钟的知识。
数字钟表设置教案设计
数字钟表设置教案设计。
一、教学目标1.了解数字钟表的构造和读法，会分辨数字钟表指针的不同。
2.能够准确地读取数字钟表所示时间，并对时间进行简单的加减运算。
3.能够在日常生活中运用所学知识，合理安排时间。
二、教学内容1.数字钟表的构造和读法数字钟表通常由几个部分组成：时针、分针、秒针、主体和显示屏。
教师可以给学生展示一下数字钟表的构造，并让学生从中找到不同的指针并分辨时、分、秒针的不同。
2.数字钟表时间的读法数字钟表所示时间通常有12小时制和24小时制两种，教师可以让学生体验一下这两种时间的读法，并且让学生操作实践，如调整自己的闹钟时可以深刻体会到数字钟表的时间读法。
3.小学数学加减运算让学生通过数字钟表进行简单的加减运算，如当前是8:15，学生可以计算得出30分钟后、1小时以后、1小时30分钟以后分别是什么时间，从而更好地掌握数字钟表知识。
三、教学方法1.以实物展示为主，以操作实践为辅，搭配图解和纸上练习。
2.以游戏方式进行教学，如猜时间、拍照挑战等活动，让学生在玩乐中学习。
3.分组竞赛、互动讨论等方式进行教学，以让学生在小组中合作解决问题，增强互动性。
四、教学流程设计1.引入：介绍数字钟表及其功能，并引导学生想一想它是如何制造和使用的。
2.讲解数字钟表的构造和读法：展示数字钟表不同的指针并让学生从中分辨，进一步介绍数字钟表的构造，再通过实际操作让学生读取时间。
3.进行小学数学加减运算：让学生练习数字钟表的加减运算并检查练习效果。
4.进行小游戏：根据所学内容进行小游戏，如数字钟表猜时间、数字钟表拍照挑战等，以提升学生的兴趣和能动性。
5.作业布置：布置课后作业，要求学生根据所学知识制作一个数字钟表，并在平时生活中合理使用这个钟表。
五、教学评价方法1.实际操作测试，测试学生读取数字钟表的准确性。
2.问题解决能力测试，测试学生能否运用所学知识解决数字钟表问题。
3.让学生写学习心得，反思自己的学习过程和结果，以激发学生的学习积极性。
数电课程设计报告数字钟的设计
数电课程设计报告第一章设计背景与要求设计要求第二章系统概述设计思想与方案选择各功能块的组成工作原理第三章单元电路设计与分析各单元电路的选择设计及工作原理分析第四章电路的组构与调试遇到的主要问题现象记录及原因分析解决措施及效果功能的测试方法,步骤,记录的数据第五章结束语对设计题目的结论性意见及进一步改进的意向说明总结设计的收获与体会附图电路总图及各个模块详图参考文献第一章设计背景与要求一．设计背景与要求在公共场所,例如车站、码头,准确的时间显得特别重要,否则很有可能给外出办事即旅行袋来麻烦;数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确度和直观性,且无机械装置,具有更长的使用寿命,因此得到了广泛的使用;数字钟是一种典型的数字电路,包括了组合逻辑电路和时序电路;设计一个简易数字钟,具有整点报时和校时功能;1以四位LED数码管显示时、分,时为二十四进制;2时、分显示数字之间以小数点间隔,小数点以1Hz频率、50%占空比的亮、灭规律表示秒计时;3整点报时采用蜂鸣器实现;每当整点前控制蜂鸣器以低频鸣响4次,响1s、停1s,直到整点前一秒以高频响1s,整点时结束;4才用两个按键分别控制“校时”或“校分”;按下校时键时,是显示值以0~23循环变化；按下“校分”键时,分显示值以0~59循环变化,但时显示值不能变化;二．设计要求电子技术是一门实践性很强的课程,加强工程训练,特别是技能的培养,对于培养学生的素质和能力具有十分重要的作用;在电子信息类本科教学中,课程设计是一个重要的实践环节,它包括选择课题、电子电路设计、组装、调试和编写总结报告等实践内容;通过本次简易数字钟的设计,初步掌握电子线路的设计、组装及调试方法;即根据设计要求,查阅文献资料,收集、分析类似电路的性能,并通过组装调试等实践活动,使电路达到性能要求;第二章系统概述设计思想与方案选择方案一 ,利用数字电路中学习的六十进制和二十四进制计数器和三八译码器来实现数字中的时间显示;方案二,利用AT89S51单片机和74HC573八位锁存器以及利用C语言对AT89S51进行编程来实现数字钟的时间显示;由于方案一通过数电的学习我们都比较熟悉,而方案二比较复杂,涉及到比较多我们没学过的内容,所以选择方案一来实施;简易数字钟电路主体部分是三个计数器,秒、分计数器采用六十进制计数器,而时计数器采用二十四进制计数器,其中分、时计数器的计数脉冲由校正按键控制选择秒、分计数器的溢出信号或校正10Hz计数信号;计数器的输出通过七段译码后显示,同时通过数值判断电路控制蜂鸣器报时;各功能块的组成分频模块,60进制计数器模块,24进制计数器模块,4位显示译码模块,正点报时电路模块,脉冲按键消抖动处理模块工作原理一．简易数字钟的基本工作原理是对1Hz标准频率秒脉冲进行计数;当秒脉冲个数累计满60后产生一个分计数脉冲,而分计数脉冲累计满60后产生一个时计数脉冲,电路主要由3个计数器构成,秒计数和分计数为六十进制,时计数为二十四进制;将FPGA开发装置上的基准时钟OSC作为输入信号通过设计好的分频器分成1Hz~10MHz8个10倍频脉冲信号;1Hz的脉冲作为秒计数器的输入,这样实现了一个基本的计时装置;通过4位显示译码模块,可以显示出时间;时间的显示范围为00时00分~23时59分;二．当需要调整时间时,可使用数字钟的时校正和分校正进行调整,数字钟中时、分计数器都有两个计数脉冲信号源,正常工作状态时分别为时脉冲和分脉冲；校正状态时都为5~10Hz的校正脉冲;这两种状态的切换由脉冲按键控制选择器的S 端来实现;为了更准确的设定时间,需要对脉冲按键进消抖动处理;三．电路在整点前10 秒钟内开始控制蜂鸣器报时,可采用数字比较器或逻辑门判断分、秒计数器的状态码值,以不同频率的脉冲控制蜂鸣器的鸣响;第三章单元电路设计与分析各单元电路的选择1分频模块,设计一个8级倍率为10 的分频电路,输出频率分别为1Hz 、10Hz、100 Hz、1k Hz、10k Hz、100k Hz、1 MHz、10MHz8组占空比为50%的脉冲信号;260进制计数器模块,采用两片74161级联;324进制计数器模块,采用两片74161级联;44位显示译码模块,由分频器,计数器,数据选择器,七段显示译码,3-8线译码器构成一个4位LED数码显示动态扫描控制电路;其中4位计数器用74161,数据选择器用74153,七段显示译码器部分采用AHDL硬件描述语言设计;5正点报时电路模块,该模块采用与门和数据选择器74153构成6脉冲按键消抖动处理模块,采用D触发器实现消抖动,从而能够比较精确地设定时间;设计及工作原理分析1分频模块要输出8级频率差为10倍的分频电路,可采用十进制计数器级联实现;集成十进制计数器的类型很多,比较常用的有74160、74162、74190、74192和7490等;这里采用7490来实现分频,7490是二-五-十进制加计数器,片上有一个二进制计数器和一个异步五进制计数器;QA是二进制加计数器的输出,QB、QC、QD是五进制加计数器的输出,位序从告到低依次为D,C,B;该分频器一共用到7片7490,初始信号输入到第一片7490的CLKB 端口,QD输出端连接到CLKA端,作为输入,从QA引出1MHz的output端口,并引线到第二片7490的CLKB端口,依此类推,直到第七片7490连接完成如附图所示;每片7490相当于一个五进制计数器和一个二进制计数器级联实现了十进制加计数,从而实现分频;分频模块图如图所示分频模块内部结构图如下图所示260进制计数器模块采用两片74161级联,如图,下面一片74161做成十进制的,初始脉冲从CLK输入,ENT和ＥＮＰ都接高电平,而QD与QA用作为与非门的两个输入,与非门输出分别连接到自身的LDN端与上面一片74161的CLK端；上面一片74161的QC和QA端作为与非门的两个输入通过输出连接到自身的LDN,ENT 和ENP接高电平;下面一片实现从0000到1001即0~9十个状态码的计数,当下面一片为1001状态时,自身的LDN为低电平,此时QD,QC,QB,QA的状态恢复到0000,即从0开始从新计数,而上面一片74161的CLK电平改变,上面一片74161开始计数为0001,实现从0000~到0101即0到5六个状态码的计数,当上面一片状态为0101时,LDN为低电平,此时计数器为0000;这样子通过两片74161就实现了一个六十进制计数器;下图为六十进制计数器模块的示意图由六十进制计数模块构成的秒分计数如下图,下面那块六十进制技术模块表示为妙,上面那块六十进制计数模块表示为分;当妙计数模块的状态为0101 1001时,向分计数模块进位, 即通过74153M的输入C1,此时74153M输出接到分计数模块的输入端 ,通过74153M作为选择器,实现进位控制;324进制计数器模块采用两片74161级联,如图,下面一片74161做成十进制的,初始脉冲从CLK输入,ENT和ＥＮＰ都接高电平,而QD与QA用作为与非门的两个输入分别连接到自身的LDN端与上面一片74161的CLK端；上面一片74161的QB非门的一个输入通过输出连接到自身的LDN,ENT 和ENP接高电平,并且上面74161的QB端和下面一块74161的QC端通过与非门输出接到两片74161的清零端CLRN;下面一片实现从0000到1001即0~9十个状态码的计数,当下面一片为1001状态时,自身的LDN为低电平,此时QD,QC,QB,QA的状态恢复到0000,即从0开始从新计数,而上面一片74161的CLK电平改变,上面一片74161开始计数为0001,实现从0000~到0010即0到2三个状态码的计数,当上面一片状态为0010即2时,下面一片状态为0100即4时,两块74161的CLRN为低电平,此时两块74161的状态都为0000,即实现了23时过后显示00时;这样子通过两片74161就实现了一个24进制计数器;下图为24进制计数器模块示意图由二十四进制计数模块构成的时计数模块如图,下面那块六十进制技术模块表示为分,上面那块24进制计数模块表示为时;当分计数模块的状态为0101 1001时,向时计数模块进位, 即通过74153M的输入C1,此时74153M输出接到时计数模块的输入端 ,通过74153M作为选择器,实现进位控制;二十四进制计数模块构成的时计数模块44位显示译码模块由分频器,计数器,数据选择器,七段显示译码,3-8线译码器构成一个4位LED数码显示动态扫描控制电路;4位计数器由74161构成;如下图所示74161构成的4位计数器数据选择器采用两片74153 和一片74153M两片74153实现连在一起实现对四个数字的选择,而一片74153M实现对小数点的选择;如下图所示74153M构成的数据选择器两片74153构成的数据选择器七段显示译码器部分采用AHDL硬件描述语言设计,语句如下：subdesign ymqdata_in3..0 :input;a,b,c,d,e,f,g :output;begintabledata_in3..0 =>a,b,c,d,e,f,g;b"0000" =>1,1,1,1,1,1,0;b"0001" =>0,1,1,0,0,0,0;b"0010" =>1,1,0,1,1,0,1;b"0011" =>1,1,1,1,0,0,1;b"0100" =>0,1,1,0,0,1,1;b"0101" =>1,0,1,1,0,1,1;b"0110" =>0,0,1,1,1,1,1;b"0111" =>1,1,1,0,0,0,0;b"1000" =>1,1,1,1,1,1,1;b"1001" =>1,1,1,0,0,1,1;b"1010" =>1,1,1,0,1,1,1;b"1011" =>0,0,1,1,1,1,1;b"1100" =>1,0,0,0,1,1,0;b"1101" =>0,1,1,1,1,0,1;b"1110" =>1,0,0,1,1,1,1;b"1111" =>1,0,0,0,1,1,1;end table;end;整个四位显示译码模块如图所示5正点报时电路模块该模块采用与门和数据选择器74153构成,如下图所示;7个输入端口的与门控制A,当时间在59分51s,53s,55s,57s,59s的时候,A为高电平1,当秒的个位数为9时,B为高电平1,A为1,B为0时,输出C1低频率信号,A为1,B为1时输出C3高频率信号,实现整点的不同频率的报时电路;整点报时电路模块6脉冲按键消抖动处理模块采用D触发器实现消抖动,从而能够精确地设定时间;校正状态为5HZ的校正脉冲,分频器输出的10HZ通过T触发器得到5HZ的校正脉冲;如图脉冲按键消抖动处理模块通过T触发器得到的5HZ校正脉冲第四章电路的组构与调试遇到的主要问题1在用74161做二十四进制计数器时,没有深入考虑,打算采用第一片六进制,第二片四进制级联而成,结果出现问题;2时、分调整按键没有安装消抖动装置;3在设置简易数字钟的分时,时计数器也会进;现象记录及原因分析1虽然也能够计数实现二十四进制,但是不能与七段显示译码器配合使用,不能显示直观的数值,这样给用户带来不便;2在下载调试的时候,我要进行时分调整,但是有时按一下子脉冲键会进两个数值,这样子给时分的设置带来了麻烦,原因是按键没有采用消抖动装置;3在调试的时候,打算通过按键调整分,但是发现时计数器也会进位,这就不符合要求了,原因是调整分时,各计数器都按正常状况在计数,所以会按正常情况产生进位;解决措施及效果1仍然采用两片74161,第一片可以从0~9,第二片只能从0~2,而且当第二片为2的时候,第一片到4的话就都清零复位,这样不仅实现了二十四进制计数器,而且能与七段显示译码器配合使用,直观的显示数字;2在脉冲控制按键上加上了D触发器,这样子可以达到消抖动的效果;3加上选择器,把两路信号分开,当调整分的时候,不对时计数器产生进位,这样子就不会产生十进位了,解决了这个问题;功能的测试方法、步骤,记录的数据1简易数字钟的测试,将电路图连好后,分析与综合,仿真,编译,下载到仪器上,表示秒的小数点按1Hz,占空比50%跳动,分从0~59计数,分过了59后,向时计数器进1;2整点点报时功能的测试,到了整点,即59分51s,53s,55s,57s时蜂鸣器低频率间断性鸣响,59分59秒时,蜂鸣器高频率鸣响一次;3时、分调整功能的测试,按分调整键,分按一定的频率逐次加一,但是时显示不变；按时调整键,时按一定的频率逐次加一,但是分显示不变;第五章结束语对设计题目的结论性意见及进一步改进的意向说明简易数字钟的设计中,主要运用了分频器,六十进制计数器,二十四进制计数器,动态扫描显示电路,选择器,按键消抖以及门电路等数字电路方面的知识;可以在简易数字钟的基础上加上24小时和12小时转换功能,秒表功能,闹钟功能,这样更能满足人们的使用需求;总结设计的收获与体会简易数字钟的设计及实验当中,我坚持了下来,上学期的数电我学的并不好,而且对软件应用的接受能力不强,刚开始的时候做的很慢,看到别人都做好了,心里比较着急,于是,我找出了数电课本,复习所涉及的知识点,并练习所学软件,终于有了进步,可以更上同学们的进度,但数字钟的设计一直困扰我,看到别人拓展功能都做好了,自己基本的都还没做好,心里很急;在设计的过程中,碰到了很多的困难,遇到了很多问题,不断地思考与尝试,以及向同学和老师请教,但还是没能完全设计好,以后有时间还得多去实验室尝试,争取做好一些拓展功能;通过这次设计,对上学期学习的数字电路的相关知识得到了复习和巩固,也查阅了一些相关的资料,也加深了我对数字电路应用的理解,总之这次的电子技术课程设计受益匪浅;参考文献：基于FPGA的数字电路系统设计西安电子科技大学出版社数字电子技术基础电子工业出版社数字电路与逻辑设计实验及应用人民邮电出版社附图1.分频模块分频器仿真波形下图为分频器线路图2.60进制计数器模块60进制计数器仿真波形3.24进制计数器模块24进制计数器仿真波形4. 4位显示译码模块七段显示译码器模块七段显示译码器部分采用AHDL硬件描述语言设计,语句如下：subdesign ymqdata_in3..0 :input;a,b,c,d,e,f,g :output;begintabledata_in3..0 =>a,b,c,d,e,f,g;b"0000" =>1,1,1,1,1,1,0;b"0001" =>0,1,1,0,0,0,0;b"0010" =>1,1,0,1,1,0,1;b"0011" =>1,1,1,1,0,0,1;b"0100" =>0,1,1,0,0,1,1;b"0101" =>1,0,1,1,0,1,1;b"0110" =>0,0,1,1,1,1,1;b"0111" =>1,1,1,0,0,0,0;b"1000" =>1,1,1,1,1,1,1;b"1001" =>1,1,1,0,0,1,1;b"1010" =>1,1,1,0,1,1,1;b"1011" =>0,0,1,1,1,1,1;b"1100" =>1,0,0,0,1,1,0;b"1101" =>0,1,1,1,1,0,1;b"1110" =>1,0,0,1,1,1,1;b"1111" =>1,0,0,0,1,1,1;end table;end;整个4位显示译码模块四位显示译码模块。
十二小时电子钟课设报告
课程设计说明书课程设计名称：数字逻辑课程设计题目：十二小时电子钟学院名称：信息工程学院专业：电子信息工程班级：130414学号：13041432姓名：何贵涵评分：教师：邓洪峰、陶秋香20 15 年9月14日数字逻辑课程设计任务书20 15－20 16学年第一学期第1周－4周注：1、此表一组一表二份，课程设计小组组长一份；任课教师授课时自带一份备查。
2、课程设计结束后与“课程设计小结”、“学生成绩单”一并交院教务存档。
摘要这个设计主要以数字电路的基础理论、低频电子线路为指导，采用中、小规模的集成器LM555、CD4060、74LS161和LS248设计而成。
该电路采用模块设计、分模块安装调试等方法设计而成，所选用的器件主要是中小规模的集成芯片，本产品由于采用多片74LS系列的集成芯片组成，生产成本低等原因使这个产品设计既容易实现，又不会浪费太多成本。
产品由石英晶体振荡器产生频率可以调节的时钟脉冲信号，经十五分频得到秒信号秒冲作为数字钟计数器的时钟信号，当到达整点前一秒时，电路通过一个蜂鸣器准时报时。
这个电路还可以通过手动，即过拨动开关来选择是否进行实践校准。
关键词：电子钟、分频、计数、驱动目录前言 (6)第1章电路初步设计 (6)1.1 设计内容以及要求 (6)1.2 系统框图 (6)1.3设计方案 (7)1.4 设计过程 (8)第2章电路详参设计 (8)2.1 晶体振荡器电路 (8)2.2 分频器电路 (9)2.3 时间计数器电路 (10)2.4 译码驱动电路 (12)2.5 数码管 (13)2.6 整点报时电路及倒计时功能 (16)第3章测试及调试 (18)3.1 晶体振荡器电路的测试和调试 (18)3.2 分频器电路的测试和调试 (18)3.3 时间计数器电路的测试和调试 (19)3.4 译码驱动电路的测试和调试 (19)3.5 整点报时电路的测试和调试 (19)结论 (19)参考文献 (20)附录 (20)附录 I 总电路图 (21)附录II 电路图PCB (22)附录III 实物图 (25)附录 IV 元器清单 (26)前言基于十二小时电子钟在日常生活中的应用，能够了解生活中一些电子产品的工作原理以及其制作过程，以便能更好的了解生活。
数字时钟课程设计报告
一．设计题目数字时钟仿真设计二．设计目的和要球1）目的掌握数字时钟的工作原理和设计方法，学会用Multisim10软件操作实验内容，掌握设计性试验的实验方法。
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的应用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。
而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。
且由于数字钟包括组合逻辑电路和时序电路。
通过它可以进一步学习和掌握各种组合逻辑电路与时序电路的原理和方法。
2）要求（1）设计一个具有时、分、秒的十进制数字显示的计时器。
（2）具有手动校时、校分的功能。
（3）通过开关能实现小时的十二进制和二十四进制转换。
（4）具有整点报时的功能，应该是每个整点完成相应点数的报时，如3点钟响3声。
三．设计原理1）总体方案设计数字时钟由振荡器、分频器、计数器、译码现实、报时等电路组成。
其中，振荡器和分频器组成标准信号发生器，直接决定计时系统的精度。
由不同进制的计数器、译码器和显示器组成计时系统。
将标准秒信号送入采用六十进制的“秒计数器”，每累计60s就发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用六十进制计数器，每累计60min，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用二十四进制或十二进制计时器，可实现对一天24h 或12h 的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态通过六位七段译码器显示器显示出来，可进行整点报时，计时出现误差时，可以用校时电路校时、校分。
数字时钟的原理框图如图1所示。
2）单元电路设计1.秒脉冲产生电路秒脉冲产生电路用一个1Hz 的秒脉冲时钟信号源代替。
(VHDL实验报告)模值12计数器、分频器的设计
电子科技大学成都学院学院指导教师模值12计数器，分频器设计二、实验目的1、了解二进制计数器的工作原理。
2、时钟在编程过程中的作用。
3、学习数控分频器的设计、分析和测试方法。
4、了解和掌握分频电路实现的方法。
5、掌握EDA技术的层次化设计方法。
三、实验原理（1）二进制计数器中应用最多、功能最全的计数器之一，含异步清零和同步使能的加法计数器的具体工作过程如下：在时钟上升沿的情况下，检测使能端是否允许计数，如果允许计数（定义使能端高电平有效）则开始计数，否则一直检测使能端信号。
在计数过程中再检测复位信号是否有效（低电平有效），当复位信号起作用时，使计数值清零，继续进行检测和计数。
其工作时序如下图所示：（2）数控分频器的功能就是当输入端给定不同的输入数据时，将对输入的时钟信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器来设计完成的，方法是将计数溢出位与预置数加载输入信号相接得到。
（1）“模值12计数器的设计”的实验要求完成的任务是在时钟信号的作用下，通过使能端和复位信号来完成加法计数器的计数。
实验中时钟信号使用数字时钟源模块的1HZ信号，用一位拨动开关K1表示使能端信号，用复位开关S1表示复位信号，用LED模块的LED1～LED4来表示计数的二进制结果。
实验L ED 亮表示对应的位为‘1’，LED灭表示对应的位为‘0’。
通过输入不同的值模拟计数器的工作时序，观察计数的结果。
实验箱中的拨动开关、与FPGA 的接口电路，LED 灯与FPGA 的接口电路以及拨动开关、LED 与F PGA 的管脚连接在实验一中都做了详细说明，这里不在赘述。
数字时钟信号模块的电路原理如下图所示，其时钟输出与F PGA 的管脚连接表如下图所示：信号名称对应FPGA 管脚名说明DIGITAL-CLK C13 数字时钟信号送至FPGA 的C13按键开关模块的电路原理如下图所示：按键开关的输出与F PGA 的管脚连接表如下图所示：五、实验步骤（一）模值12计数器的设计1、建立工程文件1）运行QUARTUSII 软件。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验12 数字时钟的设计
12.1 预习内容
1、熟悉基于ISE软件的VHDL语言设计流程；
2、复习数字电路中多位共阴极扫描显示数码管的驱动及编码方法；
3、熟悉计数器的设计原理和方法；
4、熟悉VHDL语言中的层次化设计方法；
12.2 实验目的
1、使用VHDL语言和层次化的设计方法设计一个数字钟具有时、分、秒计数显示功能，以24小时循环计时。
该数字钟具有归零、调节小时、分钟功能。
2、下载设计到FPGA芯片内，并在七段数码管上进行显示验证；
3、学习调试FPGA及相关硬件的手段和方法；
12.3 实验环境
1、PC机一台；
2、Xilinx的ISE软件一套；
3、主芯片为Xilinx公司Spartan3系列的XC3S400PQ208-4的EDA实验箱；
12.4 实验原理
12.4.1 设计结构
如图12.1所示，给出了该设计的原理结构图。
图12.1 数字钟的设计原理图
图12.1给出了该数字钟的结构图。
从图中可以看到，数字钟由下面的信号组成：
输入信号包括：复位信号（reset）；时钟输入信号（clk）；小时递增信号（hour_inc）；小时递减信号(hour_dec)；分钟递增信号（min_inc）；分钟递减信号（min_dec）。
输出信号包括：LED选择信号（sel）；LED码显示控制信号(segment)。
12.4.2 模块功能
该设计由以下几个模块组成，下面对这些模块及其功能进行描述。
1、按键处理模块
由于VHDL语言的规则，将按键的处理和定时模块设计在一起。
为了描述清楚，将对按键的处理进行说明。
在该设计中，采用异步复位电路方式。
当复位信号低有效时，计数器停止计数，时、分、秒清零。
2、定时时钟模块
定时时钟模块其作用就是将外部提供的1MHz的时钟，通过分频器后向模块内的定时计数模块提供1Hz的定时计数时钟。
在设计定时时钟模块时，采用同步计数电路。
3、扫描时钟模块
扫描时钟模块的作用就是通过对1MHz的分频处理后，向显示控制模块提供合适的显示扫描时钟，该时钟必须经过合理的设计，才能保证7段数码显示的稳定。
在设计扫描时钟模块时，采用同步计数电路。
4、定时计数模块
定时计数模块是该设计中最重要的一部分，在设计该模块时，为了便于后续显示控制模块的设计，将时、分、秒进行分离，即小时分成了小时的十位和个位分别处理，分钟分成了分钟的十位和个位分别处理。
秒分成了秒的十位和个位分别处理。
在该设计中，采用24小时计数模式。
例如：13：28：57。
13为小时的表示，1为小时的十位，3为小时的个位；28为分钟的表示，2为分钟的十位，8为分钟的个位；57为秒的表示，5为秒的十位，7为秒的个位。
秒的个位计数从0-9，即十进制计数。
当秒的个位计数到9后，准备向秒的十位进位。
秒的十位计数从0-5，即六进制计数。
当秒的十位计数到5后，准备向分的个位进位。
分钟的个位计数从0-9，即十进制计数。
当分钟的个位计数到9后，准备向分钟的十位进位。
分钟的十位计数从0-5，即六进制计数。
当分钟的十位计数到5后，准备向小时的个位进位。
对于小时的处理比较复杂，小时的十位和个位之间存在下面的关系：
当小时的十位为0或1时，小时的个位可以计数范围为0-9，即十进制计数；当小时的十位为2时，小时的各位可以计数的范围为0-3，即四进制计数；
5、显示控制模块
显示控制模块主要作用是在7段数码管上正确的显示0-9的数字。
sel三位LED选择线和3-8译码器相连；
12.5实验步骤
1、采用VHDL语言和层次化模块化的设计方法，按照前面给出了模块结构和接口信号定义，完成数字钟的VHDL语言设计。
2、完成FPGA芯片和输入时钟、相关按键和7段数码管之间的连线，并检查连接是否正确，需要注意的是，FPGA和外设之间的连线必须和设计文件中的用户约束文件一致。
3、检查正确后，打开实验箱和FPGA核心板的电源开关。
4、下载程序到FPGA芯片内，通过7段数码管和按键操作，验证设计是否正确，如果不正确，则需要修改VHDL设计文件，并检查硬件连接是否正确；
5、重复以上步骤，直到设计符合要求为止。
12.6实验报告
1、给出设计的完整文件和综合结果，并对设计文件进行说明；
2、给出调试硬件系统的过程；
3、写出调试系统中遇到的问题和解决方法；。