实验三 CMOS与非或非门版图实验报告
与非门的测试实验报告
与非门的测试实验报告
《与非门的测试实验报告》
在现代科技领域，与非门是一种重要的逻辑门电路，用于处理数字信号。
为了
验证其性能和稳定性，我们进行了一系列的测试实验，并得出了以下报告。
首先，我们对与非门进行了基本的输入输出测试。
通过输入不同的数字信号，
我们观察到与非门能够正确地输出相应的逻辑结果，验证了其基本的逻辑功能。
接着，我们对与非门进行了稳定性测试。
在不同的温度和湿度环境下，我们观
察到与非门的性能并未受到影响，稳定地输出正确的逻辑结果，表明其具有良
好的稳定性和可靠性。
此外，我们还对与非门进行了电压和电流测试。
通过改变输入电压和电流的大小，我们观察到与非门能够在不同的电压和电流条件下正常工作，表明其具有
较好的电压和电流适应性。
最后，我们对与非门进行了长时间运行测试。
在连续工作数小时后，我们观察
到与非门仍然能够保持稳定的性能，未出现逻辑错误或其他异常情况，表明其
具有较好的耐用性。
综上所述，通过一系列的测试实验，我们验证了与非门具有良好的逻辑功能、
稳定性、电压和电流适应性，以及耐用性。
这些测试结果为与非门在数字电路
和计算机领域的应用提供了有力的支持，也为其进一步的研发和改进提供了重
要的参考。
版图实验报告
版图实验报告姓名：xxxxx学号：xxxxxxx专业：xxx题目:针对IO的缓冲器版图设计参考课程教学中互连部分的有关讲解，根据下图所示，假设输出负载为5PF，单位宽长比的PMOS等效电阻为31KΩ，单位宽长比的NMOS等效电阻为13KΩ；假设栅极和漏极单位面积（um2）电容值为1fF，假设输入信号IN、EN为理想阶跃信号。
与非门、或非门可直接调用LEDIT标准单元库，在此基础上，设计完成输出缓冲部分，要求从输入IN到OUT的传播延迟时间尽量短，可满足30MHz时钟频率对信号传输速度的要求（T=2T P）。
要求：实验报告要涵盖分析计算过程，Out常用于IO的三态缓冲器题目分析：由于与非门、或非门可直接调用LEDIT标准单元库，所以本设计的关键在于后级反相器的设计上（通过调整反相器版图的宽长比等），以满足题目对电路延时的要求。
设计思路分析可知：由于输入信号IN和是理想的阶跃信号，所以输入的延时影响不用考虑。
所以计算的重点在与非门和或非门的延时，以及输出级的延时。
对于与非门，或非门的延时，由于调用的是标准单元，所以它的延时通过提取标准单元的尺寸进行估算，输出级的尺寸则根据延时的要求进行设计。
计算过程：（1）全局延时要求：30MHz 的信号的周期为，T=33ns ；全局延时T p 的取值要求，T p <21T=16.7ns ； （2）标准单元延时的计算：所用到的标准单元如图所示：与非门的和或非门的晶体管的尺寸为，L=2um ，W=28um ，漏极的长度为 L D =6um 。
其pmos 和nmos 采用的是等尺寸的管子。
Pmos 导通电阻Rp=31k Ω/（228）=2.3k Ω Nmos 导通电阻Rn=13k Ω/（228）=0.93k Ω 栅极的寄生电容为C=F f 1282⨯⨯=56fF漏极的寄生电容为C=F f 1286⨯⨯=168fF 我们需要计算上下拉网络的延迟时间，以找到最坏路径的延时，从而确定这一级的延时。
与非门、或非门和异或门的版图设计
实验四：与非门和或非门的版图设计、异或门的后仿真一、实验目的1、使用virtuoso layout XL工具创建或非门（NOR）和与非门（NAND）的电路原理图和版图；2、利用已创建好的或非门、与非门和反相器设计异或门（XOR）的电路原理图；3、对异或门提取的参数进行模拟仿真。
二、实验要求1、打印出由或非门、与非门和反相器设计成的异或门的仿真结果；2、打印出异或门的电路原理图和版图。
三、实验工具Virtuoso四、实验内容1、或非门的设计；2、与非门的设计；3、异或门的设计；4、异或门的仿真。
1、或非门的设计step1:创建或非门的电路原理图，其中，NMOS的宽度120nm为PMOS的宽度为480nm.图1 或非门的电路原理图step2:验证或非门是否可以正常工作，即创建SPICE netlist.图2 验证或非门图3验证成功产生的报告step3：创建一个layout view，并选择菜单栏上Tools->Lyaout XL，此时刚刚保存的电路原理图会自动弹出来，接着选择菜单栏上的Connectivity->Updata->Components and Nets,在弹出得对话框中修改参数，修改完成后点击OK，将会出现如下图所示布局。
图4 利用virtuoso XL工具生成的布局step4:参照前面的实验，在矩形边框内画上电源轨道和NWELL，并创建M1_PSUB 和MI_NWELL，将vdd!、gnd!移至电源轨道上，再将其他原件也移至矩形边框内。
对照电路原理图将NMOS、PMOS、电源、地、以及输入输出端口连接起来，在连线时，注意观察电路原理图，确保不会出现短路情况，连接好的版图如下图所示。
图5 连接好的或非门版图step5：对画好的版图进行DRC，成功后验证提取参数并做LVS验证，再生成网表文件。
图6 或非门版图的DRC验证图7 或非门的参数提取视图图8 或非门的LVS验证图9 或非门的网表文件2、与非门的设计与或非门的设计类似，在此不再赘述，直接给出与非门的电路原理图、版图以及DRC、LVS验证。
与非门实验
与非门实验
实验原理：
该放大电路为电阻分压式单管共发射极放大电路。它的偏置电路采用由R1、R2和R2组成基极分压电路，并在发射极中接有R5，以稳定放大器的静态工作点。当在放大器的输入端加入信号Ui后，在放大器的输出端得到一个与Ui相位相反，幅值被放大的输出信号Uo，实现电压放大。
Channel A（图1）
Channel B（图2）
实验结果：
图1（Channel A）
Trace ID
Channel A
Channel B
T1
9.998mv
1.190
T2
-9.998mv
1.062
放Hale Waihona Puke 倍数
基于CMOS的非门异或门电路设计
盐城工学院2015~2016学年第1学期集成电路课程设计报告题目：《基于CMOS的非门异或门电路设计》*名：**学号：02班级：B电科121学院：信息工程学院*师：**目录摘要 (1)Abstract (1)1. 设计要求 (2)2. 设计原理 (2)3. 设计思路 (4)3.1 非门电路 (4)3.2 异或门电路 (5)3.3 时间计划 (6)4. 非门异或门电路设计 (7)4.1 原理图设计 (7)4.2 仿真分析 (8)5. 版图设计 (10)5.1 PMOS管版图设计 (10)5.2 NMOS管版图设计 (13)5.3非门异或门的版图设计 (14)5.4总版图DRC检查 (16)6. 心得体会 (18)7. 课程设计总结 (18)8. 参考文献 (19)附录： (21)1. 非门电路原理图 (21)2. 异或门电路原理图 (21)3. NMOS管版图 (22)4. PMOS管版图 (23)5. 非门电路版图 (23)6. 异或门电路版图 (24)摘要本文从设计到仿真以及后面的版图制作等主要用到了Multisim软件和L-Edit软件等。
设计的题目是基于CMOS的二输入异或门电路，电路设计的思路是使用一个二输入的或非门加一个与或非门来实现二输入异或门的功能，其中电路设计部分用的是Multisim软件，仿真部分主要做的是时序仿真，后面的版图制作用的是L-Edit软件，由于版图制作只使用了一个L-Edit软件，所以版图完成之后只做了一个基本的DRC检查。
关键词：CMOS门电路、或非门、与或非门、异或门AbstractIn this paper,from design to production simulation and the back of the map,mainly use the Multisim software and L-Edit software,etc.Design the topic is based on CMOS two exclusive-orgate,circuit design train of thought is to use a two input nor gate and an and-or-not gate torealize the input exclusive-or the function of the door,the circuit design part with Multisimsoftware,main do is timing simulation,simulation of the back of the map production usingL-Edit software,due to the map making only USES a L - Edit software,so the layout is compled only done a basic DRC check.Keywords:CMOS gate,NOR gate,AND-OR-NOT gate,Exclusive-OR gate1. 设计要求1、要求：用MOS器件设计非门异或门电路。
CMOS三态门的线路图设计与版图设计
三、二选一单元电路的线路图与版图及瞬时分析波形
课程名称 Course
集成电路设计技术 项目名称 Item
CMOS 三态门
的线路图设计与版图设计
目的 Objecti
ve
1、掌握IC 工艺流程，并掌握各层在集成电路制造中的作用
2、学习在L-EDIT 中利用现有版图设计各种组件
3、利用L-EDIT 设计六管三态门layout ，并抽取网表进行T-SPICE 模拟
4、将三态门的线路图与layout 进行比较，完成LVS
内容（方法、步骤、要求或考核标准及所需工具、设备等）
一、 实训设备与工具
1． PVI 计算机一台；
2． Tanner Pro 集成电路设计软件
二、 实训方法、步骤与要求
1．六管三态门线路图设计
（1）进入S-EDIT 程序，打开设计文件mydesign.sdb （2）创建新的设计模块tsl
（3）编辑六管三态门线路图并保存
（4）六管三态门分析模拟
进入T-SPICE 程序
加载包含文件，即引用1.25um 的CMOS 流程组件模型文件“ml2_125.md ”
设定电源电压：Edit Insert Command Voltage Source Constant 设定输入信号：Edit Insert Command Voltage Source Pulse 分析设定：Edit Insert Command Analysis Transient
输出设定：Edit Insert Command Output Transient Results 进行瞬时模拟
观察分析电路的瞬时分析结果。
实验三 基本门电路的逻辑功能测试
实验三基本门电路的逻辑功能测试一、实验目的1、测试与门、或门、非门、与非门、或非门与异或门的逻辑功能。
2、熟悉扩展板与主电路板的连接与使用。
3、了解测试的方法与测试的原理。
二、实验原理实验中用到的基本门电路的符号为：在要测试芯片的输入端用逻辑电平输出单元输入高低电平，然后使用逻辑电平显示单元显示其逻辑功能。
三、实验设备与器件1、数字逻辑电路实验箱。
2、数字逻辑电路实验箱扩展板。
3、双踪示波器，数字万用表。
4、相应74LS系列、CC4000系列或74HC系列芯片若干。
四、实验内容1.测试TTL门电路的逻辑功能：a）测试74LS08（与门）的逻辑功能。
b）测试74LS32（或门）的逻辑功能。
c）测试74LS04（非门）的逻辑功能。
d）测试74LS00（与非门）的逻辑功能。
e）测试74LS02（或非门）的逻辑功能。
f）测试74LS86（异或门）的逻辑功能。
2.测试CMOS门电路的逻辑功能：a）测试CC4081(74HC08)（与门）的逻辑功能。
b）测试CC4071(74HC32)（或门）的逻辑功能。
c）测试CC4069(74HC04)（非门）的逻辑功能。
d）测试CC4011(74HC00)（与非门）的逻辑功能。
e）测试CC4001(74HC02)（或非门）的逻辑功能。
f) 测试CC4030(74HC86)（异或门）的逻辑功能。
五、实验步骤1、将数字逻辑电路实验箱扩展板固定到主电路板上。
2、在扩展板上插上要测试的芯片，注意管脚数数与扩展板上所标数对应。
芯片首先要接电源和地线（在主电路板上留有相应的插孔）。
3、按照芯片的管脚分布图接线（注意高低电平的输入和高低电平的显示）。
4、芯片的管脚分配见附录。
六、实验报告要求1.画好各门电路的真值表表格，将实验结果填写到表中。
2.根据实验结果，写出各逻辑门的逻辑表达式，并判断逻辑门的好坏。
与或非门电路实验报告
本科学生设计性实验报告学号********* 姓名颜洪毅学院信息学院专业、班级计算机科学与技术实验课程名称数字逻辑与数字系统教师及职称王坤开课学期2013 至2014 学年第一学期填报时间2013 年9 月26 日云南师范大学教务处编印实验序号实验一 实验名称 与或非门电路实验时间 2013.09.26 实验室同析3栋217 小组成员1．实验目的1、验证常用TTL 门电路的逻辑功能；2、熟练掌握常用仪器仪表的使用。
2．实验原理、实验流程或装置示意图 （1）、与非门（2）、 或非门（3）、与或非门+5V接开关 V 接LED FAB +5V接开关 V 接LED F A BC D+5V接开关 V 接LED F A BC D（4）、异或门（5）、非门 3．实验设备及材料 （1）、数字电路实验台 1台 （2）、集成电路芯片74LS00（二输入四与非门） 1片 74LS02（二输入四或非门） 1片 74LS51（双2-3输入与或非门） 1片 74LS86（二输入四异或门） 1片 74LS04（六非门） 1片4．实验方法步骤及注意事项 （1）、与非门逻辑功能测试用74LS00二输入四与非门进行实验。
（2）、或非门逻辑功能测试用74LS02二输入四或非门进行实验。
（3）、与或非门逻辑功能测试用74LS51双2-3输入与或非门进行实验。
（4）、异或门逻辑功能测试用74LS86二输入四异或门进行实验。
（5）、非门逻辑功能测试用74LS04六非门进行实验。
5．实验数据处理方法将所得数据列表处理，对比实验结果。
+5V接开关 V 接LED F AB+5V接开关 V接LED FA。