集成电路版图设计报告
本科生课-集成电路版图设计-实验报告
西安邮电大学集成电路版图设计实验报告学号：XXX姓名：XX班级：微电子XX日期：20XX目录实验一、反相器电路的版图验证1)反相器电路2)反相器电路前仿真3)反相器电路版图说明4)反相器电路版图DRC验证5)反相器电路版图LVS验证6)反相器电路版图提取寄生参数7)反相器电路版图后仿真8)小结实验二、电阻负载共源放大器版图验证9)电阻负载共源放大器电路10)电阻负载共源放大器电路前仿真11)电阻负载共源放大器电路版图说明12)电阻负载共源放大器电路版图DRC验证13)电阻负载共源放大器电路版图LVS验证14)电阻负载共源放大器电路版图提取寄生参数15)电阻负载共源放大器电路版图后仿真16)小结实验一、反相器电路的版图验证1、反相器电路反相器电路由一个PMOS、NPOS管，输入输出端、地、电源端和SUB 端构成，其中VDD接PMOS管源端和衬底，地接NMOS管的漏端，输入端接两MOS管栅极，输出端接两MOS管漏端，SUB端单独引出，搭建好的反相器电路如图1所示。
图1 反相器原理图2、反相器电路前仿真通过工具栏的Design-Create Cellview-From Cellview将反相器电路转化为symbol，和schemetic保存在相同的cell中。
然后重新创建一个cell，插入之前创建好的反相器symbol，插入电感、电容、信号源、地等搭建一个前仿真电路，此处最好在输入输出网络上打上text，以便显示波形时方便观察，如图2所示。
图2 前仿真电路图反相器的输入端设置为方波信号，设置合适的高低电平、脉冲周期、上升时间、下降时间，将频率设置为参数变量F，选择瞬态分析，设置变量值为100KHZ，仿真时间为20u，然后进行仿真，如果仿真结果很密集而不清晰可以右键框选图形放大，如图3所示。
图3 前仿真结果3、反相器电路版图说明打开之前搭建好的反相器电路，通过Tools-Design Synthesis-Laout XL新建一个同cell目录下的Laout文件，在原理图上选中两个MOS管后在Laout中选择Create-Pick From Schematic从原理图中调入两个器件的版图模型。
(实习报告)集成电路版图设计的实习报告
（实习报告）集成电路版图设计的实习报告关于在深圳菲特数码技术有限公司成都分公司从事集成电路版图设计的实习报告一、实习单位及岗位简介(一)实习单位的简介深圳菲特数码技术有限公司成立于2005年1月，总部位于深圳高新技术产业园。
深圳市菲特数码技术有限公司成都分公司于2007年10月在成都设立研发中心,位于青羊工业集中发展区B区12栋2楼。
菲特数码技术有限公司员工总人数已超过50人，其中本科以上学历占90%。
菲特公司拥有一支集嵌入式系统、软件技术、集成电路设计于一体的综合研发团队，其核心人员均是来自各个领域的资深专家，拥有多年成功研发经验，已在手持多媒体，车载音响系统，视频监控等多个领域有所斩获。
菲特公司以自有芯片技术为核心原动力，开展自我创新能力，并于2006年申请两项技术专利，且获得国家对自主创新型中小企业扶持的专项资金。
主要项目电波钟芯片设计及方案开发;视频专用芯片设计及监控摄像头方案开发、监控DVR方案开发;车载音响系统方案开发;网络电视、网络电话方案开发。
(二)实习岗位的简介集成电路版图设计是连接设计与制造工厂的桥梁，主要从事芯片物理结构分析、版图编辑、逻辑分析、版图物理验证、联系代工厂、版图自动布局布线、建立后端设计流程等。
版图设计人员必须懂得集成电路设计与制造的流程、原理及相关知识，更要掌握芯片的物理结构分析、版图编辑、逻辑分析、版图物理验证等专业技能。
集成电路版图设计的职业定义为:通过EDA设计工具，进行集成电路后端的版图设计和验证，最终产生送交供集成电路制造用的GDSII数据。
通常由模拟电路设计者进行对模拟电路的设计，生成电路及网表文件，交由版图设计者进行绘制。
版图设计者在绘制过程中需要与模拟电路设计者进行大量的交流及讨论，这关系到电路最终的实现及最终芯片的性能。
这些讨论涉及到电流的走向，大小;需要匹配器件的摆放;模块的摆放与信号流的走向的关系;电路中MOS 管、电阻、电容对精度的要求;易受干扰的电压传输线、高频信号传输线的走线问题。
集成电路版图设计调查报告
关于IC集成电路版图设计的调查报告IC版图设计是指将前端设计产生的门级网表通过EDA设计工具进行布局布线和进行物理验证并最终产生供制造用的GDSII数据的过程，简单来说，是将所设计的电路转化为图形描述格式，即设计工艺中所需要的各种掩模板，而掩模板上的几何图形包括如下几层：n阱、有源区、多晶硅、n+和p+注入、接触孔以及金属层。
一. 版图设计流程集成电路从60年代开始,经历了小规模集成,中规模集成,大规模集成,到目前的超大规模集成。
单个芯片上已经可以制作含几百万个晶体管的一个完整的数字系统或数模混合的电子系统。
在整个设计过程中,版图(layout)设计或者称作物理设计(physical design)是其中重要的一环。
他是把每个原件的电路表示转换成集合表示,同时,元件间连接的线网也被转换成几何连线图形。
概括说来，对于复杂的版图设计,一般分成若干个子步骤进行:1.模块划分。
为了将处理问题的规模缩小,通常把整个电路划分成若干个模块。
版图规划和布局是为了每个模块和整个芯片选择一个好的布图方案。
2.布局布线。
布局图应该和功能框图或者电路图大体一致，然后根据各个模块的面积大小进行调整，接着完成模块间的互连,并进一步优化布线结果。
3.版图压缩。
压缩是布线完成后的优化处理过程，试图进一步减小芯片的占用面积。
4.版图检查。
版图检查主要包括三个部分：1. Design Rules Checker（DR C）。
DRC有识别能力，能够进行复杂的识别工作，在生成最终送交的图形之前进行检查，程序就会按照规则检查文件运行，发现错误时，会在错误的地方做出标记与解释。
2. Electrical Rules Checker（ERC），它是用来检查线路短路，线路开路以及floating结点。
ERC检查短路错误后，会将错误提示局限在最短的连接通路上。
3. Layout Versus Schematic（LVS），LVS比较IC版图和原理图，报告版图连接和原理图的不一致，并进行修改直到版图与电路图完全一致为止。
集成电路设计实验报告
集成电路设计实验报告院别：电信学院专业：电子科学与技术班级：\ 姓名：学号：\ 组序：52实验（一）题目名称：熟悉L-EDIT软件工具成绩：教师签名：批改时间：一、实验目的：学会使用集成电路版图设计L-EDIT软件工具，熟练画电路版图的操作指令和各种快捷命令，并熟悉应用特定工艺库即工艺文件来实现电路。
通过该实验，使学生掌握L-EDIT的设计方法，加深对课程知识的感性认识，增强学生的设计与综合分析能力，为将来成为优秀的后端工程师做准备。
二、实验要求：如将设计好的电路制成实际使用的集成块，就必须利用版图工具将设计的电路采用标准工艺文件转换成可以制造的版图。
然后再将版图提交给集成电路制造厂家（foundry），完成最后的集成块制造，所以画版图的本质就是画电路原理图。
在画版图时，首先要明白工艺文件的含义，每一种工艺文件代表一条工艺线所采用的光刻尺寸，以及前后各个工序等等；其次要懂得所使用的工具步骤及各个菜单及菜单栏的内容，以便熟练使用该软件；最后对所画版图进行验证，确保不发生错误。
此外，还必须了解所使用的版图设计法则，对于不同的工艺尺寸其法则有所不同，这就要求设计者在应用该软件时，必须熟悉相应的设计法则，为完成正确的版图做准备。
该实验原理是画常用的NMOS管，画图时要求熟悉NMOS的工艺过程及设计法则。
三、实验方法：熟悉L-EDIT版图软件工具及工艺库相关内容，熟练该软件工具菜单功能及使用方法。
以PMOS器件为例，在调用相应的工艺文件基础上，画元器件的物理实现版图（如选用几微米的工艺线、设计法则等）,设计完成后运用该软件的设计规则对所画的版图进行DRC验证，并修改不正确的部分，直至设计无错误。
四、实验内容：1.安装L-EDIT仿真软件：先点击Daemon.exe文件，用虚拟光驱将.ISO文件载入，并点击L-EDIT的Setup.exe文件即可。
2.按照Crack方式注册该软件，并运行。
3.以MOSIS提供的morbn20.tdb工艺库为例，从ReadMe中可以了解许多信息：工艺提供制造商、工艺尺寸、设计规则及器件剖面图等。
集成电路版图设计师岗位实习报告
集成电路版图设计师岗位实习报告集成电路版图设计师岗位实习报告部门：实习岗位：集成电路版图设计师姓名：×××指导教师：杜青道完成时间：201×年5月10日本范文适合所有集成电路版图设计师相关岗位实习报告，首页不显示页码，正文部分的标题更改之后，在目录上右键->更新域，就会自动更新目录。
正文内容根据自己需要修改。
目录一、实习目的 (2)二、实习时间 (2)三、实习地点 (2)四、实习单位 (3)五、实习主要内容 (3)六、实习总结 (4)（1）实习体会 (5)（2）实习心得 (6)（3）实习反思 (7)七、致谢 (8)一、实习目的实习目的是，通过集成电路版图设计师相关工作岗位实习使我了解以后再集成电路版图设计师相关工作岗位工作的特点、性质，学习体验集成电路版图设计师相关岗位工作的实际情况，学习与积累工作经验，为以后真正走上集成电路版图设计师相关工作岗位做好岗前准备。
同时通过集成电路版图设计师相关工作岗位的实习，熟悉实际工作过程的运作体系和管理流程，把自己所学集成电路版图设计师工作岗位理论知识应用于实际，锻炼集成电路版图设计师工作岗位业务能力和社会交际实践能力，并在工作中学习集成电路版图设计师相关工作岗位的新知识，对自己所学的知识进行总结并提升，以指导未来在集成电路版图设计师相关工作岗位的学习重点和发展方向。
二、实习时间201×年03月01日～201×年06月15日(修改成自己集成电路版图设计师相关工作岗位实习时间)三、实习地点苏州市经济开发区江南大道(修改成自己集成电路版图设计师工作岗位实习地点)四、实习单位江苏省苏杭教育集团(修改成自己集成电路版图设计师相关工作岗位实习单位)此处可以继续添加具体你集成电路版图设计师工作岗位实习单位的详细介绍五、实习主要内容我很荣幸进入江苏省苏杭教育集团(修改成自己集成电路版图设计师相关工作岗位实习单位)开展集成电路版图设计师岗位实习。
版图实验报告(完美版)
图 1-9 带隙基准源的电路原理图 10、完成电路图后按 X 键检查和保存，无错误后退出；
第４页
11、回到 ic6151 界面，依次选择 File->Export->CDL,弹出 CDL Out 界面，个参数如图 1-10 所பைடு நூலகம்；
第８页
实验二： 带隙基准源电路的版图设计
一、实验目的： 1、熟悉 Linux 系统基本命令并学会使用同时熟练画 layout 的一些快捷方式； 2、掌握半导体集成电路的设计规则； 3、掌握半导体集成电路的布局布线； 4、掌握使用 Cadence Virtuoso 版图编辑软件进行模拟 IC 版图布局设计； 5、掌握如何根据电路图提取网表，从而进行 LVS 检查验证； 6、学会使用 cadence 工具对所画版图进行 DRC 验证，确保版图符合工艺设计规则； 7、学会如何看 DRC 和 LVS，以便对错误进行修改。 二、实验原理和内容： 1、设计规则： （1）同层金属之间的距离是 0.6us （2）不同电位的阱间距是 4us （3）在对差分对和电流镜的匹配时，用的共质心的原则 （4）对于电流镜和差分对这类敏感模块要用 guardring （5）对于电阻要加 dummy 2、原理：Virtuoso Layout Editor 是一种基于 LINUX 系统的 EDA 工具，用于集成电路版图 设计。该工具可以进行 DRC 和 LVS 检查验证，DRC（设计规则检查）即查看所画版图是否符 合工艺设计规则，只有通过 DRC 检查，版图才能在现有工艺条件下实现；LVS（版图和电路 图一致性比较）即查看版图是否和电路图一致，只有通过 LVS 检查，版图才能在电学特性和 电路所要实现的功能上和原电路保持完全一致。本实验利用 Cadence 画出电路原理图，然 后进行检查与验证； 3、内容：首先根据已经知道的电路原理图分析其那些器件需要匹配，将匹配的器件画在一 起，分成若干个版图模块。带隙基准源大致分为：电流镜模块，分压电阻模块，差分对模块 以及剩下的单个电阻； 4、需要用到的快捷键： F2 保存 C 键 复制 F 键 满屏 M 键 移动工具 Shift+M 合并工具 K 键 标尺工具 L 键 标签工具
(实习报告)集成电路版图设计的实习报告
（实习报告）集成电路版图设计的实习报告关于在深圳菲特数码技术有限公司成都分公司从事集成电路版图设计的实习报告一、实习单位及岗位简介(一)实习单位的简介深圳菲特数码技术有限公司成立于2005年1月，总部位于深圳高新技术产业园。
深圳市菲特数码技术有限公司成都分公司于2007年10月在成都设立研发中心,位于青羊工业集中发展区B区12栋2楼。
菲特数码技术有限公司员工总人数已超过50人，其中本科以上学历占90%。
菲特公司拥有一支集嵌入式系统、软件技术、集成电路设计于一体的综合研发团队，其核心人员均是来自各个领域的资深专家，拥有多年成功研发经验，已在手持多媒体，车载音响系统，视频监控等多个领域有所斩获。
菲特公司以自有芯片技术为核心原动力，开展自我创新能力，并于2006年申请两项技术专利，且获得国家对自主创新型中小企业扶持的专项资金。
主要项目电波钟芯片设计及方案开发;视频专用芯片设计及监控摄像头方案开发、监控DVR方案开发;车载音响系统方案开发;网络电视、网络电话方案开发。
(二)实习岗位的简介集成电路版图设计是连接设计与制造工厂的桥梁，主要从事芯片物理结构分析、版图编辑、逻辑分析、版图物理验证、联系代工厂、版图自动布局布线、建立后端设计流程等。
版图设计人员必须懂得集成电路设计与制造的流程、原理及相关知识，更要掌握芯片的物理结构分析、版图编辑、逻辑分析、版图物理验证等专业技能。
集成电路版图设计的职业定义为:通过EDA设计工具，进行集成电路后端的版图设计和验证，最终产生送交供集成电路制造用的GDSII数据。
通常由模拟电路设计者进行对模拟电路的设计，生成电路及网表文件，交由版图设计者进行绘制。
版图设计者在绘制过程中需要与模拟电路设计者进行大量的交流及讨论，这关系到电路最终的实现及最终芯片的性能。
这些讨论涉及到电流的走向，大小;需要匹配器件的摆放;模块的摆放与信号流的走向的关系;电路中MOS 管、电阻、电容对精度的要求;易受干扰的电压传输线、高频信号传输线的走线问题。
福州大学集成电路版图设计实验报告
福州大学物信学院《集成电路版图设计》实验报告姓名：席高照学号：111000833系别：物理与信息工程专业：微电子学年级：2010指导老师：江浩一、实验目的1.掌握版图设计的基本理论。
2.掌握版图设计的常用技巧。
3.掌握定制集成电路的设计方法和流程。
4.熟悉Cadence Virtuoso Layout Edit软件的应用5.学会用Cadence软件设计版图、版图的验证以及后仿真6.熟悉Cadence软件和版图设计流程，减少版图设计过程中出现的错误。
二、实验要求1.根据所提供的反相器电路和CMOS放大器的电路依据版图设计的规则绘制电路的版图，同时注意CMOS查分放大器电路的对称性以及电流密度（通过该电路的电流可能会达到5mA）2.所设计的版图要通过DRC、LVS检测三、有关于版图设计的基础知识首先，设计版图的基础便是电路的基本原理，以及电路的工作特性，硅加工工艺的基础、以及通用版图的设计流程，之后要根据不同的工艺对应不同的设计规则，一般来说通用的版图设计流程为①制定版图规划记住要制定可能会被遗忘的特殊要求清单②设计实现考虑特殊要求及如何布线创建组元并对其进行布局③版图验证执行基于计算机的检查和目视检查，进行校正工作④最终步骤工程核查以及版图核查版图参数提取与后仿真完成这些之后需要特别注意的是寄生参数噪声以及布局等的影响，具体是电路而定，在下面的实验步骤中会体现到这一点。
四、实验步骤I.反相器部分：反相器原理图：反相器的基本原理：CMOS反相器由PMOS和NMOS构成，当输入高电平时，NMOS导通，输出低电平，当输入低电平时，PMOS导通，输出高电平。
注意事项：（1）画成插齿形状，增大了宽长比，可以提高电路速度（2）尽可能使版图面积最小。
面积越小，速度越高，功耗越小。
（3）尽可能减少寄生电容和寄生电阻。
尽可能增加接触孔的数目可以减小接触电阻。
（4）尽可能减少串扰，电荷分享。
做好信号隔离。
反相器的版图：原理图电路设计：整体版图：DRC检测：LVS检测：II.CMOS差分放大器部分：CMOS差分放大器的原理图：在该电路中，M1、M2为有源负载，M3、M4为电流源，M5为电流源器件。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成电路版图设计实验报告
班级：微电子1302班
学号：**********
*****
日期：2016年1月10日
一：实验目的：
熟悉IC设计软件Cadence Layout Editor的使用方法，掌握集成电路原理图设计，原理图仿真以及版图设计的流程方法以及技巧。
二：实验内容
1.Linux常用命令及其经典文本编辑器vi的使用
①：了解Linux操作系统的特点。
②：熟练操作如何登录、退出以及关机。
③：学习Linux常用的软件以及目录命令。
④：熟悉经典编辑器vi的基本常用操作。
2.CMOS反相器的设计和分析
①：进行cmos反相器的原理图设计。
②：进行cmos反相器的原理图仿真。
③：进行cmos反相器的版图设计。
3.CMOS与非门的设计和分析
①：进行cmos与非门的原理图设计。
②：进行cmos与非门的原理图仿真。
③：进行cmos与非门的版图设计
4.CMOS D触发器的设计和分析
①：进行cmosD触发器的原理图设计。
②：进行cmosD触发器的原理图仿真。
③：进行cmosD触发器的版图设计。
5.对以上的学习进行总结
①：总结收获学习到的东西。
②：总结存在的不足之处。
③：展望集成电路版图设计的未来。
三：实验步骤（CMOS反相器）
1.CMOS反相器原理图设计
内容：首先建立自己的Library，建立一个原理图的cell，其次进行原理图通过调用库里面的器件来绘制原理图，然后进行检错及修正，具体操作如下：在Terminal视窗下键入icfb，打开CIW；
Tool→Library Manager；
File→New→Library；
在name栏填上Library名称；
选择Compile a new techfile；
键入～/0.6um.tf；
File→New→Cell view,在cell name键入inv，tool选择schematic，单击OK；
点击Schematic视窗上的指令集Add→Instance，出现Add Instance视窗；
通过Browse analogLib库将要用到的元件添加进来；
快捷键‘W’进行元器件之间的连接；
快捷键‘P’根据input和output进行引脚的添加并连接；
点击各个元器件快捷键‘q’对相关的信息进行标注，如model name，width，length；
Design→Check and Save，若有错误则原理图上相应部分会闪动，选择Check →Find Marker查看错误的原因；
Design→Create cellview→From cellview产生反相器；
点击【@artName】快捷键‘q’出现属性窗口，根据特性改成相应名字；
用add/shape来修饰symbol进行外观的修饰；
查错并保存。
2.CMOS反相器原理图仿真
在schematic view窗口中选择tools→analog environment
点击setup→simulator/Director/Host来选择仿真工具，一般采用默认即可；
点击setup→model path来指定所选的模型；
添加输入端信号；
单击Analysis→Choose选择分析类型以及仿真时间；
添加需要测定的引脚；
生成网表并仿真；
保存仿真文件；
3.CMOS反相器版图设计
首先建立自己的文件夹并导入库文件，运行Cadence
在其中建立自己的工艺库、设计库和版图库，再用自己的库打开画版图的界面。
步骤：PSUB→NWELL→ACTIVE→POLY1→NIMP→PIMP→CONTACT→METAL1
四：实验结果
（见附图）
五．实验心得
设计方法、技巧以及要注意的问题
1、连接电路图时，需要注意节点的处理，不能有两条线同时连到一个节点
上，否则在Check时会提示错误，例如“vdc”的所有“—”极要接地，
就不能把这些连线全部都连接到“gnd”的一个点上，应该把它们全部分
开。
2、同样的，绘制版图时候，对管子的排版要做到心中有数，既不能太分散，
也不能过于紧凑，太分散的话，整个图面看起来就太空旷，太紧凑的话，DRC的时候容易产生太多的白色交叉线，事后调整排版，就又得花费不
必要的时间了。
3、版图绘制的过程中，要尽量避免不同材料之间的交叉重叠，过多的重叠
就太影响美观，当然，避无可避的时候，要灵活的进行排版，注意控制
交叉材料的长度与宽度，总之，我们的版图一定要尽可能漂亮。
总结
掌握cadence的使用，的确花费了我好长的时间，为了这个实验，我仔
仔细细的看了cadence使用手册，但是我发现按照使用手册的操作，有些步骤不能够顺利进行下去，所以我在网上下载了好多关于版图设计的课件、cadence使用介绍，也在实验室学长学姐们的指导下，最终完成了一个很简单的异或门实验。
电路图的连接需要我很仔细很仔细，哪一根线对应哪一个管子，节点之间的处理，不容一点疏忽，同样，版图绘制中，接触孔的设置，相同材料的衔接，接触孔的完全覆盖，阱与高低电平之间的连接，都是注意点。
每个PMOS管的衬底接电源，每个NMOS的衬底接地，否则CHECK 结果中会有Warning。
定义各个端口信号时，要尽可能的把相同端口连接到一起，尽可能少做一些“Pin”，例如这里我做的虽然有8根MOS管，但是输入信号仅仅是两个，我就没必要把每一根管子都定义输入信号，两个“Pin”就足以了，太多的话，就需要给每一根管子都加脉冲电平（vpulse），这样就太混乱了。
每个PMOS管的衬底接电源，每个NMOS的衬底接地，否则CHECK结果中会有Warning。
在学习和使用cedence的过程中，不仅让我们初步体会到了版图设计的基本过程，同时也让我们体会到版图设计的艰辛。
验证时出现的一系列的错误摆在面前时，尤其是DRC验证过程中一次次出现的大片errors，我曾经觉得很失望，但是我没有放弃验证，从每一步耐心的检验错误，最终得到成功，那种喜悦的心情更加令人难忘。
总而言之，这个过程让我收获了许多。
发展趋势：
在集成电路（IC）发展初期，电路设计经历了从器件的物理版图设计到集成电路单元库的出现，使得集成电路设计从器件级进入逻辑级，这种设计思想使得诸多电路和逻辑设计师能够直接参与集成电路设计，极大地推动了IC产业的发展。
尽管IC的速度高、功耗小，但由于PCB板中IC芯片之间的连线延时、PCB 板可靠性以及重量等因素的限制，整机系统的性能受到了极大地限制。
目前随着微电子制造技术的发展，21世纪的微电子技术将从目前的4G时代逐步向3T 时代迈进。
正是在需求牵引和技术推动的作用下，出现了将整个系统集成在一个或几个微电子芯片上的集成系统（IS）或系统芯片（SOC）概念。
从分立元器件到集成电路，再由集成电路过渡到系统集成。
它不仅是技术的革新，同时也是时代的进步。
它对微电子技术的推动作用将不亚于自20世纪50年代末快速发展起来的集成电路技术。
微电子技术从IC向IS转变不仅是一种概念上的突破，是信息技术发展的必然结果，它必将导致又一次以微电子技术为基础的信息技术革命，21世纪的今天将是IS技术真正快速发展的时代。
鉴于集成电路IS技术的发展，随着技术水平的不断提高版图设计也在不断升级。
由一开始的手工绘制、检测到人工平台绘制、检测再到智能平台绘制、DRC/LVS智能检测。
而在刚刚结束的版图设计课中，老师告诉我们现在制作版图的公司都有自己的标准单元库，从基本的Cell、MOS单元到反相器、定时器、加法器的基本器件版图都囊括其中，很多简单集成电路版图都不用设计人员亲自动手画，直接从自己的单元库中调用就行，当然各公司标准单元库的规模不一样，规模较大、体系较完善的公司其标准单元库就越丰富，涵盖的标准单元也相对的多一些。
再就是电路版图的各项性能检测，也都专门的人员编写程序通过仿真来完成。
而这种现状正在不断地改变着，随着越来越普及的智能化，未来的版图设
计可能会逐渐脱离人工操作，强大的标准数据库、完善的智能检测将会完全取代人工参与，到那时版图设计公司人员只需要将相应数据输入电脑，电脑就能够自
动生成相应版图。
附图：。