电路设计论坛—集成电路设计基础
合集下载
集成电路入门书籍
集成电路入门书籍集成电路是现代电子技术的基础，广泛应用于计算机、通信、消费电子等领域。
对于初学者来说，一本好的入门书籍至关重要。
本文将推荐几本适合初学者的集成电路入门书籍，并简要介绍它们的内容和特点。
《集成电路设计基础》是一本经典的入门书籍，适合没有电子基础的读者。
该书首先介绍了集成电路的起源和发展，然后深入讲解了集成电路的基本原理和设计方法。
通过大量的案例分析和实践操作，读者可以掌握集成电路的设计技巧和常用工具的使用。
此外，该书还介绍了常见的集成电路类型和应用领域，帮助读者了解集成电路的广泛应用。
《集成电路设计与仿真》是一本注重实践的入门书籍，适合具备一定电子基础的读者。
该书以Verilog为例，详细介绍了集成电路的设计和仿真过程。
首先，读者将学习到Verilog的基本语法和设计方法，然后通过实际案例进行仿真验证。
该书还介绍了常见的集成电路设计工具和仿真软件，帮助读者快速上手并提高设计效率。
《集成电路设计与应用》是一本综合性的入门书籍，适合对集成电路有一定了解的读者。
该书从集成电路的基本原理出发，介绍了集成电路的设计流程和常用的设计方法。
同时，该书还涵盖了多种类型的集成电路设计，包括数字电路、模拟电路和混合信号电路等。
读者将通过学习不同类型的集成电路设计，了解集成电路的整体框架和应用领域。
除了上述推荐的书籍，还有许多其他适合初学者的集成电路入门书籍，如《集成电路导论》、《集成电路设计与测试》等。
这些书籍从不同的角度和深度介绍了集成电路的基本原理和设计方法，读者可以根据自己的需求和兴趣选择适合的书籍。
选择一本合适的集成电路入门书籍对于初学者来说至关重要。
通过系统学习和实践操作，读者可以逐步掌握集成电路的基本原理和设计方法，为进一步深入学习和应用打下坚实的基础。
希望本文的推荐能够帮助初学者选择到适合自己的集成电路入门书籍，从而更好地开启学习之旅。
《微电子与集成电路设计导论》第五章 集成电路基础
图5.2.10 与非门电路
图5.2.11-5.2.14 电路图
图5.2.15 与非门输出响应
当A、B取不同组合的 逻辑电平时，与非门 电路的输出响应如图 5.2.15所示。
2. 或非门电路
A=0,B=0
A=0,B=1
A=1,B=0
A=1,B=1
图5.2.16 或非门电路
图5.2.17-5.2.20 A=0，B=0时的电路图
性能指标：除增益和速度外，功耗、电源电压、线性度、噪声和最大 电压摆幅等也是放大器的重要指标。此外，放大器的输入输出阻抗将 决定其应如何与前级和后级电路进行相互配合。在实际中，这些参数 几乎都会相互牵制，一般称为“八边形法则”，茹右下图所示。
➢ 增益：输出量Xout与输入量Xin的比值
➢ 带宽：指放大器的小信号带宽。
特性参数相同，当电压翻转上升时，漏极电流
ID
Kn
W L
Vin
VTN
2
0
I
Imax
即一周期的平均电流
Imean
1 6
Kn
W L
1 VDD
VDD VTN
3
Tclk
综上，短路功耗最终为
Psc VDDImean
CMOS逻辑门电路
1.与非门电路
A=0,B=0
A=0,B=1
A=1,B=0
A=1,B=1
许的临界电平和理想逻辑电平之间的范围为 CMOS电路的直流噪声容限，定义为
VNH VOH VIH
VNL VIL VOL
图5.2.6 极限输出电平定义的噪声容限
（2）极限输出电平定义的噪声容限 根据实际工作确定所允许的最低的输出
高电平VOHmin，它所对应的输入电平定义为 关门电平VOFF；给定允许的最高的输出低电 平VOLmax，它所对应的输入电平定义为开门 电平VON。开门电平和关门电平与CMOS电 路的理想输入逻辑电平之间的范围就是 CMOS电路的噪声容限。如左图所示是反相 器的噪声容限 输入高电平噪声容限：
第1章集成电路设计导论
第1章 集成电路设计导论
1、微电子（集成电路）技术概述 2、集成电路设计步骤及方法
1
集成电路设计步骤
➢ “自底向上”（Bottom-up）
“自底向上”的设计路线，即自工艺开始，先进行单元设 计，在精心设计好各单元后逐步向上进行功能块、子系统 设计直至最终完成整个系统设计。在模拟IC和较简单的数 字IC设计中，大多仍采用“自底向上”的设计方法 。
5
半定制方法
半定制的设计方法分为： 门阵列（GA：Gate Array）法； 门海（GS：Sea of Gates）法； 标准单元（SC: Standard Cell）法； 积木块（BB：Building Block Layout）； 可编程逻辑器件（PLD：Programmable Logic Device)设计法。
标准单元法也存在不足：பைடு நூலகம்
(1) 原始投资大：单元库的开发需要投入大量的人力物力；当工艺变化时， 单元的修改工作需要付出相当大的代价，因而如何建立一个在比较长的时 间内能适应技术发展的单元库是一个突出问题。 (2) 成本较高：由于掩膜版需要全部定制，芯片的加工也要经过全过程，因 而成本较高。只有芯片产量达到某一定额(几万至十几万)，其成本才可接受。
不满足 后仿真
满足
VLS流I数片、字封I装C、的测设试 计流图
功能要求
系统建模 （Matlab等）
不满足 电路仿真
满足 手工设计
版图 不满足
后仿真 满足
模流拟片、IC封的装、设测计试 流图
3
集成电路设计方法
➢ 全定制方法（Full-Custom Design Approach） ➢ 半定制方法（Semi-Custom Design Approach）
1、微电子（集成电路）技术概述 2、集成电路设计步骤及方法
1
集成电路设计步骤
➢ “自底向上”（Bottom-up）
“自底向上”的设计路线，即自工艺开始，先进行单元设 计，在精心设计好各单元后逐步向上进行功能块、子系统 设计直至最终完成整个系统设计。在模拟IC和较简单的数 字IC设计中，大多仍采用“自底向上”的设计方法 。
5
半定制方法
半定制的设计方法分为： 门阵列（GA：Gate Array）法； 门海（GS：Sea of Gates）法； 标准单元（SC: Standard Cell）法； 积木块（BB：Building Block Layout）； 可编程逻辑器件（PLD：Programmable Logic Device)设计法。
标准单元法也存在不足：பைடு நூலகம்
(1) 原始投资大：单元库的开发需要投入大量的人力物力；当工艺变化时， 单元的修改工作需要付出相当大的代价，因而如何建立一个在比较长的时 间内能适应技术发展的单元库是一个突出问题。 (2) 成本较高：由于掩膜版需要全部定制，芯片的加工也要经过全过程，因 而成本较高。只有芯片产量达到某一定额(几万至十几万)，其成本才可接受。
不满足 后仿真
满足
VLS流I数片、字封I装C、的测设试 计流图
功能要求
系统建模 （Matlab等）
不满足 电路仿真
满足 手工设计
版图 不满足
后仿真 满足
模流拟片、IC封的装、设测计试 流图
3
集成电路设计方法
➢ 全定制方法（Full-Custom Design Approach） ➢ 半定制方法（Semi-Custom Design Approach）
《微电子与集成电路设计导论》第四章 半导体集成电路制造工艺
4.4.2 离子注入
图4.4.6 离子注入系统的原理示意图
图4.4.7 离子注入的高斯分布示意图
4.5 制技术 4.5.1 氧化
1. 二氧化硅的结构、性质和用途
图4.5.1 二氧化硅原子结构示意图
氧化物的主要作用： ➢ 器件介质层 ➢ 电学隔离层 ➢ 器件和栅氧的保护层 ➢ 表面钝化层 ➢ 掺杂阻挡层
F D C x
C为单位体积掺杂浓度，
C x
为x方向上的浓度梯度。
比例常数D为扩散系数，它是描述杂质在半导体中运动快慢的物理量， 它与扩散温度、杂质类型、衬底材料等有关；x为深度。
左下图所示如果硅片表面的杂质浓 度CS在整个扩散过程中始终不变， 这种方式称为恒定表面源扩散。
图4.4.1 扩散的方式
自然界中硅的含量 极为丰富，但不能 直接拿来用。因为 硅在自然界中都是 以化合物的形式存 在的。
图4.1.2 拉晶仪结构示意图
左图为在一个可抽真空的腔室内 置放一个由熔融石英制成的坩埚 ，调节好坩埚的位置，腔室回充 保护性气氛，将坩埚加热至 1500°C左右。化学方法蚀刻的籽 晶置于熔硅上方，然后降下来与 多晶熔料相接触。籽晶必须是严 格定向生长形成硅锭。
涂胶工艺的目的就是在晶圆表面建立薄的、均匀的、并且没有缺陷的光刻胶膜。
图4.2.4 动态旋转喷洒光刻胶示意图
3. 前烘
前烘是将光刻胶中的一部分溶剂蒸发掉。使光刻胶中溶剂缓慢、充分地挥发掉， 保持光刻胶干燥。
4. 对准和曝光
对准和曝光是把掩膜版上的图形转移到光刻胶上的关键步骤。
图4.2.5 光刻技术的示意图
图4.2.7 制版工艺流程
4.3 刻蚀
（1）湿法腐蚀
（2）干法腐蚀 ➢ 等离子体腐蚀 ➢ 溅射刻蚀 ➢ 反应离子刻蚀
第3章 集成电路版图设计基础
集成电路设计原理
国际微电子中心
第三章 集成电路版图设计基础
集成电路版图就是在一定的工艺条件 下，依据相关的设计规则，按照集成电路 依据相关的设计规则， 功能和性能要求， 功能和性能要求，设计出包含电路中每个 器件的图形结构、尺寸， 器件的图形结构、尺寸，以及器件相互间 的位置、 的位置、连接等物理信息的一套多层次的 几何图形。 几何图形。
2012-5-16
韩 良
8
(5) 几 何 设 计 规 则 图 示
J
2012-5-16
PO
6-S 3-S2
H
N+/P+
A N+
4-E
3-S2
(OD) P+
E I P+
5-W 7-S2 4-S3 5-E
4-E
DC
C
C
N-Well
D2
5-E
4-S1
PO PO
4-S3
PO
D2
7-S2
B
4-W 6-W 6-S
2012-5-16 韩 良 10
集成电路设计原理
国际微电子中心
3.1.4 其它限定 其它限定
•各层金属线单位条宽允许通过最大电流的限制 各层金属线单位条宽允许通过最大电流的限制 •各层金属及多晶最小的芯片覆盖率 各层金属及多晶最小的芯片覆盖率 •dummy（虚拟）图形的约定 （虚拟） •单位面积硅片上允许最大功耗的限制 单位面积硅片上允许最大功耗的限制 •压焊点距芯片内部图形的最小距离的限制 压焊点距芯片内部图形的最小距离的限制 •N阱（P型衬底）与电源（地）的欧姆接触密度 阱 型衬底） 型衬底 与电源（ •对准标志、划片间距、芯片边缘等特定单元要求。 对准标志、划片间距、芯片边缘等特定单元要求。 对准标志
国际微电子中心
第三章 集成电路版图设计基础
集成电路版图就是在一定的工艺条件 下，依据相关的设计规则，按照集成电路 依据相关的设计规则， 功能和性能要求， 功能和性能要求，设计出包含电路中每个 器件的图形结构、尺寸， 器件的图形结构、尺寸，以及器件相互间 的位置、 的位置、连接等物理信息的一套多层次的 几何图形。 几何图形。
2012-5-16
韩 良
8
(5) 几 何 设 计 规 则 图 示
J
2012-5-16
PO
6-S 3-S2
H
N+/P+
A N+
4-E
3-S2
(OD) P+
E I P+
5-W 7-S2 4-S3 5-E
4-E
DC
C
C
N-Well
D2
5-E
4-S1
PO PO
4-S3
PO
D2
7-S2
B
4-W 6-W 6-S
2012-5-16 韩 良 10
集成电路设计原理
国际微电子中心
3.1.4 其它限定 其它限定
•各层金属线单位条宽允许通过最大电流的限制 各层金属线单位条宽允许通过最大电流的限制 •各层金属及多晶最小的芯片覆盖率 各层金属及多晶最小的芯片覆盖率 •dummy（虚拟）图形的约定 （虚拟） •单位面积硅片上允许最大功耗的限制 单位面积硅片上允许最大功耗的限制 •压焊点距芯片内部图形的最小距离的限制 压焊点距芯片内部图形的最小距离的限制 •N阱（P型衬底）与电源（地）的欧姆接触密度 阱 型衬底） 型衬底 与电源（ •对准标志、划片间距、芯片边缘等特定单元要求。 对准标志、划片间距、芯片边缘等特定单元要求。 对准标志
集成电路设计与集成系统专业认识
集成电路设计与集成系统专业认识1. 引言集成电路设计是现代电子工程领域的重要组成部分，也是集成系统工程的基础。
本文将从集成电路设计和集成系统的角度，介绍相关的基本概念和专业认识。
2. 集成电路设计2.1 定义集成电路（Integrated Circuit，IC）是指将大量电子元器件以微型化、集成化的方式直接制成电路芯片，通常包含晶体管、电阻、电容和电感等元件。
集成电路设计是指通过设计和优化电路来实现特定功能的过程。
2.2 设计流程集成电路设计一般包括以下几个主要步骤：1.需求分析根据实际需求确定集成电路的功能和性能指标，明确设计目标。
2.电路设计进行电路结构和参数的设计，选择合适的器件和拓扑结构，进行电路分析和仿真。
3.物理设计基于电路设计结果，进行电路的布局和布线，优化电路的面积、功耗和时序等性能指标。
4.验证与测试对设计的电路进行电气和功能验证，包括逻辑仿真、电路可靠性评估和性能测试等。
2.3 设计工具集成电路设计工具主要有以下几类：•电路设计工具：如Cadence、Synopsys等，用于电路设计和仿真。
•物理设计工具：如Cadence Virtuoso、Mentor Calibre等，用于电路布局和布线。
•验证与测试工具：如ModelSim、VCS等，用于电路验证和测试。
3. 集成系统3.1 定义集成系统（Integrated System）是指将多个功能组件、子系统或模块集成在一起，形成具有完整功能的电子系统。
集成系统往往包括电路、传感器、控制器、通信模块等。
3.2 设计要点集成系统设计需要考虑以下一些要点：•功能集成：通过将多个功能模块集成在一起，实现功能的整合和优化。
•快速原型开发：采用模块化设计思想，提高产品开发的效率和灵活性。
•高可靠性设计：通过冗余设计、故障检测和容错机制，提高系统的可靠性和稳定性。
3.3 应用领域集成系统广泛应用于各个领域，如通信、汽车、医疗、工业控制等。
例如，智能手机就是一个典型的集成系统，集成了通信模块、处理器、摄像头、显示屏等多种功能。
集成电路设计基础Ch07
29
30
31
8
32
33
9.温度分析
与直流或瞬态分析等命令结合使用：例 如对反相器链瞬态特性的温度扫描： …… VIN IN 0 PULSE(0 5V 10NS 1N 1N 50N 100N) .TRAN 1N 200N sweep temp 0 125 20 .PRINT V(OUT) .END
6.5 缓冲驱动器设计实例
6.6 跨导放大器设计实例
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
第7章 SPICE数模混合仿真程序的 设计流程及方法
7.1 采用SPICE的电路设计流程
7.2 电路元件的SPICE输入语句格式 7.3 电路特性分析语句
7.4 电路特性控制语句
list: 列出元件列表；
MEASDGT：.MEASURE语句输出的有效数字位数 例：.option post probe $MetaWaves只观察.probe语 句输出的变量。
39
3
40
计算反相器链电路的延迟时间
.TITLE 1.2UM CMOS INVERTER CHAIN .INCLUDE "models.sp" …… X1 IN 1 INV WN=1.2U WP=3U X2 1 2 INV WN=1.2U WP=3U X3 2 OUT INV WN=1.2U WP=3U CL OUT 0 1PF VCC VDD 0 5V VIN IN 0 PULSE(0 5V 10NS 1N 1N 50N 100N) .TRAN 1N 200N .measure tran tdelay trig v(in) val=2.5 td=8ns rise=1 + targ v(out) val=2.5 td=9n fall=1 .END
30
31
8
32
33
9.温度分析
与直流或瞬态分析等命令结合使用：例 如对反相器链瞬态特性的温度扫描： …… VIN IN 0 PULSE(0 5V 10NS 1N 1N 50N 100N) .TRAN 1N 200N sweep temp 0 125 20 .PRINT V(OUT) .END
6.5 缓冲驱动器设计实例
6.6 跨导放大器设计实例
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
第7章 SPICE数模混合仿真程序的 设计流程及方法
7.1 采用SPICE的电路设计流程
7.2 电路元件的SPICE输入语句格式 7.3 电路特性分析语句
7.4 电路特性控制语句
list: 列出元件列表；
MEASDGT：.MEASURE语句输出的有效数字位数 例：.option post probe $MetaWaves只观察.probe语 句输出的变量。
39
3
40
计算反相器链电路的延迟时间
.TITLE 1.2UM CMOS INVERTER CHAIN .INCLUDE "models.sp" …… X1 IN 1 INV WN=1.2U WP=3U X2 1 2 INV WN=1.2U WP=3U X3 2 OUT INV WN=1.2U WP=3U CL OUT 0 1PF VCC VDD 0 5V VIN IN 0 PULSE(0 5V 10NS 1N 1N 50N 100N) .TRAN 1N 200N .measure tran tdelay trig v(in) val=2.5 td=8ns rise=1 + targ v(out) val=2.5 td=9n fall=1 .END
第七章 MOS管模拟集成电路设计基础
3.薄膜电容器
在某些电路中，需用较大的电容或对电容有某些特殊要求， 则可采用与双极工艺相容的薄膜技术制作薄膜电容器，形成一
个平行板式的薄膜电容器。通常制作的方法是：先在硅材料上
生长一层SiO2，然后淀积一层导体作为下电极板，接着再淀积 一层介质材料，最后覆盖一层金属导体作为上电极。
图7.2.4 薄膜电容器
仅电路的仿真过程变长而且仿真的收敛性也变差。
为了提高设计效率、缩短设计周期，可以首先将复杂的 电路划分为若干模块，各个设计小组按照统一的标准并持设 计各自的模块，然后分别完成各个模块的晶体管级电路仿真 和版图验证，最后在此基础上完成整个系统的集成。---模块
设计
7.2 MOS模拟集成电路中的基本元器件
第四章 半导体集成电路基本加工工艺与设计规则 4.1 引言 4.2 集成电路基本加工工艺 4.3 CMOS工艺流程 4.4 设计规则 4.5 CMOS反相器的闩锁效应 4.6 版图设计 第五章 MOS管数字集成电路基本逻辑单元设计 5.1 NMOS管逻辑电路 5.2 静态CMOS逻辑电路 5.3 MOS管改进型逻辑电路 5.4 MOS管传输逻辑电路 5.5 触发器 5.6 移位寄存器 5.7 输入输出（I/O）单元
中 实 现 的 MOS 电 容 ， 匹 配 精 度 比 电 阻 好 ， 一 般 约 为
0.1%~5%，因此在D/A、A/D转换器和开关电容电路等集 成电路中，往往用电容代替电阻网络。下表列出了扩散电阻、
离子注入电阻和MOS电容器的若干性能比较。
元件匹配数椐比较
元 件 制造工艺 匹配 温度系数 +2×10-3 /℃ +4×10-3 /℃ +2.6×10-3 /℃ 电压系数
第二章
第三章 第四章 第五章 第六章 第七章 第八章
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
提高可靠性需要
2013-7-26
《集成电路设计基础》
25
版图几何设计规则
Pad设计规则示意图
2013-7-26
《集成电路设计基础》
26
版图几何设计规则
当给定电路原理图设计其版 图时，必须根据所用的工艺设计 规则，时刻注意版图同一层上以 及不同层间的图形大小及相对位 置关系。
2013-7-26
《集成电路设计基础》
Metal设计规则示意图
2013-7-26
《集成电路设计基础》
24
版图几何设计规则
Pad相关的设计规则列表
编 号 描 述 尺 寸 目的与作用 6.1 最小焊盘大小 90 封装、邦定需要
6.2
最小焊盘边间距
80
防止信号之间串绕
6.3
最小金属覆盖焊盘
6.0
保证良好接触
6.4
焊盘外到有源区最小距 离
25.0
版图几何设计规则
NWELL层相关的设计规则
编 号 描 述 尺 寸 目的与作用
1.1
N阱最小宽度
10.0
保证光刻精度和器件尺寸
1.2
N阱最小间距
10.0
防止不同电位阱间干扰
1.3
N阱内N阱覆盖P+
2.0
保证N阱四周的场注N区环的尺寸
1.4
N阱外N阱到N+距离
8.0
减少闩锁效应
2013-7-26
《集成电路设计基础》
2013-7-26 《集成电路设计基础》 43
版图设计及版图验证
• 版图布局布线
布局就是将组成集成电路的各部分 合理地布置在芯片上。布线就是按电 路图给出的连接关系，在版图上布置 元器件之间、各部分之间的连接。
2013-7-26
《集成电路设计基础》
44
单元和单元库的建立
在版图设计阶段，无论是全 定制还是半定制版图设计一定 都会用到单元或单元库。
4.2
接触孔间距
2.0
保证良好接触
4.3
多晶硅覆盖孔
1.0
防止漏电和短路
4.4
有源区覆盖孔
1.5
防止PN结漏电和短路
4.5
有源区孔到栅距离
1.5
防止源、漏区与栅短路
4.6
多晶硅孔到有源区距 离 金属覆盖孔
1.5
防止源、漏区与栅短路
4.7
1.0
保证接触，防止断条
2013-7-26
《集成电路设计基础》
21
版图几何设计规则
• 从设计的观点出发，设计规则可以
分为三部分： （1）决定几何特征和图形的几何规 定。这些规定保证各个图形彼此 之间具有正确的关系。
2013-7-26
《集成电路设计基础》
10
版图几何设计规则
（2）确定掩模制备和芯片制造中都 需要的一组基本图形部件的强 制性要求。 （3）定义设计人员设计时所用的电 参数的范围。
2013-7-26
《集成电路设计基础》
37
5.4 布线规则
版图布局布线
布局就是将组成集成电路的各部分合理地 布置在芯片上。 布线就是按电路图给出的连接关系，在版 图上布置元器件之间、各部分之间的连接。
由于这些连线也要有一定的芯片面积，所 以在布局时就要留下必要的布线通道。
2013-7-26
《集成电路设计基础》
15
版图几何设计规则
N阱设计规则示意图
2013-7-26
《集成电路设计基础》
16
版图几何设计规则
P+、N+有源区相关的设计规则列表
编 号 描 述 尺 寸
3.5
目的与作用
2.1
P+、N+有源区宽度
保证器件尺寸，减少窄沟道效 应
2.2
P+、N+有源区间距
3.5
减少寄生效应
2013-7-26
《集成电路设计基础》
2013-7-26
《集成电路设计基础》
11
版图几何设计规则
• 有几种方法可以用来描述设计规则。
其中包括：
＊以微米分辨率来规定的微米规则 ＊以特征尺寸为基准的λ规则
2013-7-26
《集成电路设计基础》
12
版图几何设计规则
层次 人们把设计过程抽象成若干易 于处理的概念性版图层次，这些层 次代表线路转换成硅芯片时所必需 的掩模图形。
1.0
保证沟道区尺寸
3.4
1.5
保证栅长及源、漏区的截断
3.5
3.0
保证电流在整个栅宽范围内均匀 流动
2013-7-26
《集成电路设计基础》
19
版图几何设计规则
Poly相关设计规则示意图
2013-7-26
《集成电路设计基础》
20
版图几何设计规则
Contact相关的设计规则列表
编 号 描 述 尺 寸 目的与作用 保证与铝布线的良好接触 4.1 接触孔大小 2.0x2.0
第5章 集成电路版图设计
5.1 引言 5.2 版图几何设计规则 5.3 电学设计规则 5.4 布线规则 5.5 版图设计及版图验证
2013-7-26
《集成电路设计基础》
3
5.1 引言
版图(Layout) 版图是集成电路从设计走向制
造的桥梁，它包含了集成电路尺 寸、各层拓扑定义等器件相关的 物理信息数据。 集成电路制造厂家根据这些数据 来制造掩膜。
2013-7-26
《集成电路设计基础》
47
标准单元法
标准单元是一种图形高度相等，但 宽度可按设计需要自由给定的结构。在 规定高度、可变宽度范围内，设计者可 设计多种尺寸、多种功能的元器件。
2013-7-26
《集成电路设计基础》
48
标准单元库
单元库实际包括四种符号： 符号（symbol view） 抽象图（abstract view） 线路图（schematic view） 版图（layout view）
2013-7-26
《集成电路设计基础》
49
半定制标准单元示意图
2013-7-26
《集成电路设计基础》
50
半定制标准单元示意图
线路图是由MOS管组成的电路图。 符号图是单元的逻辑符号。可由线路图 自动生成，或从符号库中复制。 总线路图中的symbol应与单元库中的 symbol相一致。
2013-7-26
2013-7-26
《集成电路设计基础》
32
电学设计规则描述
2013-7-26
《集成电路设计基础》
33
电学设计规则描述
2013-7-26
《集成电路设计基础》
34
电学设计规则
与上述的几何设计规则一样，对于不同 的工艺线和工艺流程，数据的多少将有 所不同，对于不同的要求，数据的多少 也会有所差别。
2013-7-26
问题讨论 （1） 阱的间距和间隔的规则 （2） MOS管的规则 （3） 接触
2013-7-26
《集成电路设计基础》
30
5.3 电学设计规则
•
电学设计规则给出的是将具体的 工艺参数及其结果抽象出的电学 参数，是电路与系统设计、模拟 的依据。
2013-7-26
《集成电路设计基础》
31
设计规则实例
下表给出一个单层金属布线的P阱硅栅 CMOS工艺电学设计规则的主要项目。 给出电学设计规则的参数名称以及其意 义说明，根据具体工艺情况将给出具体 的数值。
2013-7-26
《集成电路设计基础》
8
设计规则与性能和成品率之间的关系
一般来讲，设计规则反映了性能和成品 率之间可能的最好的折衷。 规则越保守，能工作的电路就越多(即成 品率越高)。 规则越富有进取性，则电路性能改进的 可能性也越大，这种改进可能是以牺牲 成品率为代价的。
2013-7-26 《集成电路设计基础》 9
2013-7-26
《集成电路设计基础》
40
布线规则
2013-7-26
《集成电路设计基础》
41
5.5 版图设计及版图验证
版图设计一般包括：
基本元器件版图设计 布局和布线 版图分析与检验
2013-7-26
《集成电路设计基础》
42
版图设计及版图验证
版图的构成
版图由多种基本的几何图形所构成。 常见的几何图形有： 矩形（rectangle） 多边形（polygon） 等宽线(path和wire) 圆（circle） 弧（arc）等。
《集成电路设计基础》
山东大学 信息学院 刘志军
上次课内容
第4章 集成电路特定工艺
4.1 4.2 4.3 4.4 4.5 引言 双极型集成电路的基本制造工艺 MESFET工艺与HEMT工艺 CMOS集成电路的基本制造工艺 BiCMOS集成电路的基本制造工艺
2013-7-26
《集成电路设计基础》
2
本次课内容
2013-7-26
《集成电路设计基础》
28
反相器实例
IN GND
4.4 1.4 4.2 1.3 2.2 3.1 3.4 4.5 4.7 2.1 2.1 5.2 4.7 3.1 4.5 4.7 3.4
1.3
4.2 4.4 1.1
VDD
OUT
5.1
2013-7-26
《集成电路设计基础》
29
版图几何设计规则
2013-7-26 《集成电路设计基础》 4
掩模图 的作用
掩膜上的图形决定着芯片上器件 或连接物理层的尺寸。因此版图 上的几何图形尺寸与芯片上物理 层的尺寸直接相关。
2013-7-26
《集成电路设计基础》
5
设计规则