集成电路设计基础复习要点
集成电路复习提纲
集成电路复习要点
（2008-5-14）
友情说明：以下列出几个要点，请仔细研究。
有些内容是记忆性的，也有的内容是灵活性
的，希望对照教材认真复习。
1. MOS 管工作在饱和区的条件
2. NMOS 管工作在饱和区的电流表达式
3. MOS 管工作在饱和区的跨导表达式
4. 在设计反向器时，一般根据上升与下降的时间来确定MOS 管的宽长比。
()()P P N N P N N P down up
L W K K t t μμττ21
L W 21
===，通过这个式子，可以确定MOS 管的宽长。
5. MOS 管的域值电压将与衬底掺杂浓度的关系
6. 什么是沟道长度调制效应？采用何种方法可以降低这种效应？
7. 集成电路设计的一般流程：电路设计、仿真、版图设计、仿真、流片生产
8. P-阱工艺CMOS 的截面图
9. 设计一个CMOS 组合逻辑门，其功能为
()()D C B A F ++=.
解：解题思路：按照与或关系画出相应的电路，先画下面的NMOS ，与对应的是串联，或对应的是并联。
按照这种关系画出下面的NMOS ，然后再画出上面的PMOS 。
PMOS 的串并联关系与下面的NMOS 正好相反，下面是串上面就是并，下面是并上面就是串。
下面是电路图
① 画出逻辑图；
F
10. 两级CMOS 运算放大器的电路图（输入级采用PMOS 尾电流源）。
NMOS 尾电流源结构的两级运放也要求掌握！
第一级为差分输入级，从双端转为单端。
第二级是一个共漏的单级放大，其输出电压的摆幅为全摆幅。
集成电路考前必备复习考点
集成电路考前必备复习考点集成电路设计考点填空题1.NM L和NM H的概念，热电势，D触发器，D锁存器，施密特触发器。
低电平噪声容限：VIL-VOL高电平噪声容限：VOH-VIH这一容限值应该大于零热电势：两种不同的金属相互接触时，其接触端与非接触端的温度若不相等，则在两种金属之间产生电位差称为热电势。
2.MOS晶体管动态响应与什么有关？（本征电容P77）MOS晶体管的动态响应值取决于它充放电这个期间的本征寄生电容和由互连线及负载引起的额外电容所需要的时间。
本征电容的来源：基本的MOS结构、沟道电荷以及漏和源反向偏置PN结的耗尽区。
3.设计技术（其他考点与这种知识点类似）P147怎样减小一个门的传播延时：减小CL：负载电容主要由以下三个主要部分组成：门本身的内部扩散电容、互连线电容和扇出电容。
增加晶体管的宽长比提高VDD4.有比逻辑和无比逻辑。
有比逻辑：有比逻辑试图减少实现有一个给定逻辑功能所需要的晶体管数目，但它经常以降低稳定性和付出额外功耗为代价。
这样的门不是采用有源的下拉和上拉网络的组合，而是由一个实现逻辑功能的NMOS 下拉网络和一个简单的负载器件组成。
无比逻辑：逻辑电平与器件的相对尺寸无关的门叫做无比逻辑。
有比逻辑：逻辑电平是由组成逻辑的晶体管的相对尺寸决定的。
5.时序电路的特点：记忆功能的原理：（a）基本反馈；（b）电容存储电荷。
6.信号完整性。
（电荷分享，泄露）信号完整性问题：电荷泄露电荷分享电容耦合时钟馈通7.存储器与存储的分类按存储方式分随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关。
顺序存储器：只能按某种顺序来存取，存取时间和存储单元的物理位置有关。
按存储器的读写功能分只读存储器(ROM)：存储的内容是固定不变的，只能读出而不能写入的半导体存储器。
随机读写存储器(RAM)：既能读出又能写入的半导体存储器。
按信息的可保存性分非永久记忆的存储器：断电后信息即消失的存储器。
集成电路设计期末复习
一、 CMOS器件基本概念问题
漏区、源区、沟道区的 材料有何区别？
nFET和pFET有何区别？
沟道为何有时导电、有
时不导电？
沟道
3
Copyright
一、 MOSFET的结构
Polysilicon
Aluminum
4
Copyright
一、 MOSFET的特点
优点（与双极型器件相比）
更接近于理想开关，寄生效应弱 集成密度高，单元器件占芯片面积小 制造工艺相对“简单”，因而制造大而复杂的电路时成
优点（与单nFET相比）
传输门与多路选择器
双向导通：数据可沿任一方向流动 传输全范围电压：[0，VDD] 0电平由nFET传输，1电平由pFET传输，无阈值电压损失
缺点
要求有两个FET 必须有一个反相器将s变为 S
传输门可以用来构造多种逻辑门
19
Copyright
六、关于开关与逻辑
有0→1翻转
抗噪声能力强：输出反相器可根据扇出来优化 开关速度非常快：只有输出上升沿的延时（tpHL=0），预充电、求
值时的负载电容均为内部电容
抵抗电荷泄漏能力强：反相器加1个pMOS管即可构成电平恢复器 缺点 非反相门，难以实现诸如XOR、XNOR这样需要NOT运算的逻辑 必须有时钟 输出有电荷泄漏及电荷分享等寄生效应 26
静态CMOS、准nMOS、C2MOS、动态CMOS、CVSL的性能特点，
如何用这些方式构造基本逻辑门？
32
Copyright
复习原则
扩大覆盖面，降低难度
重在理解，尽量避免死记硬背，无需记任何复杂公式 所有试题及答案出自讲义 参照《复习要点》 与“半导体器件原理”及“集成电路制造基础”课程重
集成电路设计方法--复习提纲
集成电路设计⽅法--复习提纲1.什么叫IC 的集成度？⽬前先进的IC规模有多⼤？集成度就是⼀块集成电路芯⽚中包含晶体管的数⽬，或者等效逻辑门数2012年5⽉ 71亿晶体管的NVIDIA的GPU 28nm2.什么叫特征尺⼨？特征尺⼨通常是指是⼀条⼯艺线中能加⼯的最⼩尺⼨，反映了集成电路版图图形的精细程度，如MOS晶体管的沟道长度，DRAM结构⾥第⼀层⾦属的⾦属间距（pitch）的⼀半。
3.⽬前主流的硅圆⽚直径是多少？12英⼨4.什么叫NRE(non-recurring engineering)成本?⽀付给研究、开发、设计和测试某项新产品的单次成本。
在集成电路领域主要是指研发⼈⼒成本、硬件设施成本、CAD⼯具成本以及掩膜、封装⼯具、测试装置的成本，产量⼩，费⽤就⾼。
5.什么叫recurring costs？重复性成本，每⼀块芯⽚都要付出的成本，包括流⽚费、封装费、测试费。
也称可变成本，指直接⽤于制造产品的费⽤，因此与产品的产量成正⽐。
包括：产品所⽤部件的成本、组装费⽤以及测试费⽤。
6.什么叫有⽐电路？靠两个导通管的宽长⽐不同，从⽽呈现的电阻不同来决定输出电压，它是两个管⼦分压的结果，电压摆幅由管⼦的尺⼨决定。
7.IC制造⼯艺有哪⼏种？双极型模拟集成电路⼯艺、CMOS⼯艺、BiCMOS⼯艺8.什么叫摩尔定律？摩尔定律⾯临什么样的挑战？当价格不变时，积体电路上可容纳的电晶体数⽬，约每隔24个⽉（现在普遍流⾏的说法是“每18个⽉增加⼀倍”）便会增加⼀倍，性能也将提升⼀倍；或者说，每⼀美元所能买到的电脑性能，将每隔18个⽉翻两倍以上。
⾯临⾯积、速度和功耗的挑战。
9.什么叫后摩尔定律？后摩尔定律下IC设计⾯临哪些挑战？解决⽅案？多重技术创新应⽤向前发展，即在产品多功能化(功耗、带宽等)需求下，将硅基CMOS和⾮硅基等技术相结合，以提供完整的解决⽅案来应对和满⾜层出不穷的新市场发展。
挑战：a单芯⽚的处理速度越来越快，主频越来越⾼，热量越来越多b.互联线延迟增⼤解决⽅案：1.多核、低功耗设计2.3D互联、⽆线互联、光互连延续摩尔定律“尺⼨更⼩、速度更快、成本更低”，还会利⽤更多的技术创新：节能、环保、舒适以及安全性架构：多核散热：研发新型散热器更薄的材料：⽤碳纳⽶管组装⽽成的晶体管速度更快的晶体管：超薄⽯墨烯做的晶体管纳⽶交叉线电路元件：忆阻器光学互联器件分⼦电路、分⼦计算、光⼦计算、量⼦计算、⽣物计算10. IC按设计制造⽅法不同可以分为哪⼏类？全定制IC：硅⽚各掩膜层都要按特定电路的要求进⾏专门设计半定制IC：全部逻辑单元是预先设计好的，可以从单元苦衷调⽤所需单元来掩模图形，可使⽤相应的EDA软件，⾃动布局布线可编程IC ：全部逻辑单元都已预先制成，不需要任何掩膜，利⽤开发⼯具对器件进⾏编程，以实现特定的逻辑功能。
《集成电路基础学习知识原理与设计》重要资料内容情况总结
集成电路原理与设计重点内容总结第一章绪论摩尔定律：（P4）集成度大约是每18个月翻一番或者集成度每三年4倍的增长规律就是世界上公认的摩尔定律。
集成度提高原因：一是特征尺寸不断缩小，大约每三年缩小一2倍；二是芯片面积不断增大，大约每三年增大1.5倍；三是器件和电路结构的不断改进。
等比例缩小定律：（种类优缺点）（P7-8）1. 恒定电场等比例缩小规律（简称CE定律）a. 器件的所有尺寸都等比例缩小K倍，电源电压也要缩小K倍，衬底掺杂浓度增大K倍,保证器件内部的电场不变。
b. 集成度提高忆倍，速度提高K倍，功耗降低K2倍。
c. 改变电源电压标准，使用不方便。
阈值电压降低，增加了泄漏功耗。
2. 恒定电压等比例缩小规律（简称CV定律）a. 保持电源电压和阈值电压不变，器件的所有几何尺寸都缩小K倍，衬底掺杂浓度增加忆倍。
b. 集成度提高忆倍，速度提高K2倍。
c. 功耗增大K倍。
内部电场强度增大，载流子漂移速度饱和，限制器件驱动电流的增加。
3. 准恒定电场等比例缩小规则（QCE）器件尺寸将缩小K倍，衬底掺杂浓度增加K（1< <K）倍，而电源电压则只变为原来的/K倍。
是CV和CE的折中。
需要高性能取接近于K,需要低功耗取接近于1。
写出电路的网表：A BJT AMPVCC 1 0 6Q1 2 3 0 MQRC 1 2 680RB 2 3 20KRL 5 0 1KC1 4 3 10UC2 2 5 10UVI 4 0 AC 1.MODEL MQ NPN IS=1E-14+BF=80 RB=50 VAF=100.OP.END其中.MODEL为模型语句，用来定义BJT晶体管Q1的类型和参数。
常用器件的端口电极符号器件名称端口付号缩与Q （双极型晶体管） C （集电极），B （基极），E （发射极），S （衬底）M （MO场效应管） D （漏极），G （栅极），S （源极），B （衬底）J （结型场效应管） D （漏极），G （栅极），S （源极）B （砷化镓场效应管） D （漏极），G （栅极），S （源极）电路分析类型.OP直流工作点分析.TRAN瞬态分析• DC直流扫描分析• FOUR傅里叶分析•TF传输函数计算.MC豕特卡罗分析•SENS灵敏度分析•STEP参数扫描分析.AC交流小信号分析•WCASE最坏情况分析• NOISE噪声分析•TEMP温度设置第二章集成电路制作工艺集成电路加工过程中的薄膜：（P15）热氧化膜、电介质层、外延层、多晶硅、金属薄膜。
集成电路设计基础第一章复习要点
集成电路设计基础第一章复习要点1、哪一年在哪儿发明了晶体管？发明人哪一年获得了诺贝尔奖？答：1947年美国贝尔实验室的（肖克莱）、（波拉坦）、和（巴丁）发明了晶体管，并且于1956年获得诺贝尔物理学奖。
2、世界上第一片集成电路是哪一年在哪儿制造出来的？发明人哪一年为此获得诺贝尔奖？答：1958年12月12日，在从事研究工作的发明了世界上第一块集成电路（）,为此他获得了42后即2000年的诺贝尔物理学奖。
3、什么是晶圆？晶圆的材料是什么？答：晶圆是指硅半导体集成电路制作所用的硅晶片，由于其形状为圆形，故称为晶圆，晶圆的原始材料是硅。
4、目前主流集成电路设计特征尺寸已经达到多少？预计2016年能实现量产的特征尺寸是多少？答:主流集成电路设计特征尺寸已经达到0.18~0.13,高端设计已进入90，2016年22量产。
5、晶圆的度量单位是什么？当前主流晶圆的尺寸是多少？答：英寸，当前的主流为12英寸。
6、摩尔是哪个公司的创始人？什么是摩尔定律？答：公司；摩尔定律：集成电路的集成度，即芯片上晶体管的数目，每隔18个月增加一倍或每三年翻两番。
7、什么是？英文全拼是什么？答：的缩写，称为系统芯片，也称为芯片系统。
8、说出、和的中文含义。
答：代工厂，无生产线，无芯片。
9、一套掩模一般只能生产多少个晶圆？答：1000个。
10、什么是有生产线集成电路设计？答：电路设计在工艺制造单位内部的设计部门中进行。
11、什么是集成电路的一体化()实现模式？答：集成电路发展的前三十中，设计、制造和封装都是集中在半导体生产厂家内进行的。
，称之为集成电路的一体化()实现模式。
12、什么是集成电路的无生产线()设计模式？答：拥有设计人才和技术，但不拥有生产线的设计模式称之为集成电路的无生产线()设计模式。
13、一个工艺设计文件()包含哪些内容？答：文件包括工艺电路模拟用的器件的参数，版图设计用的层次定义，设计规则，晶体管、电阻、电容等原件和通孔（）、焊盘等基本结构的版图，与设计工具关联的设计规则检查（）、参数提取（）和版图电路图对照（）用的文件。
集成电路设计基础复习
1. 在P 衬底硅片上设计的PMOS 管可以分为n+层、SiO 2层、多晶硅层、金属层和N 井层。
2. 在集成电路设计中，制造厂商所给的工艺中有R □为它成为（方块电阻）。
3. MOS 管元件参数中的C ox 是栅极单位面积所具有的（电容值）。
4. 对于NMOS 而言，工作在饱和区中，其漏电流I D 等于（21()2D P ox GS TH WI C V V Lμ=-），不能使用β或K 来表示。
5. 对于PMOS 而言，工作在饱和区中，其漏电流I D 等于（21(||)2D P ox SG TH WI C V V Lμ=--），不能使用β或K 来表示。
6. 对于工作在饱和区的NMOS 而言，其g m 等于（2Dm GS THI g V V =-），只能有I D 和过驱动电压表示。
7. 对于工作在饱和区的NMOS 而言，其g m等于（m g =），只能有I D 、W 、L 以及工艺参数表示。
8. 根据MOS 管特征曲线划分的四个工作区域，可以作为MOS 电阻的区域为（深度三极管区）。
9. 根据MOS 管特征曲线划分的四个工作区域中，可以作为电流源的区域为（饱和区）。
10. 对于NMOS 而言，导电沟道形成，但没有产生夹断的外部条件为（V DS 小于V GS -V TH ）。
11. 差动信号的优点，能（有效抑制共模噪声），增大输出电压摆幅，偏置电路更简单和输出线性度更高。
12. 分析MOS 共栅放大电路，其电流增益约等于（1）。
13. 差动信号的优点，能有效抑制共模噪声，增大输出电压摆幅，偏置电路更简单和（输出线性度更高）。
14. 共源共栅电流镜如下图所示，当V X 电压源由大变小的过程中，M2和M3管，（M3）先退出饱和区。
1. 根据MOS管特征曲线划分的四个工作区域中，可以作为电流源的区域为（ B ）。
A 线性区B 饱和区C 截止区D 三极管区2. 根据MOS管特征曲线划分的四个工作区域中，可以作为MOS电阻的区域为（ A ）。
集成电路总结(附重点知识点参考答案)
1.集成电路重点知识复习点1.芯片制作过程中主要的工艺有哪些？主要的三项工艺：薄膜制备工艺、光刻/图形转移工艺、掺杂工艺薄膜制备工艺：在晶圆表面生长或淀积数层材质不同，厚度不同的膜层，如器件工作区的外延层，绝缘介质层，金属层等。
该工艺通过常用方法有：外延生长，氧化，淀积。
图形转移工艺：包括掩膜版的制作，涂光刻胶，曝光（光刻），显影，烘干，刻蚀。
电路结构以图形的形式制作在光刻掩膜版上。
然后通过图形转换工艺转移精确转移到硅晶片上。
掺杂工艺：包括扩散工艺和离子注入工艺。
各种杂质按照设计要求掺杂到晶圆上，形成晶体管的源漏端以及欧姆接触等。
2.PN结形成的过程是什么？在纯净的本增半导体中少量掺杂施主杂质，如磷，取代硅原子，就形成了N型半导体。
参与导电的主要是带负电的电子，电子为多数载流子，又称多子。
空穴为少数载流子，又称少子。
在纯净的本增半导体中少量掺杂受主杂质，如硼，取代硅原子，就形成了P型半导体。
因为参与导电的主要是带正电的空穴，空穴为多子。
当P型半导体和N型半导体放在一起之后，多子和少子从浓度高的区域向浓度低的区域扩散，P区留下的不能移动的负离子和N区留下的不能移动的正离子在半导体交界面形成了一个很薄的空间电荷区，又称耗尽层。
这就是PN结。
ＰＮ结有内电场，由N区指向P区，内电场阻止多子的扩散运动，促使少子的漂移运动。
最终PN结达到动态平衡。
ＰＮ结具有单向导电性，当外加正向电压（Ｐ区接正电压）时，ＰＮ结处于导通状态，结电阻很小。
当外加负向电压（Ｎ区接正电压）时，ＰＮ结处于截止状态，结电阻很大。
当反向电压加到一定程度，PN结会击穿二损坏。
3.典型的N阱CMOS的剖面图是什么？4.MOS器件的工作区域有哪些？每个区域中的载流子是如何运作的？以NMOS为例：截止区：Vgate加较小的正电压，外加电场使得正电荷积聚在栅极，同时，空穴被排斥到更为底层的主体的衬底区；当空穴被排斥，在栅极下端的主体的P区表面，只留下带负电的不可移动的离子,耗尽区在栅极下方形成；Vgate进一步加大，更多衬底的少子被吸引到表面，当Vgs=VT时，表面将产生足够的电子，使得主体表面形成一层很薄的N型区，此N型区域中，电子的浓度大于空穴的浓度。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成电路设计基础复习要点第一章集成电路设计概述1、哪一年在哪儿发明了晶体管？发明人哪一年获得了诺贝尔奖？2、世界上第一片集成电路是哪一年在哪儿制造出来的？发明人哪一年为此获得诺贝尔奖？3、什么是晶圆？晶圆的材料是什么？4、晶圆的度量单位是什么？当前主流晶圆尺寸是多少？目前最大晶圆尺寸是多少？5、摩尔是哪个公司的创始人？什么是摩尔定律？6、什么是SoC？英文全拼是什么？7、说出Foundry、Fabless和Chipless的中文含义。
8、什么是集成电路的一体化(IDM)实现模式？9、什么是集成电路的无生产线(Fabless)设计模式？10、目前集成电路技术发展的一个重要特征是什么？11、一个工艺设计文件(PDK)包含哪些内容？12、什么叫“流片”？13、什么叫多项目晶圆(MPW) ？MPW英文全拼是什么？14、集成电路设计需要哪些知识范围？15、著名的集成电路分析程序是什么？有哪些著名公司开发了集成电路设计工具？16、SSI、MSI、LSI、VLSI、ULDI的中文含义是什么？英文全拼是什么？每个对应产品芯片上大约有多少晶体管数目？17、国内近几年成立的集成电路代工厂家或转向为代工的厂家主要有哪些？18、境外主要代工厂家和主导工艺有哪些？第二章集成电路材料、结构与理论1、电子系统特别是微电子系统应用的材料有哪些？2、常用的半导体材料有哪些？3、半导体材料得到广泛应用的原因是什么？4、为什么市场上90%的IC产品都是基于Si工艺的？5、砷化镓(GaAs) 和其它III/V族化合物器件的主要特点是什么？6、GaAs晶体管最高工作频率f T可达多少？最快的Si晶体管能达到多少？7、GaAs集成电路主要有几种有源器件？8、为什么说InP适合做发光器件和OEIC？9、IC系统中常用的几种绝缘材料是什么？10、什么是欧姆接触和肖特基接触？11、多晶硅有什么特点？12、什么是材料系统？13、什么是半导体材料系统？14、异质半导体材料的主要应用有哪些？15、晶体和非晶体的区别是什么？16、本征半导体有何特点？17、什么是扩散运动？什么是漂移运动？18、PN结的主要特点是什么？19、双极型三极管三个区有什么不同？20、简述双极型三极管发射结，集电结在不同偏置时的工作状态。
21、根据形成导电沟道载流子的类型不同，MOS管有几种类型？22、什么叫阈值电压？阈值电压是否可变？阈值电压为负时称为什么电压？23、根据阈值电压不同，常把MOS器件分为几种？对每种器件加以解释。
24、I DS大小除与源漏电压和栅极电压有关外，还与哪些因素有关？25、一个MOS管的正常导电特性可分为几个区域？说明每个区域的特点。
26、什么叫异质结？27、集成电路中的金属材料有哪些功能？28、集成电路中实现器件互连的材料有哪些？29、多晶硅有什么特点？在集成电路中有哪些主要应用？30、什么是共价键？31、什么是本征激发？本征激发所产生的自由电子和空穴数目有什么特点？32、什么是“受主杂质”？什么是“施主杂质”？33、简述PN结的形成过程。
达到动态平衡时，流过PN结的总电流是多少？34、写出MOS管在饱和区时漏极电流的表达式。
说明漏极电流与哪些工艺参数及几何尺寸有关？第三章集成电路基本工艺1、外延生长的目的是什么？外延生长的方法有哪几种？2、液态生长有什么优缺点？3、金属有机物气相外延生长和一般的气相外延生长的最大区别是什么？4、分子束外延生长有什么特点？5、什么是掩模？制做掩模的数据从哪儿来？6、掩模制作方法有哪些？7、什么是光刻？光刻的作用是什么？光刻的主要流程有哪些？8、负性和正性光刻胶有什么区别和特点？9、光刻即曝光有几种方式？10、氧化的目的是什么？11、淀积的主要作用是什么？12、什么是刻蚀？14、掺杂的目的是什么？惨杂方法有哪些？15、集成电路制造工艺有哪些主要步骤？16、为什么大多数器件和IC都做在经过外延生长的衬底上？17、离子注入掺杂方法的优缺点是什么？第四章集成电路器件工艺1、集成电路特别是逻辑集成电路技术的类型有哪些？2、虽然每一种工艺都有各自的特点，但具有共性且最重要的特点是什么？3、在各种工艺中，哪种工艺的速度最高？哪种工艺的功耗最小？4、双极型硅工艺的特点是什么？5、什么是自对准工艺？6、什么是异质结？按照两种材料的导电类型不同，异质结可分为哪些类型？异质结形成的条件是什么？制造异质结的技术通常有哪些？7、异质结有什么特点？它适宜于制作哪些器件？8、高电子迁移率晶体管速度高的主要原因是什么？9、二维电子气是如何形成的？10、亚微米、深亚微米和纳米的具体范围是多少？11、什么情况下器件的栅极通常要考虑采用蘑菇型即T型栅极？12、MOS工艺包括有哪几种？13、MOS工艺的重要参数是什么？14、什么是特征尺寸？15、CMOS工艺是如何在一种衬底材料上实现不同类型场效应晶体管的？阱有几种类型？每种类型可制作什么类型的场效应管？16、CMOS包括哪几种具体工艺？17、什么是BiCMOS ？18、BiCMOS的特点是什么？19、BiCMOS有几种类型？20、BiCMOS工艺每种类型有什么特点？21、哪种BiCMOS工艺用的较多？为什么？22、BJT、HBT、MESFET、HEMT的英文全拼是什么？23、双极型晶体管的两个重要参数是什么？各代表什么含义？24、由III/V族化合物构成的高速HBT的f T和f max已经可达到多少？25、简述SiGe HBT的发展、已经达到的性能、特点和应用前景。
26、与Si三极管相比，MESFET和HEMT有哪些缺点？27、MOS器件与双极型器件相比的主要优点是什么？28、IC上的PNP管有几种类型？每种类型有什么特点？29、什么是LDMOS器件？简述与一般MOS器件相比的特点。
第六章集成电路器件及SPICE模型1、建立器件模型的目的是什么？2、建立器件模型的方法有哪些？各有什么特点？3、SPICE模型是如何建立的？其优缺点是什么？4、SPICE的英文全拼是什么？最初是由谁开发的？何时成为美国国家工业标准的？主要用于哪方面？5、比较常见的其它版本的仿真软件有哪些？哪些公司开发的Spice最为著名？6、集成电路中的无源器件有哪些？7、各种互连线设计应注意哪些方面？8、集成电路中形成电阻有几种种方式？各种电阻有什么特点？9、高频时电阻的等效电路是什么？每个等效元件有什么含义？10、什么是有源电阻？哪些器件可担当有源电阻？11、用MOS管作有源电阻，器件工作在什么状态？12、在高速集成电路中，实现电容的方法有几种？13、什么是自谐振频率？实际使用时应注意什么？14、集成电路中集总电感有几种形式？15、提高电感品质因数的措施有哪些？16、用传输线作电感的条件是什么？17、集成电路设计中的分布元件主要指哪些？传输线的主要功能是什么？18、微带线设计时需要的电参数主要有哪些？19、形成微带线的基本条件是什么？20、相对于微带线，CPW的优缺点是什么？21、给出二极管的等效电路模型并说明各等效元件的含义。
22、二极管的噪声模型中有哪些噪声？23、双极型晶体管的EM模型是由谁于哪一年提出的？24、双极型晶体管的GP模型是由谁于哪一年提出的？25、美国加州伯克利分校在20世纪70年代末推出的SPICE软件中包含的三个内建MOS场效应管模型是什么？26、基于物理的深亚微米MOSFET模型是什么？哪一年推出的？模型考虑了哪些内容？第八章集成电路版图设计与工具1、什么是集成电路版图？它包含了哪些信息数据？版图与掩模有什么关系？2、不同工艺所对应的一套掩模一般有多少层？一层掩模是否仅对应于一种工艺制造中的一道？3、版图设计规则是有谁制定的？制定的依据是什么？是否不同的工艺其设计规则相同？4、设计者是否一定要遵守厂家提供的设计规则进行版图设计？为什么？5、设计规则中的单位有几种？哪一种最常用？为什么？6、集成电路版图上的基本图形通常有多少？7、设计规则中的最小宽度是指什么？并用图形加以说明。
8、设计规则中的最小间距是指什么？并用图形加以说明。
9、设计规则中的最小交叠是指什么？并用图形加以说明。
10、什么是图元？设计者是否可以自建图元？11、图元中，MOS管的可变参数有哪些？12、MOS器件的栅长与栅宽是指什么？13、说明MOS管串联与并联如何实现？各自的特点是什么？14、常用的集成电阻有哪些类型？说明方块电阻的含义。
15、常用的集成电容有哪些类型？16、版图设计准则主要有哪些？为什么还要遵守版图设计准则？17、什么是匹配器件？18、两个元器件之间的失配通常如何表示？19、什么是随机失配？通过什么方式可减小随机失配？20、什么是系统失配？通过什么方式可减小系统失配？21、系统失配的主要原因有哪些？22、通过版图设计技术降低系统失配的措施有哪些？23、把数字模块和模拟模块实现在同一衬底上会有什么影响？哪种电路对这种影响最敏感？24、抗干扰设计包括哪些方面？25、解决信号串扰问题的措施有哪些？26、为什么要进行寄生优化设计？27、降低寄生效应的版图设计技术有哪些？28、芯片的可靠性问题包括哪些方面？29、什么是天线效应？30、什么是Latch-Up效应？31、为什么要考虑进行静电放电ESD保护？32、什么是电学设计规则？它与几何设计规则有何不同？33、芯片的版图布局应考虑哪些方面？34、版图设计应注意哪些事项？35、对于差分形式的电路结构，在版图设计时应注意哪些问题以及采取哪些措施？36、当采用的工艺是多晶硅和多层金属时，布线一般如何考虑？第十二章集成电路的测试和封装1、芯片在晶圆上的测试是否需要在专门的测试台上进行？2、基本的芯片测试台由哪几部分组成？各部分功能是什么？3、为了测试芯片上的集成电路，芯片上需要设计什么才能与外界相连？测试时需要用到什么与其相连实现信号输入、输出与供电？4、哪些材料可以作为芯片封装的载体？5、利用导体作为芯片封装的载体有什么优点？适宜什么类型芯片的封装？6、标准载体的形式有很多，举出几个例子并加以说明。
7、共烧陶瓷封装主要应用于哪些领域？8、集成电路封装工艺流程有哪些？9、什么是芯片键合？10、利用什么进行绑定是最简单和最容易实现的技术？它的缺点是什么？11、什么技术可以最大限度地减小由引线产生的寄生电感？对哪些电路最具吸引力？12、倒装式连接技术的优点有哪些？13、对于高速和微波ICs，哪些原因促使采用黄铜板块作为基座进行封装？14、什么是混合集成？15、什么是微组装技术？16、什么是多芯片组件CMC？17、可测试性的3个重要方面是什么？每一种的含义是什么？18、什么是数字电路的完全测试和功能测试？19、可测试性设计包括哪些方面？20、什么是内建自测试技术？。