单片机原理及应用(陈燕)第8章 扩展存储器-PPT文档资料
合集下载
单片机原理及其应用课件第八章修订演示文稿
V ou tIRR F fV 2 R 4R E R fF B V 2 R 4E BF
n位D/A转换器
VoutV2RnEFB
D/A转换器的输出形式 电压输出 电流输出
输出加运放将电流转为电压。
D/A转换器的输入锁存 无锁存器
不能与P0直接相连。 有锁存器
能与P0直接相连。
2．D/A转换器的性能指标
分辨率： 分辨率是指D/A转换器的单位数字量引起的模拟 量输出的变化。一般定义为：输出满度与2n的比值。 例如： 8位D/A, 输出满度是5V，分辨率为5/28=19.5mv
转换精度： 转换精度指满度校准时，在全量程内，DAC的 实际模拟输出值与理论值的最大相对误差。
线性度： 线性度是指DAC的实际转换特性曲线和理想直线 之间的最大偏移误差。
2( VREF 256
B)
VREF
(B 128) VREF
128
图8-3-5 双极性DAC的接法
2．MCS-51与8位DAC的接口(输入端) MCS-51和DAC0832接口时，有三种连接方
式：
直通方式
单缓冲方式 (只有一路模拟量输出,或多路模拟 量输出但不要求同步)
双缓冲方式 (多路模拟量输出且要求同步)
8.3.2 MCS-51和D/A的接口
1．DAC的应用(输出端) DAC用作单极性电压输出 VoutV2R5E6FB DAC用作双极性电压输出（图8-3-5、表
8-3-1）
DAC用作程ห้องสมุดไป่ตู้放大器（图8-3-6 ）
+5V
VoutV2R5E6FB
图8-3-4 单极性DAC的接法
Vout －(2Vout1 VREF )
单片机原理及其应用课件第八章修订演示文稿
单片机原理与应用-第8章-单片机系统扩展设计ppt课件
收方式。
完整最新ppt
15
I2C总线实现的主要功能
①在主控器件和从控器件之间双向传送数据； ②构成无中央主控器件的多主总线； ③多主传送时，不发生错误； ④数据传送可以使用不同的位速率； ⑤串行时钟作为交接信号。
6
串行总线的类型
常用的串行总线有
• Motorola公司的SPI（Serial Peripheral Interface）总线
• Philips公司的I2C（Inter-Integrated Circuit）
• National Semiconductor公司的 MICROWIRE总线
• 现场总线CAN（Controller Area Network）总线等。
完整最新ppt
3
➢数据总线（DB）
✓ 数据总线由P0口提供，用D0～D7表示。
✓ P0口为三态双向口，是应用系统中使用最为频 繁的通道。所有单片微机与外部交换的数据、指 令、信息，除少数可直接通过P1口外，全部通过 P0口传送。
✓ 数据总线是并连到多个连接的外围芯片的数据线 上，而在同一时间里只能够有一个是有效的数据 传送通道。哪个芯片的数据通道有效，则由地址 线控制各个芯片的片选线来选择。
3.I2C总线上的数据传送速率可达100kb/s以上 。
完整最新ppt
返回 13
I2C总线
上拉电阻，集电极 （漏极）开路结构
完整最新ppt
返回 14
挂接在I2C 总线上的器件，根据其功能可分为两种 主控器件和从控器件。
• 主控器件：控制总线存取，产生串行时钟（SCL） 信号，并产生启动传送及结束传送的器件，总线 必须由一个主控器件控制。主控器件一般称主器 件。
能分时用作地址线。 ✓ P0口输出的低8位地址A0-A7必须用锁存器锁存。
最新单片机原理及应用C语言版8ppt课件
8.3.1 扩展存储器概述
存储器扩展的核心问题是存储器的编址问 题。所谓编址就是给存储单元分配地址。
由于存储器通常由多个芯片组成，为此存 储器的编址分为两个层次：
即存储器芯片的选择和存储器芯片内部存 储单元的选择。
8.3.1 扩展存储器概述
一、地址线的译码
存储器芯片的选择有两种方法：线选法和 译码法。
其中，G1、G2A、G2B为控制端。只有 当G1为“1”，且G2A、G2B均为“0”时，译 码器才能进行译码输出。否则译码器的8个 输出端全为高阻状态。
译码输入端与输出端之间的译码关系如 表8-1所示。
8.3.1 扩展存储器概述
表8-1 74LS138的译码关系 CBA编码 000 001 010 011 100 101 110 111 输出有效位 Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7
8.3 扩展并行数据存储器
数据存储器即随机存取存储器（Random Access Memory，RAM），用于存放可随时 修改的数据信息。
单片机使用的主要是静态RAM。 MCS-51系列单片机片外数据存储器的空 间可达64KB，而片内数据存储器的空间只 有128B或256B。如果片内的数据存储器不 够用时，则需进行数据存储器的扩展。
+5V
P0.0
D0 Q0
P0.1
D1 Q1
P0.2
D2 Q2
P0.3
D3 Q3
P0.4
D4 Q4
P0.5
D5 Q5
P0.6
D6 Q6
P0.7
D7 Q7
LE VCC
89C52
74HC244
Q0 D0
+
WR P2.0 RD
最新课件-单片机原理与应用第8章MCS51单片机系统的扩展技术 精品
16
扩展并行输出口
带数据使能端正边沿触发的高速 D触发器 74377
17
扩展并行输出口
三态正边沿触发的高速 D触发器 74374
18
19
4.3.3 可编程并行I/O接口
20
8255A应用实例
21
8255A各端口的地址 A口：0111 1111 1111 1100B 7FFCH B口：0111 1111 1111 1101B 7FFDH C口：0111 1111 1111 1110B 7FFEH 控制 ：0111 1111 1111 1111B 7FFFH
一、串行扩展特点：
最大程度发挥最小系统的资源功能。 简化连接线路，缩小印板面积。 扩展性好，可简化系统的设计。 串行扩展的缺点: 数据吞吐容量较小，信号传输速度较慢，但 随着CPU芯片工作频率的提高，以及串行扩展芯片 功能的增强，这些缺点将逐步淡化。 ⑴ ⑵ ⑶ ⑷
24
4.6 串行扩展总线接口技术
27
4.6 串行扩展总线接口技术
4、MCS-51移位寄存器串行扩展 MCS-51的UART(Universal Asynohronous Receiver/Transmitter)有4种工作方式，其中 方式0为同步移位寄存器工作方式，通过移位 寄存方式，可将串行数据并行输出，也可以将 并行数据串行输入。
2
MCS-51单片机的最小应用系统
3
MCS-51单片机的最小应用系统
51系列单片机有很强的外部扩展能力。外部扩展 可分为并行扩展和串行扩展两大形式。
早期的单片机应用系统以采用并行扩展为多，近 期的单片机应用系统以采用串行扩展为多。 外部扩展的器件可以有ROM、RAM、I/O口和其他 一些功能器件，扩展器件大多是一些常规芯片，有典 型的扩展应用电路，可根据规范化电路来构成能满足 要求的应用系统。
单片机原理及应用 蔡启仲 第8章 51单片机的系统扩展
避免单片机发出一个地址时，同时访问两个单元，发生数 据冲突。这就是存储器地址空间分配问题。 从硬件上看：它们应用控制总线中不同的控制线，读 片外程序存储器的控制信号为 PSEN （取指），读、写外 部数据存储器和外部扩展部件的控制信号分别为 RD 和 从软件上看： WR ；
MOVC：读片外程序存储器的指令
注意：“片选”和“单元选择”都是单片机通过地址 线一次发出的地址信号来完成选择。
20
通常把单片机系统的地址线笼统地分为低位地址线和 高位地址线，“片选”都是使用高位地址线。实际上，16条 地址线中的高、低位地址线的数目并不是固定的，只是习惯 上把用于 “单元选择”的地址线，都称为低位地址线，其余
寄存器单元的选择。
（2）数据总线（Data Bus，DB）：用于单片机与外部 存储器之间或与I/O接口之间传送数据，数据总线是双向 的。 （3）控制总线（Control Bus，CB）：控制总线是单片 机发出的各种控制信号线。
7
8.1.2 51单片机系统总线的构成 由于单片机要兼顾最小系统和系统扩展的应用，其引 脚数目受到限制，多数引脚处于多功能复用状态，为此，
11
8.1.3 单片机系统总线驱动能力扩展 (1) 总线的驱动能力 在51单片机应用系统中，所有扩展的外部部件都要通 过单片机的三总线驱动，由于总线的驱动电流总是有限的， 当应用系统规模过大，扩展所接的外部芯片多，超过了系 统总线的驱动能力时，就必须进行总线驱动。 (2) 总线的驱动扩展方法 所谓总线驱动，通常是指通过外接一些相应的驱动电 路，在电路逻辑不变的前提下，增加总线驱动负载的能力。 由于地址总线和控制总线是单向的，扩展驱动能力时，可 采用单向总线驱动器。而数据总线是双向的，必须采用双 向三态驱动器进行数据总线驱动能力的扩展。
MOVC：读片外程序存储器的指令
注意：“片选”和“单元选择”都是单片机通过地址 线一次发出的地址信号来完成选择。
20
通常把单片机系统的地址线笼统地分为低位地址线和 高位地址线，“片选”都是使用高位地址线。实际上，16条 地址线中的高、低位地址线的数目并不是固定的，只是习惯 上把用于 “单元选择”的地址线，都称为低位地址线，其余
寄存器单元的选择。
（2）数据总线（Data Bus，DB）：用于单片机与外部 存储器之间或与I/O接口之间传送数据，数据总线是双向 的。 （3）控制总线（Control Bus，CB）：控制总线是单片 机发出的各种控制信号线。
7
8.1.2 51单片机系统总线的构成 由于单片机要兼顾最小系统和系统扩展的应用，其引 脚数目受到限制，多数引脚处于多功能复用状态，为此，
11
8.1.3 单片机系统总线驱动能力扩展 (1) 总线的驱动能力 在51单片机应用系统中，所有扩展的外部部件都要通 过单片机的三总线驱动，由于总线的驱动电流总是有限的， 当应用系统规模过大，扩展所接的外部芯片多，超过了系 统总线的驱动能力时，就必须进行总线驱动。 (2) 总线的驱动扩展方法 所谓总线驱动，通常是指通过外接一些相应的驱动电 路，在电路逻辑不变的前提下，增加总线驱动负载的能力。 由于地址总线和控制总线是单向的，扩展驱动能力时，可 采用单向总线驱动器。而数据总线是双向的，必须采用双 向三态驱动器进行数据总线驱动能力的扩展。
《单片机原理及应用教程》第8章：MCS-51单片机的系统扩展
它将低位地址作为芯片的片内地址，而用译码器对高位地址线进行译码， 译出的信号作为片选线。一般采用74LS138(3-8)，74LS154(4-16)，或 CPLD等来实现译码。下面以74LS138为例来讲述其应用方法。
A0
…
6116
A10
A0 A1 8255 CE
AD0
… AD7
8155 IO/M CE
P0.0 P0.1 D0 D1 Q0 Q1 A0 A1 D0 D1 D2 D3 D4 D5 D6 D7 PB0～ 7 8
8051
P0.2 P0.3 P0.4 P0.5 P0.6 P0.7
82C55
PC0～ 7 8
例程如下： ORG 0000H ;上电复位程序入口 AJMP MAIN ;转移到以MAIN为标号的程序入口； ORG 0040H ;主程序存放在以0040H单元开始的空间内 MAIN: MOV SP, #60H ;将堆栈调至60H单元处 MOV DPTR, #0FEFFH ;将82C55的控制字节地址赋给数据指针 MOV A, #8BH ;将数据8BH传送给A MOVX @DPTR, A ;由A将8BH这个控制字写入82C55的控制单元 MOV DPTR, #0FEFCH ;数据指针指向A端口 MOV A, #3FH ;将3FH这个数传送给A MOVX @DPTR, A ;由A将数据传送到DPTR制定的字节地址 MOV DPTR, #0FEFDH ;将B口的地址传送给数据指针 MOVX A, @DPTR ;将B口的数据传送给A MOV 30H, A ;通过A将B口内的数据传送到30H单元内 MOV DPTR, #0FEFEH ;把端口C的地址赋予数据指针 MOVX A, @DPTR ;把C内的数据传送给A MOV 31H, A ;通过A把数据传送到31H单元内 END ;整个程序结束
最新课件-单片机原理及应用电子教案第8章单片机小系统及片外扩展 推荐
2020/10/19 13
• 图8-3为89C51（MCU）与MCM2814（E2PROM） 的硬件连接图。
图8-3 SPI总线接口原理图
2020/10/19 14
• 图8-3中，P1.0模拟MCU的数据输出端（MOSI）， P1.1模拟SPI的SCK输出端，P1.2模拟SPI的从机选 择端，P1.3模拟SPI的数据输入端（MISO）。
•图8-2 SPI串行总线典型时序图
2020/10/19
11
2. 89C51单片机串行扩展SPI外设接口的方法
1） 用一般I/O口线模拟SPI操作 • 对于没有SPI接口的89C51来说，可使用软件来模
拟SPI的操作，包括串行时钟、数据输入和输出。 • 对于不同的串行接口外围芯片，它们的时钟时序
是不同的。 • 对于在SCK的上升沿输入（接收）数据和在下降
• 从器件只能在主机发命令时,才能接收或向 主机传送数据。
• 其数据的传输格式是高位（MSB）在前， 低位(LSB）在后。
2020/10/19
9
• 当SPI工作时，在移位寄存器中的数据逐位 从输出引脚（MOSI）输出（高位在前）， 同时从输入引脚（MISO）接收的数据逐位 移到移位寄存器（高位在前）。
• 当SPI接口上有多个SPI接口的单片机时，应 区别其主从地位，在某一时刻只能由一个单片 机为主器件。
• 图8-1中MCU（主）为主器件，MCU（从）为 从器件。
2020/10/19
8
• SPI有较高的数据传送速度，主机方式最高 速率可达1.05 Mb/s，目前不少外围器件都 带有SPI接口。
• 在大多数应用场合中，使用1个MCU作为主 机，控制数据向1个或多个从外围器件的传 送。
沿输出（发送）数据的器件，一般应取图8-3中的 串行时钟输出P1.1的初始状态为1；在允许接口芯 片后，置P1.1为0。
• 图8-3为89C51（MCU）与MCM2814（E2PROM） 的硬件连接图。
图8-3 SPI总线接口原理图
2020/10/19 14
• 图8-3中，P1.0模拟MCU的数据输出端（MOSI）， P1.1模拟SPI的SCK输出端，P1.2模拟SPI的从机选 择端，P1.3模拟SPI的数据输入端（MISO）。
•图8-2 SPI串行总线典型时序图
2020/10/19
11
2. 89C51单片机串行扩展SPI外设接口的方法
1） 用一般I/O口线模拟SPI操作 • 对于没有SPI接口的89C51来说，可使用软件来模
拟SPI的操作，包括串行时钟、数据输入和输出。 • 对于不同的串行接口外围芯片，它们的时钟时序
是不同的。 • 对于在SCK的上升沿输入（接收）数据和在下降
• 从器件只能在主机发命令时,才能接收或向 主机传送数据。
• 其数据的传输格式是高位（MSB）在前， 低位(LSB）在后。
2020/10/19
9
• 当SPI工作时，在移位寄存器中的数据逐位 从输出引脚（MOSI）输出（高位在前）， 同时从输入引脚（MISO）接收的数据逐位 移到移位寄存器（高位在前）。
• 当SPI接口上有多个SPI接口的单片机时，应 区别其主从地位，在某一时刻只能由一个单片 机为主器件。
• 图8-1中MCU（主）为主器件，MCU（从）为 从器件。
2020/10/19
8
• SPI有较高的数据传送速度，主机方式最高 速率可达1.05 Mb/s，目前不少外围器件都 带有SPI接口。
• 在大多数应用场合中，使用1个MCU作为主 机，控制数据向1个或多个从外围器件的传 送。
沿输出（发送）数据的器件，一般应取图8-3中的 串行时钟输出P1.1的初始状态为1；在允许接口芯 片后，置P1.1为0。
单片机第八章 扩展术
(1) 线选法：
利用单片微机的最高几位空余的地址线中一根作
为某一片存储器芯片或I/O接口芯片的“片选” 控制线 。 (2) 译码法： 用译码器对空余的高位地址线进行译码，而译码
器的输出作为“片选” 控制线。 部分地址线参加译码时，称为部分地址译码，这时 芯片的地址会有重叠。16根地址线全部参加译码的，称 为全地址译码。
8.2 程序存储器的扩展
EA 为片外程序存储器读选择信号。正常运行
时，EA 引脚不能浮空。
扩展片外程序存储器的硬件电路
常用EPROM芯片的管脚见图8–8。 例：扩展16K× 8位片外程序存储器 如图8–9所示。在电路中 EA 是接高电平的。 27128A是16KB容量的EPROM，所以用到了14根地
由于速度上的差异，使得数据的I/O传送只能以异步方式进行， 即只能在确认外设已为数据传送作好准备的前提下才能进行I/O 操作。 ②三态缓冲
数据输入时，输入设备向CPU传送的数据也要通过数据总线， 为了维护数据总线上数据传送的有秩序，因此只允许当前时刻正 在进行数据传送的数据源使用数据总线，其它数据源都必须与数 据总线处于隔离状态。为此要求接口电路能为三态缓冲功能。 ③数据转换
在单片微机应用系统中，为了唯一地选择片外某一存 储单元或I/O端口，需要进行二次选择。
一是必须先找到该存储单元或I/O端口所在的芯片， 一般称为“片选”
二是通过对芯片本身所具有的地址线进行译码，然后 确定唯一的存储单元或I/O端口，称为“字选”。
―片选” 保证每次读或写时，只选中某一片存储器
芯片或I/O接口芯片。
⑶ 程序中断方式 当外设为数据传送作好准备之后，就向CPU发出中断 请求，CPU响应中断请求之后，转去为外设的数据输入输出 服务。待服务完成之后，CPU再继续执行被中断的原程序。
利用单片微机的最高几位空余的地址线中一根作
为某一片存储器芯片或I/O接口芯片的“片选” 控制线 。 (2) 译码法： 用译码器对空余的高位地址线进行译码，而译码
器的输出作为“片选” 控制线。 部分地址线参加译码时，称为部分地址译码，这时 芯片的地址会有重叠。16根地址线全部参加译码的，称 为全地址译码。
8.2 程序存储器的扩展
EA 为片外程序存储器读选择信号。正常运行
时，EA 引脚不能浮空。
扩展片外程序存储器的硬件电路
常用EPROM芯片的管脚见图8–8。 例：扩展16K× 8位片外程序存储器 如图8–9所示。在电路中 EA 是接高电平的。 27128A是16KB容量的EPROM，所以用到了14根地
由于速度上的差异，使得数据的I/O传送只能以异步方式进行， 即只能在确认外设已为数据传送作好准备的前提下才能进行I/O 操作。 ②三态缓冲
数据输入时，输入设备向CPU传送的数据也要通过数据总线， 为了维护数据总线上数据传送的有秩序，因此只允许当前时刻正 在进行数据传送的数据源使用数据总线，其它数据源都必须与数 据总线处于隔离状态。为此要求接口电路能为三态缓冲功能。 ③数据转换
在单片微机应用系统中，为了唯一地选择片外某一存 储单元或I/O端口，需要进行二次选择。
一是必须先找到该存储单元或I/O端口所在的芯片， 一般称为“片选”
二是通过对芯片本身所具有的地址线进行译码，然后 确定唯一的存储单元或I/O端口，称为“字选”。
―片选” 保证每次读或写时，只选中某一片存储器
芯片或I/O接口芯片。
⑶ 程序中断方式 当外设为数据传送作好准备之后，就向CPU发出中断 请求，CPU响应中断请求之后，转去为外设的数据输入输出 服务。待服务完成之后，CPU再继续执行被中断的原程序。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
系统总线。
系统总线按功能通常分为3组，如图8-1所示。
4
（1）地址总线（Address Bus，AB）：用于传送单片机发
出的地址信号，以便进行存储单元和I/O接口芯片中的寄
存器单元的选择。 （2）数据总线（Data Bus，DB）：用于单片机与外部存
储器之间或与I/O接口之间传送数据，数据总线是双向的。
2
8.1 系统扩展结构
AT89S51单片机采用总线结构，使扩展易于实现， AT89S51单片机系统扩展结构如图8-1所示。
图8-1 AT89S51单片机的系统扩展结构
3
由图8-1可以看出，系统扩展主要包括存储器扩展和I/O
接口部件扩展。 AT89S51单片机的存储器扩展即包括程序存储器扩展 又包括数据存储器扩展。AT89S51单片机采用程序存储 器空间和数据存储器空间截然分开的哈佛结构。扩展后， 系统形成了两个并行的外部存储器空间。 系统扩展是以AT89S51为核心，通过总线把单片机与 各扩展部件连接起来。因此，要进行系统扩展首先要构造
（4） E A 为片内、片外程序存储器的选择控制信号。
可见，AT89S51的4个并行I/O口，由于系统扩展的需 要，真正作为数字I/O用，就剩下P1和P3的部分口线了。
8
8.2 地址空间分配和外部地址锁存器
本节讨论如何进行存储器空间的地址分配，并介绍用
于输出低8位地址的常用的地址锁存器。 8.2.1 存储器地址空间分配 实际系统设计中，既需要扩展程序存储器，又需要扩 展数据存储器，如何把片外的两个64KB地址空间分配给
15
16
第8章 AT89S51单片机 外部存储器的扩展
1
内容概要
许多情况，片内的存储器资源还不能满足需要，为此需 AT89S51单片机进行外部程序存储器和外部数据存储器的扩 展。 由于有时需要扩展多片芯片，首先介绍AT89S51单片机的
两个外部存储器空间的地址分配的两种方法，即线选法和译
码法。最后介绍扩展外部程序存储器和外部数据存储器的具 体设计。
11
2．译码法
使用译码器对AT89S51单片机的高位地址进行译码， 译码输出作为存储器芯片的片选信号。这种方法能够有效 地利用存储器空间，适用于多芯片的存储器扩展。常用的 译码器芯片有74LS138（3线-8线译码器）、74LS139 （双2线-4线译码器）和74LS154（4线-16线译码器）。 若全部高位地址线都参加译码，称为全译码；若仅部分高 位地址线参加译码，称为部分译码。
2．P2口的口线作为高位地址线
P2口用作系统的高8位地址线，再加上地址锁存器提供的 低8位地址，便形成了系统完整的16位地址总线。
6
使单片机系统的寻址范围达到64KB。
图8-2
AT89C51单片机扩展的片外三总线
7
3．控制信号线
除地址线和数据线外，还要有系统的控制总线。这些信 号有的就是单片机引脚的第一功能信号，有的则是P3口 第二功能信号。包括： （1） P S E N 作为外扩程序存储器的读选通控制信号。 （2）R D 和 W R 为外扩数据存储器和I/O的读、写选通 控制信号。 （3）ALE作为P0口发出的低8位地址锁存控制信号。
各个程序存储器、数据存储器芯片，使一个存储单元只对
应一个地址，避免单片机发出一个地址时，同时访问两个 单元，发生数据冲突。这就是存储器地址空间分配问题。
9
AT89S51单片机发出的地址码用于选择某个存储器单元， 外扩多片存储器芯片中，单片机必须进行两种选择：一是选 中该存储器芯片，这称为“片选”，未被选中的芯片不能被 访问。二是在“片选”的基础上再根据单片机发出的地址码 来对“选中” 芯片的某一单元进行访问，即“单元选择”。 为实现片选，存储器芯片都有片选引脚。同时也都有多条 地址线引脚，以便进行单元选择。注意，“片选”和“单元 选择”都是单片机通过地址线一次发出的地址信号来完成选 择。 通常把单片机系统的地址线笼统地分为低位地址线和高位 地址线，“片选”都是使用高位地址线。实际上，16条地址 线中的高、低位地址线的数目并不是固定的，只是习惯上把 用于 “单元选择”的地址线，都称为低位地址线，其余的为 10 高位地址线。
常用的存储器地址空间分配方法有两种：线性选择法（简称 线选法）和地址译码法（简称译码法），下面介绍。 1．线选法 是直接利用系统的某一高位地址线作为存储器芯片（或I/O
接口芯片）的“片选”控制信号。为此，只需要把用到的
高位地址线与存储器芯片的“片选”端直接连接即可。 线选法优点是电路简单，不需要另外增加地址译码器硬件电 路，体积小，成本低。缺点是可寻址的芯片数目受到限制。 另外，地址空间不连续，每个存储单元的地址不唯一，这 会给程序设计带来不便，只适用于外扩芯片数目不多的单 片机系统的存储器扩展。
（3）控制总线（Control Bus，CB）：控制总线是单片机 发出的各种控制信号线。
5
如何来构造系统据总线 AT89S51受引脚数目限制，P0口既用作低8位地址总线， 又用作数据总线（分时复用），因此需增加一个8位地址锁存 器。AT89S51访问外部扩展的存储器单元或I/O接口寄存器时， 先发出低8位地址送地址锁存器锁存，锁存器输出作为系统的 低8位地址（A7~ A0）。随后，P0口又作为数据总线口 （D7~ D0），如图8-2所示。
图8-3 74LS138引脚图
13
Y5 Y7 Y6 Y0 Y4 Y2 Y1 Y3 G2B G2A
14
（2）74LS139
双2线-4线译码器。这两个译码器完全独立，分别有各自 的数据输入端、译码状态输出端以及数据输入允许端，其 引脚如图8-4所示，真值表见表8-2（只给出其中一组）。
图8-4 74LS139引脚图
12
下面介绍常用的译码器芯片。
（1）74LS138
3线-8线译码器，有3个数据输入端，经译码产生8种状态。 引脚如图8-3所示，真值表见表8-1。由表8-1可见，当译码 器的输入为某一固定编码时，其输出仅有一个固定的引脚 输出为低电平，其余的为高电平。输出为低电平的引脚就 作为某一存储器芯片的片选信号。