电子技术基础第7章
阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解(7-11章)【圣才出品】
圣才电子书 十万种考研考证电子书、题库视频学习平台
存储矩阵中选出指定单元，并把其中数据送到输出缓冲器。 （3）输出缓冲器的作用是提高存储器带负载能力，实现对输出状态的三态控制，便与 系统的总线连接。
图 7-1 ROM 的电路结构框图
2．可编程只读存储器（PROM） PROM 初始时所有存储单元中都存入了 1，可通过将所需内容自行写入 PROM 而得到 要求的 ROM。PROM 的总体结构与掩模 ROM 一样，同样由存储矩阵、地址译码器和输出 电路组成。 PROM 的内容一经写入以后，就不可能修改了，所以它只能写入一次。因此，PROM 仍不能满足研制过程中经常修改存储内容的需要。
3 / 127
圣才电子书 十万种考研考证电子书、题库视频学习平台
分组成，如图 7-4 所示。 ①存储矩阵由许多存储单元排列而成，每个存储单元能存储 1 位二值数（1 或 0），既 可以写入 1 或 0，又可以将存储的数据读出； ②地址译码器一般都分成行地址译码器和列地址译码器。行地址译码器将输入地址代码 的若干位译成某一条字线的输出高、低电平信号，从存储矩阵中选中一行存储单元；列地址 译码器将输入地址代码的其余几位译成某一根输出线上的高、低电平信号，从字线选中的一 行存储单元中再选 1 位（或几位），使这些被选中的单元经读/写控制电路与输入/输出端接 通，以便对这些单元进行读、写操作；
圣才电子书 十万种考研考证电子书、题库视频学习平台
第 7 章 半导体存储器
7.1 复习笔记
一、概述 半导体存储器是一种能存储大量二值信息（或称为二值数据）的半导体器件。半导体存 储器的种类很多，从存、取功能上可以分为只读存储器（ROM）和随机存储器（RAM）。 只读存储器在正常工作状态下只能从中读取数据，不能快速地随时修改或重新写入数 据。ROM 的优点是电路结构简单，而且在断电以后数据不会丢失。它的缺点是只适用于存 储那些固定数据的场合。只读存储器中又有掩模 ROM、可编程 ROM（PROM）和可擦除 的可编程 ROM（EPROM）几种不同类型。 随机存储器与只读存储器的根本区别在于，正常工作状态下就可以随时快速地向存储器 里写入数据或从中读出数据。根据所采用的存储单元工作原理的不同，又将随机存储器分为 静态存储器（SRAM）和动态存储器（DRAM）。
(完整版)电力电子技术第7章复习题答案
第7章 PWM控制技术复习题第1部分：填空题1.PWM控制的理论基础是面积等效原理，即冲量相等而形状不同的窄脉冲加在具有惯性的环节上时，其效果基本相同。
2.根据“面积等效原理”，SPWM控制用一组等幅不等宽的脉冲（宽度按正弦规律变化）来等效一个正弦波。
3.PWM控制就是对脉冲的__宽度____进行调制的技术；直流斩波电路得到的PWM波是等效_直流___波形，SPWM控制得到的是等效_正弦___波形。
4.PWM波形只在单个极性范围内变化的控制方式称__单极性___控制方式，PWM波形在正负极性间变化的控制方式称__双极性______控制方式，三相桥式PWM型逆变电路采用__双极性______控制方式。
5.SPWM波形的控制方法：改变调制信号u r的幅值可改变基波幅值；改变调制信号u r的频率可改变基波频率；6.得到PWM波形的方法一般有两种，即_调制法__和_计算法_，实际中主要采用_调制法_。
7.根据载波和信号波是否同步及载波比的变化情况，PWM调制方式可分为_同步调制__和_异步调制__。
一般为综合两种方法的优点，在低频输出时采用_异步调制_方法，在高频输出时采用_同步调制_方法。
8.在正弦波和三角波的自然交点时刻控制开关器件的通断，这种生成SPWM波形的方法称_自然采样法___，实际应用中，采用_规则采样法______来代替上述方法，在计算量大大减小的情况下得到的效果接近真值。
9.正弦波调制的三相PWM逆变电路，在调制度α为最大值1时，直流电压利用率为__0.866____，采用_梯形____波作为调制信号，可以有效地提高直流电压利用率，但是会为电路引入__低次谐波_____。
10.PWM逆变电路多重化联结方式有_变压器方式______和_电抗器方式____，二重化后，谐波地最低频率在____2__ωc附近。
11.从电路输出的合成方式来看，多重逆变电路有串联多重和并联多重两种方式。
电压型逆变电路多用__串联___多重方式；电流型逆变电路多采用_并联____多重方式。
电子技术基础第七章习题与解答
6. 如图所示为稳压管稳压电路.负载电阻RL由开路变到2K ,输入电压Ui波动 为±10%,若要求直流输出电压 UO=12V,如何选择稳压管DZ和限流电阻R. 解: 1.稳压管的选取: Uz=Uo=12V I zmax=(2~3)IＬmax ２．输入电压Ｕi的确定 Ｕi＝（２~３）Ｕo,, 选： Ｕi=28V, 因为
0.9U i − 12V 2mA + 6mA
30.8V − 12V 25.2 − 12 <R< 18mA 8mA
1.05K <R<1.7K 选 Ｒ＝1.5K
７．电路如图所示，求下列几种情况下输出端Ｆ的电位ＵＦ及各元 件中流过的电流．设Ｒ＝１Ｋ （１）ＵＡ＝ＵＢ＝０Ｖ （２）ＵＡ＝３Ｖ；ＵＢ＝０Ｖ； （３）ＵＡ＝ＵＢ＝－３Ｖ． 解： （１）ＵＦ＝０Ｖ，Ｉ＝１０Ｖ／１Ｋ＝１０mA （２）ＵＦ＝０Ｖ，Ｉ＝１０Ｖ／１Ｋ＝１０mA （３）ＵＦ＝－３Ｖ，Ｉ＝１３Ｖ／１Ｋ＝１３mA Ｒ
5. 两个稳压管Dz1和Dz2的稳压值分别为8.6V和5.4V,正向压降均 为0.6V,设输入电压Ui和R满足稳压要求. (1)要得到6V和14V电压,试画出稳压电路; (2)若将两个稳压管串联连接,可有几种形式?各自的输出电压是 多少?
解 (1) 得到6V和14V电压,稳压电路可如图1图2连接
(2) 若将两个稳压管串联连接,可有4种形式,各自输出的电 压是: 6V, 14V, 9.2V, 1.2V
I
L max
=
U R
o L
=
12 V = 6 mA 2 kΩ
选 IＺmax＝３ IＬmax＝１８mA，IZmin=2mA 根据题意 负载开路时 IＬmin=0
R的选择按下式确定：
U
i; R <
电子技术基础第7章时序逻辑电路课件
7.2 防止空翻的触发器
7.2.1 主从型JK触发器
3.主从触发器的一次翻转问题 由于主从JK触发器存在“一次变化”问题，在CP脉冲为高电平期间，如果JK端出现 一定宽度的正向干扰。因此，在使用主从JK触发器时，一般要求在CP=1期间，JK的状态 保持不变;若需要改变J、K的状态，应在CP=0期间进行。
2.集成D触发器
D触发器74HC74
7.3 集成触发器
7.3.2 触发器的时间参数
1.最高时钟频率fmax 2.传输延迟时间 3.建立时间tset 4.保持时间th
7.4 二进制计数器 7.4.1 异步二进制计数器
1.异步二进制加法计数器
异步二进制加法计数器原理图
7.4 二进制计数器 7.4.1 异步二进制计数器
7.2 防止空翻的触发器 7.2.2 边沿触发器
2.负边沿JK触发器 （1）电路组成及逻辑符号
负边沿JK触发器
7.2 防止空翻的触发器
7.2.2 边沿触发器 2.负边沿JK触发器 （2）逻辑功能 触发器输出状态的变化发生在CP的下降沿，而次态输出仅取决于CP下降沿到达时到
J、K的状态，时钟的其他时间J、K值都可以变化，因而它的抗干扰能力强。
7.2 防止空翻的触发器 7.2.2 边沿触发器
3.T触发器 把JK触发器的两个输入端J、K接在一起成为一个输入端，并称之为T输入端，就构成 了T触发器
T触发器
7.3 集成触发器 7.3.1 集成触发器的品种和类型
1.集成JK触发器
JK触发器HC76
7.3 集成触发器 7.3.1 集成触发器的品种和类型
4.扭环计数器
扭环计数器
7.5 十进制计数器 7.5.1 同步十进制加法计数器
数字电子技术基础 周良权 3版 第7章
第7章 数/模和模/数转换器7.1 二 模拟电压 7.2 R7.3 REF 1082VN -⨯7.4 c 7.5 a 7.6 b 7.7 × 7.8 √ 7.9 √7.10 A/D 转换器电子产品有电子秤、数字式电压表、数字式电子温度计、数字式血压计等；D/A 转换器电子产品有VCD 播放机、DVD 播放机、MP3音乐播放机、数字电视机等.7.11 单极性输出电压计算公式为式REF O 1010(7.2.8):2Vu N =-⋅，双极性输出电压为式()B O REF (7.2.10):1024N u V =⋅补.211027C(H)21671612(636)=⨯+⨯+=211006F(H)01661615(111)=⨯+⨯+= 21101BD(H)=116111613(445)⨯+⨯+=补码最高位为1，为负数；最高位为0为正数即为原码[]2181010(27C(H))07C(H)1(182)(1168162)(386)=-+=-=-⨯+⨯+=-补反()()21101006F(H)01661615(111)=⨯+⨯+=补 ()()2110101BD(H)=116111613(445)⨯+⨯+=补单极性输出电压：O 1027C(H):636 6.21V 1024u =-⨯=- O 1006F(H):111 1.084V 1024u =-⨯=-O 101BD(H):445 4.346V 1024u =-⨯=-双极性输出电压：O 386(27C(H)):10 3.77V 1024u -=⨯=-补()O 11106F(H):10 1.084V 1024u =⨯=补 ()O 4451BD(H):10 4.346V 1024u =⨯=补 7.12 （1）在2°R 支路上电流为1REF REF n 111222n n n V V I D R R ----==⋅ 依次可得各电阻支路上电流为2REF REF 221222n n n n V V I D R R ----==⋅3REF REF 3321222n n n n V V I D R R----==⋅⋅1REF 11122n V I D R -=⋅⋅0REF 00122n V I D R -=⋅⋅流向运算反相端的总电流为1REFN i B B 10,2n n i V I I N N R--====∑⋅2°11o 1122n n D D D --+++⋅ 故O N f u I R =-⋅（2）当REF f 110V,2V R R =+=，位数为n =8时，输入数码为D9（H ） 其10B 101316916(217)N =⨯+⨯=故O 1810V 110V 10V2172172178.47V 225622n u R R -=-=-⨯=-⨯=-⋅分辨率为：REF 81110V =0.039V =39mV 2562V =⨯绝对精度为：1110VLSB =0.0195V =19.5mV 22256±±=±±7.13 (1)设D 9~D 0的10位二进制数对应的十进制数值N B 则REFB O1B B 10B ,2V V I N I R R==⋅()REFB O O1B f B f 10B 2V V u I I R N R R R ⎛⎫=-+=-+ ⎪⎝⎭⋅⋅，而R B =10k Ω(2)当D 9~D 0为全1时，要求O 5V u =-则10REF B O 10B (21)105V 210V V u R ⎡⎤=--+⨯=-⎢⎥⨯⎣⎦ ①R 为AD7520内的等效电阻10k Ω当D 9~D 0为全0，要求O 5V u =+°则REF B O 100105V 10210VV u ⎛⎫=-⨯+=+ ⎪⨯⎝⎭⋅ ②由式②B 105V 10V-⨯=+，故B 5V V =-，代入①得()10REF 10521105V 10210V-⎡⎤--+=-⎢⎥⨯⎣⎦⋅⋅，解得REF 10V V ≈+因而()REF 9REF REF O B B 101012102V 102102V V V u N N ⎛⎫- ⎪=-+⨯=-- ⎪⨯ ⎪⎝⎭⋅输入数码与O u 极性及数位如下表所示B 补补210作为单极性输出电路的输入代码，代入式（7.2.8）REF O110(380)380 3.711V 10241024V u =-=-⨯=-⋅再按照电路图7.2.5可计算出双极性输出电压o1REF O f 11 3.7111010 1.289V 210210u V u R R R ⎛⎫-⎛⎫=-+=-+⨯=- ⎪ ⎪⨯⎝⎭⎝⎭⋅（2）当（N B ）补为17C(H)=(010*******)补，最高位取反后，为210(1101111100)(892)=作为单极性输出电路的输入代码，代入式（7.2.8）REF O1B 108928.711V 10241024V u N =-=-⨯=-再按电路图7.2.5可计算出双极性输出电压为o1REF O f 118.7111010 3.711V 210210u V u R R R ⎛⎫-⎛⎫=-+=-+⨯= ⎪ ⎪⨯⎝⎭⎝⎭⋅上述结果与[例2.2.2]计算结果相同. 7.15 根据图题7.15电路可知REF O B B B 1010101010222V u N N N -=-=-=⋅ 而54LS192为可逆十进制计数器,即当Q 3Q 2Q 1Q 0为全0时，或非门出1，使D 触发器Q 翻转一次，若Q 为1，则CP U 有时钟脉冲信号，而CP D =1，LS192进行加法计数，而AD7520的D 3D 2D 1D 0由0000~1001逐步递增变化，当由1001变为0000时，D 触发器又翻转一次使Q =0，使可逆计数器CP U =1，而CP D 有时钟脉冲信号，执行减法计数，由1001~0000逐步递减变化计数. 而O u 值根据D 3~D 0的数码每变化递增或递减一位，输出O u 变化值为REF 101019.765mVV ⨯==的级差.其u O 输出模拟电压与数码关系如下表所示 其输出u O 的波形如图题解7.15所示.图题解7.157.16 (1)()O(max)102120000.005n u δ-≥==，故n =11位. (21)n -为n 位全1，即输出满刻度值的输入数码.（2）85V 5V0.0196V =19.6mV 256121==--为分辨率因()8REF 8215V 2V -=，故REF 5V V =. （3）即分辨率121n -≤0.2%故()1215000.002n -≥=. 应取n =9位 7.17 (1)根据图示电路,当被转换的输入模拟电压I u 大于某一个比较器反相输入端的基准电压i u -，则在此比较器的输出oi u 以下均为1，再通过编码器输出，其相应数码为D 2~D 0. 根据电路可列出下式关系：D 2=Q 4、1642642D Q Q Q Q Q Q ==+⋅⋅，07654321D Q Q Q Q Q Q Q =⋅⋅⋅⋅⋅⋅ =7654321Q Q Q Q Q Q Q +++⋅⋅⋅（2）按表题解7.17列出输入电压I u 与寄存器状态和输出数字关系：出电压O 0u >的情况，这时在O 0u >时刻，输出数字量为全0并产生溢出，而比较器输出O 0u =（若比较器用双电源会使O 0u <），则门控G 与非门被封，计数器不再计数. 计数器输出全0. 7.19 （1）当双积分A/D 转换器，计数器为n =10，在n 位计数器Q n =1，其所需时间为cp cp122n n T t f ==⋅，则转换一次最长时间为222n T ⨯=. 当cp 频率cp 120kHz f =，故最长时间为10cp 331204822220.017517ms 1201012010n t ⨯=⨯⨯===⨯⨯⋅ （2）当运放的最大输出电压为om 10V U =±，在最大输入模拟电压I 10V U =+时，运放积分器在第一次积分最大值也为10V -. 因此：()O 1I cp 1210V n u t u t RC=-=-⋅⋅⋅故10I cp 631111*********0.11012010n R u t C -=⨯=⨯⨯⨯⨯⨯⨯⋅⋅85.3k =Ω （3）由式（7.3.3）可知I REF2nN u V =⋅ 当I 4V u =时，1010224(409.6)(110011001)10N =⨯== 当I 1.5V u =时，101022 1.5(153.6)(10011001)10N =⨯== 7.20 （1）偏移电压REF 44118110.25V 22222V s =⨯=⨯=（2）因量化单480.5V 2s ==则(0.50.25)V 5.9V N ⨯-≤故1025.90.25(12.3)(1100)0.5N +≤==（3）电子输出数字量为4位数，需时钟脉冲周期数2426T n CP =+=+=，而脉冲周期cp 120s20s 6t μ==μ故时钟频率：cp 6cp110.05MHz =50kHz 2010f t -===⨯。
模拟电子技术基础第七章
第七章 信号的运算和处理
7.2.1 比例运算电路
一、反相 比例运算电路 1. 电路 组成 电路核心器件为集成运放;
电路的输入信号从反相输入端输入;
同相输入端经电阻接地; 电路引入了负反馈，其组态 为电压并联负反馈。 说明：由于集成运放输入极对称， 为保证外接电路不影响其对称性， 通常在运算电路中我们希望RP= RN 。
uo3
f
R3
uI 3
第七章 信号的运算和处理
2. 同相求和运算电路
iN 0
uo (1
Rf R
？
)u N u N u P
iP 0 i1 i 2 i 3 i 4 uI 1 uP uI 2 uP uI 3 uP uP R1 R2 R3 R4 1 1 1 1 uI 1 uI 2 uI 3 ( )uP R1 R 2 R 3 R 4 R1 R 2 R 3 uI 1 uI 2 uI 3 uP RP ( ) 式中RP R1 // R2 // R3 // R4 R1 R 2 R 3
即：uP>uN，uo =+ UOM ；
+UOM
uP<uN ，uo =- UOM 。
（2）仍具有“虚断”的特点。
即： iP=iN =0。
-UOM
对于工作在非线性区的应用电路，上述两个特点是分析其 输入信号和输出信号关系的基本出发点。
第七章 信号的运算和处理
7.2 基本运算电路
第七章 信号的运算和处理
第七章 信号的运算和处理
求解深度负反馈放大电路放大 倍数的一般步骤：
（1）正确判断反馈组态；
【 】
内容 回顾
（2）求解反馈系数；
（3）利用 F 求解
电子技术基础(恩施职业技术学院第7章 组合逻辑电路
F 0 0 0 1 0 1 1 1
4
真值表
4
电路的逻 辑功能
当输入A、B、 C中有2个或3 个为1时，输 出F为1，否则 输出F为0。所 以这个电路实 际上是一种3 人表决用的组 合电路：只要 有2票或3票同 意，表决就通 过。
例：
逻辑图
A B C 1
≥1
X ≥1 Z 1 F
≥1
Y
逻辑表 达式
X A B C Y A B F Z X Y B A B C A B B Z X Y B
最简与或 表达式
F ABC AB B AB B A B
真值表
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 1 1 1 1 1 1 0 0
电路的逻辑功能
电路的输出F只与输入A、B 有关，而与输入C无关。F和A、 B的逻辑关系为：A、B中只要一 个为0，F=1；A、B全为1时， F=0。所以F和A、B的逻辑关系 为与非运算的关系。
F A BC ABAC
5
5
逻辑电路图
A B
1 1
& F
F A BC ABAC
C
1
&
&
&
电路功 能描述
例：用与非门设计一个举重裁判表决电路。设举重 比赛有3个裁判，一个主裁判和两个副裁判。杠铃完 全举上的裁决由每一个裁判按一下自己面前的按钮 来确定。只有当两个或两个以上裁判判明成功，并 且其中有一个为主裁判时，表明成功的灯才亮。 1 设主裁判为变量A，副裁判分别为B和C；表示 成功与否的灯为F，根据逻辑要求列出真值表。
电子技术基础与技能第7章 电声转换器件
7.1电声转换器件的基础知识—1.扬声器
４．各种扬声器的特点和作用
号筒式扬声器多是高音扬声器，主要应用在要求较高的音箱等还 音系统中。室外广播用的高音喇叭也是一种号筒式.耳机
１．耳机分类 头戴式、耳挂式、耳塞式、听诊式和手持式 单声道耳机和立体声耳机 ；电动式、电磁式、压电式、静电 式、平膜式、平板式等
7.1电声转换器件的基础知识—1.扬声器
４．各种扬声器的特点和作用
电动式扬声器是最常用的扬声器，既有全频扬声器，又有专门的
高音、中音、低音扬声器，广泛应用在收音机、录音机、电视机 等各种场合。
7.1电声转换器件的基础知识—1.扬声器
４．各种扬声器的特点和作用
球顶式扬声器有高音扬声器、低音扬声器和中音扬声器两种，主 要应用在高档分频式组合音箱中。
筒式、带式和平板式；高音、中音、低音和全频扬声器 ２．扬声器的符号
文字符号一般为“ＢＬ”
7.1电声转换器件的基础知识—1.扬声器
7.1电声转换器件的基础知识—1.扬声器
３．扬声器的技术指标
（1）额定功率
0. 1W、0.25W、0.5W、１W、5W、10W、50W、100W、200W （2）标称阻抗 4Ω、８Ω、16Ω等 （3）频率范围 低音扬声器的频率范围为30～8000Hz， 中音扬声器的频率范围为200～10000Hz， 高音扬声器的频率范围为2000~16000Hz。
【技能目标】
什么是电声转换器件？
电声换能器件包括能够将电信号转换为声音的
扬声器、耳机、讯响器和蜂鸣器等，能够将声 音转换为电信号的传声器，能够-进行电磁转换 的磁头和具有压电效应的晶体等。
7.1电声转换器件的基础知识—1.扬声器
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
（5）输入阻抗高
（６）扇出系数大
7.2 组合逻辑电路的分析和设计
7.2.1 组合逻辑电路的分析方法
1. 组合逻辑电路分析的一般步骤
（1） 根据所给定的组合逻辑电路图，写出逻辑函数表 达式； （2） 将表达式化简，以得到最简表达式； （3） 由表达式列真值表； （4） 根据真值表来确定电路的逻辑功能，用简练语言 说明其功能。
Y AB
7.1集成门电路
7.1.2 TTL集成逻辑门电路
2．其他类型TTL逻辑门 我们把集电极开路的与非门称为OC门。如图（a）为OC门的管脚排列 图，（b）为逻辑符号
OC门 （a）逻辑图 （b）管脚符号
7.1集成门电路
7.1.2 TTL集成逻辑门电路
（2） 三态输出门（TSL门） 具有三种输出状态高 电平、低电平、高电阻状 态的门电路，称为三态门 电路。如图所示三态门的 逻辑符号，是在普通门电 路的基础上，多了一个控 制端EN或，EN或称使能端
二极管或门 二极管或门电路 逻辑符号
A/V
B/V
Y/V
0 0 3 3
0 3 0 3
0 2.3 2.3 2.3
7.1集成门电路
7.1.1 分立元件门电路
电路的真值表
A B Y
从电路的真值表可以发现，当输 A 、 B中有1时，输出Y为1。只有A＝B＝ 0 时， Y 才会为 0 ，符合或逻辑关系， 其逻辑表达式为Y＝A＋B
小结：二极管与门电路 只有当A、B均输入高电 平时，输出方为高电平， 在其他情况下均为低电 平。
7.1集成门电路
7.1.1 分立元件门电路
2． 二极管或门
最简单的或门电路如图所示，它也是 由二极管和电阻组成的。设输入的高 电平UIH＝3V、低电平为UIL＝0V
当输入的高、低电平分别为UIH＝ 3V、UIL＝0V，只要A、B当中有一 个是高电平输出Y＝2.3V。只有当A、 B同时为低电平时，输出Y＝0V，见 表
7.2 组合逻辑电路的分析和设计
7.2.1 组合逻辑电路的分析方法
2.组合电路分析举例 【例】已知逻辑电路如图所示，试分析其逻 辑功能
0.7 0.7 0.7 3.7
（a）二极管与门电路 （b）逻辑符号
7.1集成门电路
7.1.1 分立元件门电路
电路的真值表
A 0 0 1 1 B 0 1 0 1 Y 0 0 0 1
电路的真值表可以发现，当 输A、B中有0时，输出Y为0。只 有 A ＝ 1 ， B ＝ 1 时， Y 才会为 1 ， 符合与逻辑关系，其逻辑表达 式为Y＝AB
（b）三输入端与非门
Y A B C
7.1集成门电路
7.1.2 TTL集成逻辑门电路
(2）与门
（ 3 ）非门图所示为六反相器（非门）的管脚排列图。 其逻辑表达式为
YA
如图所示为三3输入 与门的管脚排列图
其逻辑表达式为
与非门
或非门
Y A BC
（ 4 ）或非门图 7.9 所示为四 2 输入或非门的管脚排列图。 其逻辑表达式为
第7章 组合逻辑电路
门电路是组成数字电路的最基本单 元。本章讲述数字电路的基本逻辑 单元——集成门电路。将重点介绍 组合逻辑电路的特点及组合逻辑电 路的分析方法和设计方法。介绍常 用的各种中规模集成组合逻辑电路 如编码器、译码器、数据选择器和 分配器的工作原理和逻辑功能。
7.1集成门电路 7.2组合逻辑电路的分析设计 7.3常用组合逻辑电路 7. 4 实例综合分析
三极管非门 （a）三极管非门电路（b）逻辑符号
YA
7.1集成门电路
7.1.2 TTL集成逻辑门电路
1．TTL集成逻辑门 （1）与非门
①结构及逻辑功能 如图（a） 所示为TTL与非门的工作原理图， 电路由输入级、中间级合输出 级等部分组成，图（b）为其逻 辑符号
TTL与非门 （a）电路原理 （b）逻辑符号
电路组成如图所示。是MOS 门电路 的基本单元。 当输入端A为高电平1时，输出Y为 低电平0；反之，当输入A为低电平 0时，输出Y为高电平。其逻辑表达 式为：
COMS反相器
YA
7.1集成门电路
*7.1.3 CMOS集成门电路
2. CMOS与非门
常用的CMOS与非门如CC4011等，图为CC4011与非门引脚图
7.1集成门电路
7.1.1 分立元件门电路
1. 二极管与门 当输入A＝B＝0.3V时，输出Y＝1V； 当输入A＝3V，B＝0.3V时Y＝1V；当 A＝0.3V，B＝3V时，Y＝1V，当A＝B ＝3V时，输出Y＝3.7V，见表7.1 电路的逻辑电平
A/V
A/V
Y/V
二极管与门
0 0 3 3
0 3 0 3
7.1集成门电路
7.1.2 TTL集成逻辑门电路
②常用的集成与非门 如图（ a ）所示为 74LS00 （ T4000 ） 四 2 输 入 与 非 门管脚排列图。（ b ）所 示为 74LS10 三 3 输入与非 门的管脚排列图，其逻 辑表达式分别为
Y AB
TTL与非门管脚排列图
（a）四2输入端与非门
三态门的逻辑符号
（a）EN ＝0有效
（b）EN＝1有效
7.1集成门电路
7.1.2 TTL集成逻辑门电路
3．TTL门电路使用注意事项 （1）TTL集成电路引脚排列方法 （2）多余或暂时不用的输入端的处理 （3） 输出端的处理 （4） 其他注意事项
7.1集成门电路
*7.1.3 CMOS集成门电路
1.CMOS反相器
CC4011引脚
CC4001引脚
3. CMOS或非门 常用的CMOS或非门如CC4001等，图为CC4001或非门引脚图。
7.1集成门电路
*7.1.3 CMOS集成门电路
4. CMOS数字集成电路的特点
5. CMOS门电路使用注意事项
（1）静态功耗低
（2）工作电源电压范围宽
（3）逻辑摆幅大 （4）噪声容限大
0 1 1 1
0 0 1 1
0 1 0 1
注意：二极管或门同样存在 着输出电平偏移的问题，所 以这种电路结构也只用于集 成电路内部的逻辑单元
7.1集成门电路
7.1.1 分立元件门电路
3．三极管非门 图所示为三极管开关电路，当输入 为高电平时，三极管饱和导通，输 出Y为低电平，而输入为低平时， 输出三极管截止输出为高电平，因 此，输出与输入的电平之间是反相 关系，它实际上就是一个非门（亦 称反相器）图（b）为非门的逻辑 符号，非门的输出逻辑表达式为