2009数字电路期末考试题答案
数电期末考试题库及答案
数电期末考试题库及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是：A. 与运算B. 或运算C. 非运算D. 异或运算答案：A2. 下列哪个不是TTL逻辑门的类型？A. 与非门B. 或非门C. 与门D. 异或门答案：D3. 一个D触发器的输出Q在时钟脉冲的上升沿时：A. 翻转B. 保持不变C. 变为高电平D. 变为低电平答案：A4. 在数字电路中，一个4位二进制计数器的最大计数是：A. 8B. 16C. 15D. 145. 一个简单的RS触发器具有：A. 一个稳定的输出B. 两个稳定的输出C. 一个不稳定的输出D. 两个不稳定的输出答案：A6. 以下哪个是同步时序电路的特点？A. 存储单元的时钟输入是独立的B. 存储单元的时钟输入是共享的C. 存储单元的时钟输入是异步的D. 存储单元的时钟输入是随机的答案：B7. 在数字电路设计中，使用布尔代数的目的是：A. 简化逻辑表达式B. 增加电路复杂性C. 减少电路的功耗D. 提高电路的可靠性答案：A8. 一个8位移位寄存器可以存储多少位二进制数？A. 4B. 8C. 16D. 32答案：B9. 在数字电路中，一个三态输出门可以处于以下哪种状态？B. 低电平C. 高阻态D. 所有上述状态答案：D10. 一个二进制计数器在计数过程中，如果遇到一个无效的输入，它将：A. 停止计数B. 继续计数C. 重置为零D. 跳转到下一个有效状态答案：A二、多项选择题（每题3分，共15分）1. 下列哪些是数字电路中常用的逻辑门？A. 与门B. 或门C. 非门D. 异或门E. 与非门答案：ABCDE2. 数字电路中的触发器可以用于：A. 存储数据B. 计数C. 产生时钟信号D. 作为逻辑门E. 以上都不是答案：ABC3. 下列哪些是数字电路的优点？A. 高速度B. 高可靠性C. 易于集成D. 低功耗E. 以上都不是答案：ABCD4. 在数字电路中，同步电路与异步电路的区别在于：A. 同步电路的时钟信号是共享的B. 异步电路的时钟信号是独立的C. 同步电路的时钟信号是独立的D. 异步电路的时钟信号是共享的E. 以上都不是答案：AB5. 以下哪些因素会影响数字电路的性能？A. 温度B. 电源电压C. 信号传输延迟D. 噪声E. 以上都不是答案：ABCD三、简答题（每题5分，共20分）1. 简述数字电路与模拟电路的主要区别。
数字电路期末考试卷及答案解析_(1)(绝密)
期末考试试卷（A）卷课程名称：适用年级/专业：试卷类别开卷（）闭卷（√）学历层次本科考试用时120分钟《考生注意：答案要全部抄到答题纸上，做在试卷上不给分》．．．．．．．．．．．．．．．．．．．．．．．．．．．一、填空题（每空2分，共20分）1.逻辑代数中三个最基本的运算是①、②和③。
2.逻辑函数F=A+B+C D的反函数F= ①，对偶式为②。
3.D触发器的特征方程为①，JK触发器的特征方程为②。
4. 型触发器克服了空翻现象。
5.构造一个模10计数器需要①个状态，②个触发器。
二、单项选择（每小题2分，共20分）（A）1、最小项AB C D的逻辑相邻最小项是A. ABC DB. ABC DC. ABC DD.A BC D（）2、若所设计的编码器是将31 个一般信号转换成二进制代码，则输出应是一组N=（C ）位的二进制代码。
A．3 B. 4 C. 5 D. 6（A）3、时序逻辑电路中一定是含A. 触发器B. 组合逻辑电路C. 移位寄存器D. 译码器（D ）4、在何种输入情况下，“或非”运算的结果是逻辑0。
A．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1（B ）5、同步时序逻电路和异步时序逻电路比较，其差别在于后者A.没有触发器B. 没有统一的时钟脉冲控制C .没有稳定状态 D. 输出只与内部状态有关（）6、某移位寄存器的时钟脉冲频率为100KH Z，欲将存放在该寄存器中的数左移8位，完成该操作需要（）时间。
A.10μSB.80μSC.100μSD.800ms（D ）7、没有置0功能的触发器是A.RS-FFB.JK-FFC.D-FFD.T-FF（ ）8、一个4位二进制同步加法计数器用作分频器时，若计数脉冲的频率为=CPf160KHZ ，现需要20KHZ 的信号，取自A 、0Q 端的信号 B 、1Q 端的信号；C 、2Q 端的信号 D 、3Q 端的信号（ D ）9、为实现将D 触发器转换为T 触发器，图（一）的虚框内应是A. 或非门B. 与非门C. 异或门D. 同或门 图一（ D ）10、以下表达式中符合逻辑运算法则的是 A.C ·C=C 2 B.1+1=10 C.0<1 D.A+1=1三、证明与化简：（每小题5分，共15分）1、用公式法证明等式A B A B A AB +++B=1成立。
(完整版)数字电路试题及参考答案
《数字电路》试卷及答案一、【单项选择题】 ( 本大题共20 小题，每题 2 分，共40 分) 在每题列出的四个选项中只有一个选项是切合题目要求的，请将正确选项前的字母填在答题卷相应题号处。
1、关于钟控 RS触发器，若要求其输出“ 0”状态不变，则输入的RS信号应为（ A）。
[A] RS=X0[B] RS=0X[C] RS=X1[D] RS=1X2、以下各电路中，（ B）能够产生脉冲准时。
[A]多谐振荡器[B]单稳态触发器[C]施密特触发器[D]石英晶体多谐振荡器3、以下逻辑电路中为时序逻辑电路的是（C）。
[A]变量译码器[B]加法器[C]数码存放器[D]数据选择器4、同步时序电路和异步时序电路比较，其差别在于后者（B）。
[A]没有触发器[B]没有一致的时钟脉冲控制[C]没有稳固状态[D]输出只与内部状态相关5、当用专用输出构造的PAL设计时序逻辑电路时，一定还要具备有（A）。
[A]触发器[B]晶体管[C] MOS 管[D]电容6、能将输出端直接相接达成线与的电路有（C）。
[A] TTL 与门[B]或门[C]三态门[D]三极管非门7、 TTL 与非门的剩余脚悬空等效于（A）。
[A] 1[B] 0[C] Vcc[D] Vee8、以下哪一条不是除去竟争冒险的举措（B）。
[A]接入滤波电路[B]利用触发器[C]加当选通脉冲[D]改正逻辑设计9、主从触发器的触发方式是（D）。
[A] CP=1[B] CP上涨沿[C] CP 降落沿[D]分两次办理10、组合型 PLA 是由（ A）组成。
[A]与门阵列和或门阵列[B]一个计数器[C]一个或阵列[D]一个存放器11、以下四个数中，最大的数是（B）。
[A] (AF) 16[B] (001010000010)8421BCD[C] (10100000) 2[D] (198) 1012、触发器有两个稳态，储存8 位二进制信息要（B）个触发器。
[A] 2[B] 8[C] 16[D] 3213、以下门电路属于双极型的是（A）。
2009数字电路试题及答案
图R图参考答案1．已知：CD B D B D C F ++=1，C A D B F +=2，求21F F F ⊕=（10分）解：用卡诺图得BCD A D AC D C B C B A D C B F ++++=2．两逻辑函数BCD A D C BC CD B D C A AB F ++++=)(1，D C D B A F ⊕⊕=2，求两者的关系。
（10分）解：两函数相等，∑（0，3，4，7，11，12）3．用与非门－与非门电路实现逻辑函数C B B A F ⊕+⊕=。
（10分）解：C A BC B A B A AC C B F ⋅⋅=⋅⋅=（8分），图（2分）略4．已知：TTL 与非门的I OL ＝15mA ，I OH ＝400μA ，V OH ＝3.6V ，V OL =0.3V ；发光二极管正向导通电压V D ＝2V ，正向电流I D ＝5～10mA 。
求图 示发光二极管驱动电路中R 的取值范围。
（10分）解：（R ＝270～540Ω）5．图中，G 1、G 2是两个OC 与非门，已知：OH I ＝0.25mA ，OL I =14mA ， IH I ＝0.05mA ，IL I ＝1.6mA ，Vcc ＝5V ，min OH V ＝2.4V ，max OL V ＝0.7V 。
G 3～G 5为TTL 与非门。
试确定R L 的取值范围。
（10分）解：R L 范围（467Ω～3000Ω）图图6．如图 所示，双点划线框中电路未完成，问：在双点划线框中连线能否实现B A F ⊕=？若能，则在图 中连线完成电路，并写出电路的逻辑表达式；若不能，则在图 中增加新的器件，完成电路，并写出电路的逻辑表达式。
（10分，注：双点划线框外的元器件可以选用或不用）其他解适当给分。
7．逻辑函数D C B A D C B A D C A D C B C B A F ++++=中所有输入变量不能同时为0，且A 、B 变量不能同时为1。
数电期末考试试卷及答案
一．填空题（1分/空，共24分）1)十进制数(99.375)10＝（1100011.011）2＝（63.6）16。
2)数字电路按照其结构和工作原理分为两大类：组合逻辑电路和时序逻辑电路。
3)以下类型门电路多余的输入端应如何处理：TTL 与非门：接高电平或者悬空或者并联，CMOS 与非门：接高电平或者并联。
4）逻辑函数Y=AB+BC+CA 的与非-与非式为((AB)’(BC)’(CA)’)’。
5)三态输出门在普通门电路输出状态的基础上增加的状态为__高阻态___。
6)TTL 反相器的阈值电压为V TH =1.4V 。
若CMOS 反向器的V DD =10V 则其阈值电压为V TH =5V。
7)RS 触发器的特性方程为：Q*=S+R’Q ，(约束条件：SR=0)，T 触发器的特性方程为：Q*=T’Q+TQ’。
8)16选1数据选择器的地址端有4位，n 个触发器构成计数器的最大计数长度为2n 。
9)如图(1-1)所示触发器电路中，当A=1时，输出状态为____Q=1___，如图（1-2）所示计数器电路为___6___进制计数器。
10）触发器三种触发方式分别为：电平触发，脉冲触发（主从触发），边沿触发，其中边沿触发的触发器抗干扰能力最强。
11）在多谐振荡器，单稳态触发器，施密特触发器中，施密特触发器中常用于波形的变换和整形，单稳态触发器常用于定时及延时，多谐振荡器常用于产生脉冲波形。
图（1-3）中555定时器接成的是施密特触发器。
√二.将下列逻辑函数化简为最简与-或形式(方法不限)(每小题5分,共15分，按步骤酌情给分)1）CDACD ABC AC Y +++=''2）求Y=BC AC C A B A +++))'')('((的反函数并化简=AC’+C(AB+AD’+D)Y’=[(A’B+AC’)’+(A’+C’)](B’+C’)=AC’+C(A+D)=[(A+B’)(A’+C)+A’+C’](B’+C’)=AC’+AC+CD =(AC+A’B’+B’C+A’+C’)(B’+C’)=A+CD=B’+C’3）356710(,,,)(,,,,)Y A B C D m m m m m =∑，给定约束条件：012480m m m m m ++++=。
2009数字电路期末考试题答案(绝密)
寡人猪八戒
四、按照下图用 J-K 触发器设计一个可控加减法计数器，要求写出状态方程，驱动 方程和输出方程。不要求画电路图。 （10 分）
A Q2 Q1 000 001 010 011 100 101 110 111
Qn+12 Qn+11 0 1 1 0 1 1 0 0 1 1 0 0 0 1 1 0
Y 0 0 0 1 1 0 0 0
Q n 1 A Q 2 Q1 AQ 2 Q1 AQ 2 Q1 AQ 2 Q1 2 (AQ1 AQ1 )Q 2 (A Q1 AQ1 )Q 2
n Q1 1 Q1
Y AQ 2 Q1 AQ 2 Q1
J 2 AQ1 AQ1 K 2 A Q1 AQ1 J1 1 K1 1
Q n 1 Q 4 4
6．分别写出下图 Y1、Y2 和 Y3 的最小项表达式。
寡人猪八戒
Y1 ABD ABC ABD ABC Y2 ABC ABC ABC Y3 ABC ABC
7．求下式的对偶式和反演式 Y=A(B’C+B(C+D’)’)’
Y A BC B(C D) Y A (B C)( B CD) Y' A (B C)( B CD)
寡人猪八戒
A 0 0 0 0 1 1 1 1
B Ci 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
S Co 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1
S=∑m(1,2,4,7)= A BC ABC AB C ABC CO=∑m(3,5,6,7)=AC+BC+AB 六、下图所示的电路是由二进制加法计数器、3 线-8 线译码器和 S-R 锁存器构成的 一个宽度可调的脉冲发生器。 1．求 S-R 锁存器 Q 端输出波形（周期）是计数脉冲 CLK 周期的多少倍？画出 S-R 锁存器 Q 端的输出波形。 2．如果将 S-R 锁存器 Q 端输出波形周期减小一倍，应该如何调整电路连接？ 计数器的初始状态 Q2Q1Q0=000（10 分）
数字电子技术期末考试试题1参考答案-2009级
密封线姓名考试日期29040250352904027035学号课程号教学班数字电子技术 2009级 年级 电气工程、测控、自动化、电信、通信、电科、应物 课程名称专业《数字电子技术》试题答案及评分标准（第一套）课程号 2904025035，2904027035 考试时间 100 分钟一、填空题（共34分）1、（3分）(268.5)D =（100001100.1）B =（001001101000.0101）BCD 8421。
2、（3分）8选1数据选择器74HC151各输入端信号如下图所示，其输出F= 1 。
3、（3分）一个存储容量为4K×4的存储系统有 142 个存储单元，若存储器的起始地址为全0，则该存储系统的最高地址的十六进制地址码为 3FFFH 。
4、（3分）某单极性输出的8位D/A 转换器正常工作，当输入数字量为（10101010）B 时，其输出电压为3.4V ，当输入数字量为（10101100）B时，其输出电压为 3.44 V 。
适用专业年级（方向）： 电信、通信、测控、自动化、电气工程、电科、应物2009级考试方式及要求：闭卷笔试题 号一 二 三 四 五 六 七 总分得 分 阅卷人5、（2分）如下图所示的逻辑电路，其输出逻辑函数表达式L为)()(CBBA⊕⋅⊕。
6、（3分）已知二进制数A=（-1011110）B，则A原= 11011110 ，A反= 10100001 ，A补= 10100010 。
7、（3分）A/D转换器一般要经过采样、保持、量化和编码这4个转换过程。
采样时需满足采样定理，即max2isff≥。
（采样定理1分，其余各0.5分）8、（3分）由传输门构成的电路如下图所示，输出L=ACBA+。
9、（2分）某触发器状态图如下图所示，则该触发器为JK触发器。
1X11X0X X010、（2分）4位移位寄存器的现态从左到右为1011，现处于右移工作状态。
当右移串行输入D I分别为0或1时，1个CP之后，移位寄存器的次态分别为0101 或1101 。
数字电路与系统期末题及答案两套2009-2011年。30P
《考研专业课高分资料》大连理工大学《数字电路与系统》期末题北京总部考研专业课教研中心《考研专业课高分资料》之期末题細:餓+期末试题 (3)大连理工大学2010—2011学年寃1学期期末考试 ................ : . (3)(A) .................................... : (3)数字电路与系_试试题(A)参考答案 (12)人-连理工大学2009—2010学年第1学期期末考试 (17)(A) (17)者萨培避与襄^试试题(A)参考答案 (26)3/29 . . • •• - • -考研专业课研发中心:第四模块期末试题I ■I I I \I i 大连理工大学2010-2011学年第1学期期末考试I 1 I ti 龄猶絲鑛试试题(A )I 1 I：所有答案必须做在答案题纸上，做在试题纸上无效！以下各题，皆只有一个答案是正确的，请选择：(1分*10)1.下图是某一逻辑门的内部结构图，请固答：+5VV(1) .若输入信号X=1且¥=0,则输出信号Z 应为 ：A ： 1. B: 0C:.不确定 D ：皆有可能’(2) .该逻辑门电路的逻辑符号为■:A: - B ：CO-D ：与)(3) .在正逻辑体制下，孩.逻辑门的等效逻辑符号为：：上二ID-c ；-D ：-I I■'2.请完成以下计窣制的转换：58in =A ： 00101011B ； 01011010C ： 00111011D ： 0.0111010 3. 请完.成以下分数制的转换：10110010，= ■■ ，/- -'• ■ - -八：By B: A2 C： Al D： Bli- : m负載的CMOS反相器（即非门），若萬输入逻辑值为1,则其输出逻辑值为」A: 1 B：0 C：不确定 D：皆有可能扬出端有电流流入，请问：该电流是::；-■, ■：.B：灌电流i-；l ii:； iii 力 - ________ :...B:负值5 - ■：'■! b门屯路如下所示，则输出信号F= _________________________■；. 4电路和组合逻辑电路在功能上有何区别？1任意吋刻输出状态是否跟输入信号作用前的状态有关仃无输出信号::.勹令’（！分45）1-矿幵关代数（也称为布尔代数）中1 + 1=2.利周反演规则（也称为德•摩根定理），写出逻函数F=Y J- Z+X'' Y的反函数为（无需化简）：F, =3:将逻辑函数G=X -Y+Y -Z+X *Z改写为最小项之和的形式：F=S X.Y.Z（）和最大项之积的形式：F=JI». t. “ ）4.在四变量的卡诺图中，W-X* ^Y*Z的四个相邻项为：5.写出以下电路的输出表达式:Fl= 、F2= 、F3=6.J -K 触发器的特性方程为： D 触发器的特性方程为：若使用D 触发器来设计一个模为十的计数器，请问至少需要几个D 触发器？7.利用卡诺图化简函数的结果是不是唯一的？三.某一逻辑函数 F=2,.I .r.z （ 2, 3,6, 7, 9,-12,13）,回答问题（5 分*2）: 1.画出该函数的卡诺图，并将菡数值填入该卡诺图：......2. 宣接在上面的卡诺图中，将可以合并的1单元圈起来，并写出该函数的最简与或式:四.集成电'路74X139包含两个二线至四线的译码器，其逻辑符号如下图所示，请回答以下问题（3分*5〉:1，.74X139中的两个二线至'四线译码德若要IE 常译码，其使能控制端EN_L 的有效逻辑值应为什么？ ++ . - . 5/2?；' 、‘.• 考研专业澡研发中心F2X O T1 FiEN A BENLL -L -LL-L-L-L74X139刊奶幻妁罚们72736/291ENABCID0IDIID2D3D4D5D6D7考研专业课研发中心所奋输出端的有效电平为高电平还是低电平？JiivoZ间是何种逻辑关系？i：出苏中一个输出端Y3.L的逻辑表达式:也•• •A 74X139组成的电路如图所示，请写出输出端F的表达式:五，集成电路74X151是一个八选一的数椐选择器，其中C、B、A是3位选择变量，DO〜D7是八个数据输入端I £11.是低电平有效的使能控制端，请回答以下问题（共10分）：74X151,0 ---------- ----- 9-1.在实噓屮，若使74X151正常工作，实现其数据选择的功能，使能端EN_L应如何连线？请直接在上图 f涵出（2分），2.请根据上图填写下面的数据选择表（8分）:六.某一同步时序逻辑电路如下图所示（5分*3〉:1.请写出各触发器的激励方程（也称为存储器的输入方程）：- Dl-= •- . • •.，曇“•. L F L•-.考研专业课研发中心《考研专业课高分资料3之期末题谞•^出该电路的次态方程（也称为状态方程）:01 =调的输出方程:;）UT:-i::::组方程填写状态转换表:3.请究成该屯路的状态图，并标注状态转换时的输入输出值（X/OUT）：《考研专业锞髙分资料》之期末题七.7虹163是集成的四位计数器电路，其组成的不足模计数电路如下图所示（10分h74X163->C3X <2 CLR ■o LD -ENP —ENTQAQB QC QD RCO1. •请画出该计 环图（7分乂2.该计数器电路是模几的计数器？（3分）Vcc=+5Vj — 数电路的状态循《考研专业课高分资料》之期末题A.在举重比赛中，有A、B、C三名裁判，其中A为主裁判，当两名或者两名以上裁判（且必须包括A在上举合格后，才可发出合格信号,请按照以下步骤实现丄述要求的逻辑电路（15分）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、 回答下列问题（20分）
1．(8A.25)16=(10001010.00100101)(2)=138.14453125(10)
=000100111000.000101000100(8421BCD)
2．用公式化简法化简函数表达式 D B A ABD D BC BD A Y +++=
B
A BC BD )D A D C D (
B D B A D B
C B
D D B A ABD D BC BD A Y ++=++=++=+++=
3．试用（ 4×2 ）片256×16位的SRAM 芯片，并选用（ 2-4线 ）译码器组成存储容量为1024×32位的RAM 存储器。
4．A/D 转换过程的四个步骤是（ 取样-保持-量化-编码 ）。
5．写出下图表达式，画出输出波形。
↓=↓=↓=↑=++++41
n 4
31n 321n 2
11n 1Q Q Q Q Q Q Q Q
6．分别写出下图Y1、Y2 和Y3的最小项表达式。
C
AB C B A Y ABC C B A C B A Y ABC D B A BC A D B A Y 321+=++=+++=
7．求下式的对偶式和反演式 Y=A(B ’C+B(C+D ’)’)’
)
D C B )(C B (A 'Y )D C B )(C B (A Y )D C (B C B A Y +++=+++=++=
二、解答下列问题（20分）
1．用卡诺图化简逻辑函数并分别写出最简的“与非”式和“与或非”式。
Y=Σ
m(1,3,7,9,11,12,14,15)+d(6)
D
C B
D A D B Y D C B D A D B Y D AB D B CD Y D AB D B CD Y ++=++=⋅⋅=++=
2．画出下图电路输出波形，两个触发器均为边沿触发器。
三、设计电路（20分）
1．用74160芯片和适当的门电路设计60进制计数器，要有进位输出端。
2．用双四选一数据选择器实现一位全减器电路。
要写真值表和逻辑函数式，画电路图。
设A 、B 为被减数和减数。
ABC
BC A C B A C B A C ABC C B A C B A C B A D O +++⋅=+⋅++⋅=
四、按照下图用J-K 触发器设计一个可控加减法计数器，要求写出状态方程，驱动方程和输出方程。
不要求画电路图。
（10分）
1
2121
1n 12
11211121212121n 2
Q Q A Q Q A Y Q Q Q )AQ Q A (Q )Q A Q A (Q AQ Q Q A Q Q A Q Q A Q +==+⋅++=+++⋅=++
1
K AQ Q A K 1J Q A Q A J 11
121112=+⋅==+=
五、回答下列问题（20分）
1．555定时器接成的电路如图，说出电路的名称，画出电路的输出波形，如果3个分压电阻都是5k欧姆，写出回差电压的公式和值。
正向阈值电压V T+=2/3V DD负向阈值电压V T-=1/3V DD回差电压ΔV T=V T+-V T-=1/3V DD
2．用PLA阵列设计一位全加器。
要求写真值表，逻辑函数式，画阵列图。
A、B 为加数，CI为低位进位，S为本位和，CO为高位进位。
⋅
+
⋅
B
+
A+
B
C
A
C
A
B
C
CO=∑m(3,5,6,7)=AC+BC+AB
六、下图所示的电路是由二进制加法计数器、3线-8线译码器和S-R锁存器构成的一个宽度可调的脉冲发生器。
1．求S-R锁存器Q端输出波形（周期）是计数脉冲CLK周期的多少倍？画出S-R 锁存器Q端的输出波形。
2．如果将S-R锁存器Q端输出波形周期减小一倍，应该如何调整电路连接？
计数器的初始状态Q2Q1Q0=000（10分）
Q输出是8分频周期是8倍
如果改为4倍，D S接Y2、Y6，D
R接Y0、Y4 或断开Q2，D S接Y2，D
R接Y0。