02 MCS-51系列单片机的硬件结构
合集下载
第02章 MCS-51单片机的结构
CY
AC
F0
RS1 RS0
OV
/
P
PSW位地址
D7H D6H D5H D4H CY AC F0 RS1
D3H RS0
D2H D1H OV
D0H P
CY：进位标志。用于表示Acc.7有否向更高位进位。 加减运算时，保存最高位进位、借位状态。 AC：半进位标志。用于表示Acc.3有否向Acc.4进位。 例：78H+97H 0111 1000 +1001 0111 1 0000 1111
ALU
定时与控制 程序地址寄存器AR
CPU
。
2.2.2 控制器
控制器由程序计数器PC、指令
寄存器和指令译码器、定时和控
制逻辑电路。
相对控制器而言，运算器接受控 制器的命令而进行动作。
1)．程序计数器PC
※ PC不属于特殊功能寄存器，不可访问，在物理结构 上是独立的。 ※ 16位的地址寄存器，用于存放下一字节指令的地址， 可寻址64KB的程序存储器空间。 ※ PC的基本工作方式有：
⑴ 自动加1。CPU从ROM中每读一个字节，自动执行 PC+1→PC； ⑵ 执行转移指令时，PC会根据要求修改地址； ⑶ 执行调用子程序或发生中断时，CPU会自动将当前 PC值压入堆栈，将子程序入口地址或中断入口地址装入 PC；子程序返回或中断返回时，恢复原有被压入堆栈的 PC值，继续执行原顺序程序指令。
用示波器检测该引脚来判断单片机是否损坏。
② PROG功能：片内有EPROM的芯片，在EPROM编程 期间，此引脚输入编程脉冲。
⑵ PSEN:片外程序存储器读选通信号输出端。 在向片外程序存储器读取指令或常数期间，每个机
器周期该信号两次有效（低电平）作为片外ROM的
单片机第二章MCS-51系列单片机硬件结构
3. P1口（P1.0~P1.7，1脚~8脚）
P1口仅用作I/O使用，它也是自带上拉电阻的8 位准双向I/O接口，每一位可驱动4个LSTTL负载。 当P1口作为输入接口时，应先向口锁存器写“1”。 4. P3口（P3.0~P3.7，10脚~17脚）
除了和P1口的功能一样外， P3口的每一引脚还具有第二功能。
第二章 单片机的硬件结构
2.1 MCS-51单片机的总体结构
2.2 微处理器 2.3 MCS-51存储器 2.4 MCS-51基本电路及引脚电路 2.5 实例演练
2.1MCS-51单片机的总体结构
一，8031芯片实照
二，MCS-51单片机外形是一个40脚的双列直插式集成块：
P10 P1.1 P12 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD/P3.0 TXD/P3.1 INT0/P3.2 INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 Vss 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 Vcc P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
ALE地址锁存使能信号输出端。存取 片外存储器时，用于锁存低8位地址。 PROG是对于EPROM型单片机，在 EPROM编程期间，此引脚用于输入编 程脉冲。
ALE/ PROG (30脚)
控制 引脚
第2章MCS-51单片机基本结构
令和四周期指令。
2.1.4
复位和复位电路
单片机在重新启动时都需要复位，MCS-51 系列单片机有一个复位引脚输入端RST。 1. MCS-51系列的单片机复位方法为：在RST上加
一个维持两个机器周期（24个时钟周期）以上
的高电平，则单片机被复位。 2. 复位时单片机各部分将处于一个固定的状态。
复位后单片机各单元的初始状态
R2 2 00
2 2u F
R S T/VP D
R1 1K
V ss
GND
未稳压电源
WDI R1 PFI MR R2 MAX813L P1.0
RESET
WDO
﹠
RST MCS-51
“看门狗”复位电路
2.1.5 MCS-51单片机的引脚功能
MCS-51单片机采用40脚双列直插式封装形式，主要包括以 下几个部分： 1. 电源引脚Vcc和Vss Vcc(40脚)：电源端，为十5V； Vss(20脚)：接地端 ，GND。 2. 时钟电路引脚XTAL1和XTAL2 XTAL1为内部振荡电路反相放大器的输入端 。 XTAL2为内部振荡电路反相放大器的输出端 。 3. 控制信号引脚RST、ALE、PSEN和EA 4. I／O(输入／输出)端口P0、P1、P2和P3 5. MCS-51单片机P3口的第二功能
单片机各种周期的关系图
机器周期 S1 S2 S3 S4 S5 S6 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2
时钟周期 状态周期
1个机器周期=6个状态周期=12个时钟周期
4、指令周期: 它是指CPU完成一条操作所需的全部
时间。 每条指令执行时间都是有一个或几个机器周
期组成。MCS - 51 系统中, 有单周期指令、双周期指
2.1.4
复位和复位电路
单片机在重新启动时都需要复位，MCS-51 系列单片机有一个复位引脚输入端RST。 1. MCS-51系列的单片机复位方法为：在RST上加
一个维持两个机器周期（24个时钟周期）以上
的高电平，则单片机被复位。 2. 复位时单片机各部分将处于一个固定的状态。
复位后单片机各单元的初始状态
R2 2 00
2 2u F
R S T/VP D
R1 1K
V ss
GND
未稳压电源
WDI R1 PFI MR R2 MAX813L P1.0
RESET
WDO
﹠
RST MCS-51
“看门狗”复位电路
2.1.5 MCS-51单片机的引脚功能
MCS-51单片机采用40脚双列直插式封装形式，主要包括以 下几个部分： 1. 电源引脚Vcc和Vss Vcc(40脚)：电源端，为十5V； Vss(20脚)：接地端 ，GND。 2. 时钟电路引脚XTAL1和XTAL2 XTAL1为内部振荡电路反相放大器的输入端 。 XTAL2为内部振荡电路反相放大器的输出端 。 3. 控制信号引脚RST、ALE、PSEN和EA 4. I／O(输入／输出)端口P0、P1、P2和P3 5. MCS-51单片机P3口的第二功能
单片机各种周期的关系图
机器周期 S1 S2 S3 S4 S5 S6 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2
时钟周期 状态周期
1个机器周期=6个状态周期=12个时钟周期
4、指令周期: 它是指CPU完成一条操作所需的全部
时间。 每条指令执行时间都是有一个或几个机器周
期组成。MCS - 51 系统中, 有单周期指令、双周期指
第二章--MCS-51单片机的结构
基 本 组 成
5)布尔处理器 MCS-51的CPU是8位微处理器，它还具有1位微处理器的 功能。布尔处理器具有较强的布尔变量处理能力，以位 (bit)为单位进行运算和操作。它以进位标志(Cy)作为累 加位，以内部RAM中所有可位寻址的位作为操作位或存储 位，以P0～P3的各位作为I/O位，同时布尔处理器也有自 己的指令系统。
FFFFH 片外ROM 1000H 0FFFH 0FFFFH
片外RAM或 I/O口
片内ROM
EA =1
片外ROM
EA =0
0000H
0000H
基 本 组 成
图2-2 8051存储器配置图
从用户使用的角度看，8051存储空间分为三类：片内、 片外统一编址0000H～0FFFFH的64KB的程序存储器地址 空间；256字节数据存储器地址空间，地址从00H～0FFH； 64KB片外数据存储器或I/O口地址空间，地址也从 0000H～0FFFFH。上述三个空间地址是重叠的，即程序 存储器中片内外低4KB地址重叠，数据存储器与程序存储 器64KB地址全部重叠，虽然地址重叠，但由于采用了不 同的操作指令及控制信号EA、PSEN的选择，因此不会发生 混乱。
基 本 组 成
在任一时刻，CPU只能使用其中的一组寄存器，并且 把正在使用的那组寄存器称为当前寄存器组。当前寄存器 组由程序状态寄存器PSW中RS1、RS0位的状态组合决定。 非当前寄存器组可作为一般的数据缓冲器使用。
基 本 组 成
图2-3 8051内部数据寄存器配置图
位寻址区(20H～2FH) 内部RAM的20H～2FH单元为位寻址区 ，这16个单元 (共计128位)的每一位都有一个8位表示的位地址，位寻址 范围为00H～7FH。位寻址区的每一个单元既可作为一般 RAM单元使用，进行字节操作，也可以对单元中的每一 位进行位操作。
MCS-51单片机系统结构
*缓存发给外设的数据、控制命令和外设提供 的运行状态信息；
*提供驱动外设的电压或电流； *DMA（直接存储器存取）控制和中断控制。
16
1.1 单片微型计算机
一、单片机的发展历史
第一阶段（1976-1978）：单片机的探索阶段。探索
计算机的单芯片集成，单片机（Single Chip Microcomputer） 的定名即缘于此。产品以Intel公司的MCS-48为代表。
9
➢数据总线 DB：CPU与存储器、I/O接口之间 (双向)传送数据的公共通路。 * 数据总线的条数决定CPU一次最多可以传送的
数据宽度（位数）。 如：8位机的DB有8条，CPU一次可读写8位数据
16位机的DB有16条，CPU一次可读写16位
➢控制总线 CB：用来传送各种控制或状态信号 * CPU送出和接受的对存储器、I/O接口读写
运算器 控制器 寄存器组
内存储器
输入输出 接口电路
总线
外部设备
软件
7
二、微型计算机的结构
AB: Address Bus DB: Data Bus CB: Control Bus
微
处
内
存
理
储
器
器
CPU
地址总线 AB
I/O
输
I/O
接
入
接
口
设口备源自输 出 设 备I/O 接 口
数据总线 DB
控制总线 CB
特点： • 以微处理器（CPU）为核心 • CPU与其他部件间通过三总线连接
BUS
I/O接口
C/T
4
系统级——微型计算机系统
• 以微型计算机为中心，配以相应的外围设 备以及控制微型计算机工作的软件，就构 成了完整的微型计算机系统。
*提供驱动外设的电压或电流； *DMA（直接存储器存取）控制和中断控制。
16
1.1 单片微型计算机
一、单片机的发展历史
第一阶段（1976-1978）：单片机的探索阶段。探索
计算机的单芯片集成，单片机（Single Chip Microcomputer） 的定名即缘于此。产品以Intel公司的MCS-48为代表。
9
➢数据总线 DB：CPU与存储器、I/O接口之间 (双向)传送数据的公共通路。 * 数据总线的条数决定CPU一次最多可以传送的
数据宽度（位数）。 如：8位机的DB有8条，CPU一次可读写8位数据
16位机的DB有16条，CPU一次可读写16位
➢控制总线 CB：用来传送各种控制或状态信号 * CPU送出和接受的对存储器、I/O接口读写
运算器 控制器 寄存器组
内存储器
输入输出 接口电路
总线
外部设备
软件
7
二、微型计算机的结构
AB: Address Bus DB: Data Bus CB: Control Bus
微
处
内
存
理
储
器
器
CPU
地址总线 AB
I/O
输
I/O
接
入
接
口
设口备源自输 出 设 备I/O 接 口
数据总线 DB
控制总线 CB
特点： • 以微处理器（CPU）为核心 • CPU与其他部件间通过三总线连接
BUS
I/O接口
C/T
4
系统级——微型计算机系统
• 以微型计算机为中心，配以相应的外围设 备以及控制微型计算机工作的软件，就构 成了完整的微型计算机系统。
MCS-51系列单片机的结构与原理
３.2.2 MCS-51系列单片机的结构与原理1．51系列单片机总体基本结构51系列单片机主要由8个基本部件组成，即微处理器（CPU ）、数据存储器（RAM ）、程序存储器（ROM/EPROM ）、I/O 口（P0口、P1口、P2口、P3口）、串行口、定时器/计数器、中断系统及特殊功能寄存器（SFR ）。
它们都是通过片内单一总线连接而成。
MCS-51是Intel 公司的较早推出的51系列单片机，其代表产品主要有8051和8052系列，其中以8051系列单片机最为经典。
因此，以后所有兼容8051的单片机一般简称为51系列单片机。
51系列单片机总体基本结构如图3-1所示：CPU微处理器ROM RAM定时/计数器并行接口串行接口中断系统SFR特殊功能寄存器P0P1P2P3TXD RXDINT0INT1T0T1内部总线图3-1 51系列单片机总体基本结构MCS-51系列单片机主要功能部件8051/8052系列单片机主要包括以下功能部件： ● 8位CPU ；● 4K/8K 片内程序存储器(ROM/EPROM)； ● 128/256字节的片内RAM ；● 32条双向I/O 口(4个8位口)；● 可寻址外部程序存储器和数据存储器各64K ； ● 2/3个16位定时器/计数器 ● 1个全双工异步串行口；● 5/6个中断源，2个中断优先级； ● 具有位寻址能力；● 片内振荡器和时钟电路；以ATMEL 公司的AT89C51为例对8051单片机的引脚功能加以说明，AT89C51与Intel 公司的8051的唯一区别是AT89C51程序存储器为可擦写的FLASH ，而Intel 公司的8051为ROM 或EPROM ，其它如引脚及功能都完全一致。
AT89C51有PDIP 、PQFP 、TQFP 、 PLCC 、LCC 等多种封装形式，图3-3 为AT89C51双列直插式封装PDIP 的引脚图。
RST P3.1P3.2P3.3P3.5P3.4P3.6P3.7P3.0XTAL1GNDXTAL223465781911121315141617101819203938373536343340323029282627252431232221P1.1P1.2P1.3P1.5P1.4P1.6P1.7P1.0P0.1P0.2P0.3P0.5P0.4P0.6P0.7P0.0P2.6P2.5P2.4P2.2P2.3P2.1P2.0P2.7VCCALE/PROG PSENEA/VPP (TXD)(INT0)(INT1)(T1)(T0)(WR)(RD)(RXD)(AD1)(AD2)(AD3)(AD5)(AD4)(AD6)(AD7)(AD0)(A14)(A13)(A12)(A10)(A11)(A9)(A8)(A15)P0口P2口P1口P3口8051图3-2 AT89C51双列直插式封装PDIP 的引脚图● GND （20）：接地。
第2章 MCS-51单片机的内部结构
P3.4 T0 P3.3 INT1 外部中断1请求 外部中断 请求 计数器0外部输入 计数器 外部输入
当3个准双向I/O口作输入口使用时，要向该口先写“1”， 个准双向I/O口作输入口使用时，要向该口先写“ I/O口作输入口使用时 P3.5 T1 计数器1外部输入 计数器 外部输入 P3.6 WR 外部数据存储器 另外准双向I/O口无高阻的“浮空”状态。 I/O口无高阻的 另外准双向I/O口无高阻的“浮空”状态。
2.4.2 内部数据存储器 共128个字节， 128个字节， 128个字节 字节地址为00H 7FH。 00H～ 字节地址为00H～7FH 00H～1FH：32个单 00H～1FH：32个单 元，是4组通用工作 寄存器区 20H～2FH：16个单 20H～2FH：16个单 可进行128 128位的 元，可进行128位的 位寻址 30H FH： 用户RAM 30H ～ 7FH ： 用户 RAM 区 ， 只能进行字节寻 址 ， 用作数据缓冲区 以及堆栈区。 以及堆栈区。
I/O口引脚 2.2.3 I/O口引脚 P0口 双向8位三态I/O I/O口 地址总线（ (1) P0口：双向8位三态I/O口，地址总线（低8位）及 数据总线分时复用口，可驱动8个LS型TTL负载。 数据总线分时复用口，可驱动8 LS型TTL负载。 负载 P1口 准双向I/O I/O口 可驱动4 LS型TTL负载 负载。 (2) P1口：8位准双向I/O口，可驱动4个LS型TTL负载。 转义引 引脚 与地址总线 （ 高 8 位 ） 复 功能说明 准双向I/O I/O口 (3) P2口：8位 准双向I/O 口， 与地址总线（ 脚 可驱动4 LS型TTL负载 负载。 用，可驱动4个LS型TTL负载。RXD 串行数据接收端 P3.0 准双向I/O I/O口 双功能复用口，可驱动4 (4) P3口：8位 准双向I/O 口， 双功能复用口 ，可驱动 4 P3.1 TXD 串行数据发送端 P3.2 INT0 外部中断0请求 外部中断 请求 LS型TTL负载 负载。 个LS型TTL负载。 注意:准双向口与双向三态口的差别。 注意:准双向口与双向三态口的差别。
当3个准双向I/O口作输入口使用时，要向该口先写“1”， 个准双向I/O口作输入口使用时，要向该口先写“ I/O口作输入口使用时 P3.5 T1 计数器1外部输入 计数器 外部输入 P3.6 WR 外部数据存储器 另外准双向I/O口无高阻的“浮空”状态。 I/O口无高阻的 另外准双向I/O口无高阻的“浮空”状态。
2.4.2 内部数据存储器 共128个字节， 128个字节， 128个字节 字节地址为00H 7FH。 00H～ 字节地址为00H～7FH 00H～1FH：32个单 00H～1FH：32个单 元，是4组通用工作 寄存器区 20H～2FH：16个单 20H～2FH：16个单 可进行128 128位的 元，可进行128位的 位寻址 30H FH： 用户RAM 30H ～ 7FH ： 用户 RAM 区 ， 只能进行字节寻 址 ， 用作数据缓冲区 以及堆栈区。 以及堆栈区。
I/O口引脚 2.2.3 I/O口引脚 P0口 双向8位三态I/O I/O口 地址总线（ (1) P0口：双向8位三态I/O口，地址总线（低8位）及 数据总线分时复用口，可驱动8个LS型TTL负载。 数据总线分时复用口，可驱动8 LS型TTL负载。 负载 P1口 准双向I/O I/O口 可驱动4 LS型TTL负载 负载。 (2) P1口：8位准双向I/O口，可驱动4个LS型TTL负载。 转义引 引脚 与地址总线 （ 高 8 位 ） 复 功能说明 准双向I/O I/O口 (3) P2口：8位 准双向I/O 口， 与地址总线（ 脚 可驱动4 LS型TTL负载 负载。 用，可驱动4个LS型TTL负载。RXD 串行数据接收端 P3.0 准双向I/O I/O口 双功能复用口，可驱动4 (4) P3口：8位 准双向I/O 口， 双功能复用口 ，可驱动 4 P3.1 TXD 串行数据发送端 P3.2 INT0 外部中断0请求 外部中断 请求 LS型TTL负载 负载。 个LS型TTL负载。 注意:准双向口与双向三态口的差别。 注意:准双向口与双向三态口的差别。
第2章 MCS-51单片机的硬件结构
CPU访问片外存储器时，模拟开关打向右边。P2 口上送出PC高8位地址或DPTR高8位地址信息。再不作 I/O口使用。
(2)通用I/O接口功能
P2口作准双向口使用，与P1口相同，也有输入、 输出、端口操作三种工作方式。
3.P2口负载能力
4个LSTTL负载，输出电流≥ 400uA
三、P3口
1. P3口1位结构原理图如图所示
P 奇偶标志
A中1的个数若为奇数P=1,否则P=0
例如：MOV A, #7FH ADD A, #4FH 0111,1111B + 0100,1111B 1100,0110B
结果:(A)=C6H, C=0,AC=1,OV=1,P=0
2.控制器 3.片内存储器
4.4个I/O接口
5.串行接口
6.定时/计数器
先片内、后片外，片内片外连续，二者 一般不作重叠。 EA＝0，只访问片外程序存储器 EA＝1，先访问片内程序存储器。当PC >0FFFH（51子系统）或PC>1FFFH(52子系统) ，再去访问片外程序存储器。
存储器编址图如下图所示
0000H
片内ROM /EA=1 0FFFH 0FFFH 1000H 片外ROM 0000H 片外ROM /EA=0 00H 7FH 80H FFH 片外RAM 片内RAM 0000H
有5个中断源
11.111条指令，含乘、除法，有很强
的位处理能力 12.片内采用单总线结构，单一＋5V
电源
52系列主要有8032、8052两种机型。 与51系列不同在于：片内数据存储器增 至256个字节，3个16位定时/计数器，6 个中断源。
二、内部结构
MCS-51系列单片机的内部结构如 下图所示：
1 2 . . .
(2)通用I/O接口功能
P2口作准双向口使用，与P1口相同，也有输入、 输出、端口操作三种工作方式。
3.P2口负载能力
4个LSTTL负载，输出电流≥ 400uA
三、P3口
1. P3口1位结构原理图如图所示
P 奇偶标志
A中1的个数若为奇数P=1,否则P=0
例如：MOV A, #7FH ADD A, #4FH 0111,1111B + 0100,1111B 1100,0110B
结果:(A)=C6H, C=0,AC=1,OV=1,P=0
2.控制器 3.片内存储器
4.4个I/O接口
5.串行接口
6.定时/计数器
先片内、后片外，片内片外连续，二者 一般不作重叠。 EA＝0，只访问片外程序存储器 EA＝1，先访问片内程序存储器。当PC >0FFFH（51子系统）或PC>1FFFH(52子系统) ，再去访问片外程序存储器。
存储器编址图如下图所示
0000H
片内ROM /EA=1 0FFFH 0FFFH 1000H 片外ROM 0000H 片外ROM /EA=0 00H 7FH 80H FFH 片外RAM 片内RAM 0000H
有5个中断源
11.111条指令，含乘、除法，有很强
的位处理能力 12.片内采用单总线结构，单一＋5V
电源
52系列主要有8032、8052两种机型。 与51系列不同在于：片内数据存储器增 至256个字节，3个16位定时/计数器，6 个中断源。
二、内部结构
MCS-51系列单片机的内部结构如 下图所示：
1 2 . . .
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第二章 MCS-51单片机的硬件结构
2.1 概况
一、 主要功能
计算机有两种基本结构：哈佛结构，即程序存储器和数据 存储器分开，互相独立；普林斯顿(冯·诺依曼)结构，即程序存 储器和数据存储器合而为一，地址空间统一编址。 单片机采用哈佛结构，把程序和数据分开，不会误把数据 当指令或把指令当数据，造成程序运行的“飞逸”。指令只放在 非易失的只读的存储器中，运行时只能读出执行，避免被意外 修改造成运行中程序的“飞逸”。 MCS-51系列单片机包含51子系列及52子系列性能价格比比 较好。 51子系列有三个版本：8031、8051、8751。 52子系列有三个版本：8032、8052、8752。
第二章 MCS-51单片机的硬件结构
2.1 概况
一、 主要功能（续）
1. 51子系列(52子系列)的主要功能（续） 1个全双工串行I/O接口，可多机通信 2(3)个16位定时器/计数器 中断系统有5(6)个中断源，可编程为两个优先级 111条指令，含乘法指令和除法指令 有强的位寻址、位处理能力 片内采用单总线结构 用单一+5V电源
PSEN(29脚)：片外ROM读选通信号端。
在读片外ROM时，PSEN有效，为低电平，以实现对片外ROM 的读操作。
第二章 MCS-51单片机的硬件结构
2.1 概况
三、外部引脚说明（续）
2. 引脚功能描述（续） I/O引脚(4×8=32根) P0.0～P0.7(39～32脚)：P0口的8位双向I/O口线
EA/VPP PSEN ALE/ PROG 8051 P1 口
P3 口
P2 口
DIP引脚图
逻辑符号
1
第二章 MCS-51单片机的硬件结构
2.1 概况
三、外部引脚说明（续）
2. 引脚功能描述（续） 控制引脚(4根) RST/VPD(9脚)：复位信号/备用电源输入引脚。
当RST引脚保持两个机器周期的高电平后，就可以使8051完成 复位操作。该引脚的第二功能是VPD，即备用电源的输入端，具有 掉电保护功能。若在该引脚接+5V备用电源，在使用中若主电源 VCC掉电，可保护片内RAM中的信息不丢失。
单片机执行程序的过程，就是逐条执行指令的过程。单片 机每执行一条指令都可分为三个阶段，即取指令——分析指 令——执行指令。 取指令的任务是根据程序计数器PC中的值从程序存储器读 出下一条要执行的指令，送到指令寄存器。分析指令的任务是 将指令寄存器中的指令操作码取出后进行译码，分析其指令性 质。如指令要求操作数，则寻找操作数地址。接下来，就是执 行指令。 单片机中的程序一般事先都已通过写入器(编程器)固化在 片内或片外程序存储器中，因而一开机即可执行指令。
一、运算器（续）
4. 程序状态字PSW(Program Status Word) (8位)
D7H D6H D5H D4H CY AC F0 RS1
D3H RS0
D2H D1H OV
D0H P
PSW位地址
D7H D6H D5H D4H CY AC F0 RS1
D3H RS0
D2H D1H OV
D0H P
由P2、P0组成16位地址总线； 由P0分时复用为数据总线； 由ALE、PSEN、RST、EA与P3口中的INT0、INT1、T0、 T1、WR、RD共10个引脚组成控制总线。
P1.0～P1.7(1～8脚)：P1口的8位准双向I/O口线
P1口作为通用的I/O口使用。
P2.0～P2.7(21～28脚)：P2口的8位准双向I/O口线
P2口即可作为通用的I/O口使用，也可作为片外存储器的高8位 地址总线，与P0口配合，组成16位片外存储器单元地址
P3.0～P3.7(10～17脚)：P3口的8位准双向I/O口线
P3口除了作为通用的I/O口使用之外，每个引脚还具有第二功能
第二章 MCS-51单片机的硬件结构
2.1 概况
四、单片机的工作原理
当低半字节向高半字节有进/借位时，AC=1，否则AC=0。该标 志主要用于十进制调整
第二章 MCS-51单片机的硬件结构
2.2 微处理器与时序
一、运算器（续）
4. 程序状态字PSW(Program Status Word) (8位)
PSW位地址
第二章 MCS-51单片机的硬件结构
2.2 微处理器与时序
振荡器 P1.0～P1.7
P3.0～P3.7
第二章 MCS-51单片机的硬件结构
2.1 概况
三、外部引脚说明
1. 引 脚 图
VSS VCC RST/VPD P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD/P3.0 TXD/P3.1 INT0/P3.2 INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 VSS 40 1 2 39 38 3 4 37 36 5 35 6 34 7 8 33 9 8051 32 10 31 11 30 29 12 28 13 27 14 26 15 16 25 24 17 23 18 19 22 20 21 VCC P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/ PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 XTAL1 XTAL2 P0 口
第二章 MCS-51单片机的硬件结构
2.1 概况
三、外部引脚说明（续）
2. 引脚功能描述（续） 控制引脚(4根)（续） EA/VPP(31脚)：外部程序存储器地址允许输入端/编程电 压输入端。
当EA接高电平时，CPU执行片内ROM指令，但当PC值超过 0FFFH时，将自动转去执行片外ROM指令；当EA接低电平时， CPU只执行片外ROM指令。对于8031，由于其无片内ROM，故其 EA必须接低电平。该引脚的第二功能VPP是对8751片内EPROM编 程写入时，作为21V编程电压的输入端。
程序地址 寄存器
运算器
ALU
缓冲器 PC 增 1 中断、串行口及定时器 PC DPTR P1 锁存器 P1 驱动器 XTAL2 P3 锁存器 P3 驱动器
PSEN ALE EA RST
定 时 控 制
指 令 译 码 器
指 令 寄 存 器
PSW
I/O口
串行接口 定时/计数器 中断系统
控制器
OSC XTAL1
2
第二章 MCS-51单片机的硬件结构
2.2 微处理器与时序
一、运算器（续）
2. 累加器A(8位)
累加器A是最常用的专用寄存器； 大多数单操作数指令的操作数取自累加器，很多双操作数指令 的一个操作数取自累加器； 运算结果大多存放在累加器中； 累加器A的地址为0E0H。
第二章 MCS-51单片机的硬件结构
ALE/PROG (30脚)：地址锁存允许信号输出/编程脉冲输 入引脚。
当CPU访问片外存储器时，ALE输出信号控制锁存P0口输出的 低8位地址，从而实现P0口数据与低位地址的分时复用。当8051上 电正常工作后，自动在ALE端输出频率为fosc/6的脉冲序列(fosc代 表振荡器的频率)。该引脚的第二功能PROG是对8751内部4KB EPROM编程写入时，作为编程脉冲的输入端。
RS1、RS0(PSW.4,PSW.3)：寄存器区选择控制位
当(RS1,RS0)=00时，选择寄存器区0区，R0对应地址为 00H，…，R7对应地址为07H； 当(RS1,RS0)=01时，选择1区，R0~R7对应08H～0FH； 当(RS1,RS0)=10时，选择2区，R0~R7对应10H～17H； 当(RS1,RS0)=11时，选择3区，R0~R7对应18H～1FH。 用。
F0(PSW.5)(Flag 0)：标志0
由用户定义，可由软件置位或清除，以对程序的运行起指导作
OV(PSW.2)(Overflow)：溢出标志，由硬件置位或清除
执行带符号加减法指令时，OV=C6‘⊕C7’(Ci‘为第i位向第i+1位 的进位或借位)，执行乘法指令时，乘积大于255，OV=1，乘积结果 的高八位从B取，低八位从A取； 否则OV=0，结果只需从A取。执行除法指令时，若除数为0， OV=1，否则OV=0。
P(PSW.0)(Parity)：奇偶标志
若A中值为1的位数为奇数，P=1，否则P=0。
第二章 MCS-51单片机的硬件结构
2.2 微处理器与时序
一、运算器（续）
4. 程序状态字PSW(Program Status Word) (8位)
MOV A，#7FH ADD A，#47H 后，A、C、AC、OV、P的内容是什么? 解：(1) 执行第1条指令后立即数7FH进入A，由于累加器A中1的 个数为7(奇数)，因此，P＝1；由于本指令为赋值语句，故PSW的其 他位内容不变。 0111 1111 (2) 执行第2条指令将使47H与A中的7FH相加 例 试分析执行指令
P0口即可作地址/数据总线使用，又可作通用的I/O口使用。当 CPU访问片外存储器时，P0口分时先作低8位地址总线，后作双向 数据总线，此时，P0口就不能再作I/O口使用了
第二章 MCS-51单片机的硬件结构
2.1 概况
三、外部引脚说明（续）
3. 单片机引脚特点 功能多，引脚数少； 多数引脚都具有多功能 ； 单片机引脚对外呈三总线形式：
第二章 MCS-51单片机的硬件结构
2.2 微处理器与时序
微处理器又称为CPU，由寄存器、运算器和控制器三部分 组成。
一、运算器
运算器包括：算术/逻辑部件(ALU)、累加器A、暂存寄存 器、寄存器B、程序状态寄存器（PSW），十进制调整电路 等。运算器主要用于实现算术/逻辑运算及位操作运算。 下面介绍运算器的各组成部分： 1. 算术逻辑运算单元ALU (8位) 在控制器所发内部控制信号的控制下进行各种算术操作和 逻辑操作： +、–、×、÷、加1、减1(算术运算)；与、或、非、异或 (逻辑运算)；循环移位和位处理；比较判断跳转；内容交换； 程序转移等 。
2.1 概况
一、 主要功能
计算机有两种基本结构：哈佛结构，即程序存储器和数据 存储器分开，互相独立；普林斯顿(冯·诺依曼)结构，即程序存 储器和数据存储器合而为一，地址空间统一编址。 单片机采用哈佛结构，把程序和数据分开，不会误把数据 当指令或把指令当数据，造成程序运行的“飞逸”。指令只放在 非易失的只读的存储器中，运行时只能读出执行，避免被意外 修改造成运行中程序的“飞逸”。 MCS-51系列单片机包含51子系列及52子系列性能价格比比 较好。 51子系列有三个版本：8031、8051、8751。 52子系列有三个版本：8032、8052、8752。
第二章 MCS-51单片机的硬件结构
2.1 概况
一、 主要功能（续）
1. 51子系列(52子系列)的主要功能（续） 1个全双工串行I/O接口，可多机通信 2(3)个16位定时器/计数器 中断系统有5(6)个中断源，可编程为两个优先级 111条指令，含乘法指令和除法指令 有强的位寻址、位处理能力 片内采用单总线结构 用单一+5V电源
PSEN(29脚)：片外ROM读选通信号端。
在读片外ROM时，PSEN有效，为低电平，以实现对片外ROM 的读操作。
第二章 MCS-51单片机的硬件结构
2.1 概况
三、外部引脚说明（续）
2. 引脚功能描述（续） I/O引脚(4×8=32根) P0.0～P0.7(39～32脚)：P0口的8位双向I/O口线
EA/VPP PSEN ALE/ PROG 8051 P1 口
P3 口
P2 口
DIP引脚图
逻辑符号
1
第二章 MCS-51单片机的硬件结构
2.1 概况
三、外部引脚说明（续）
2. 引脚功能描述（续） 控制引脚(4根) RST/VPD(9脚)：复位信号/备用电源输入引脚。
当RST引脚保持两个机器周期的高电平后，就可以使8051完成 复位操作。该引脚的第二功能是VPD，即备用电源的输入端，具有 掉电保护功能。若在该引脚接+5V备用电源，在使用中若主电源 VCC掉电，可保护片内RAM中的信息不丢失。
单片机执行程序的过程，就是逐条执行指令的过程。单片 机每执行一条指令都可分为三个阶段，即取指令——分析指 令——执行指令。 取指令的任务是根据程序计数器PC中的值从程序存储器读 出下一条要执行的指令，送到指令寄存器。分析指令的任务是 将指令寄存器中的指令操作码取出后进行译码，分析其指令性 质。如指令要求操作数，则寻找操作数地址。接下来，就是执 行指令。 单片机中的程序一般事先都已通过写入器(编程器)固化在 片内或片外程序存储器中，因而一开机即可执行指令。
一、运算器（续）
4. 程序状态字PSW(Program Status Word) (8位)
D7H D6H D5H D4H CY AC F0 RS1
D3H RS0
D2H D1H OV
D0H P
PSW位地址
D7H D6H D5H D4H CY AC F0 RS1
D3H RS0
D2H D1H OV
D0H P
由P2、P0组成16位地址总线； 由P0分时复用为数据总线； 由ALE、PSEN、RST、EA与P3口中的INT0、INT1、T0、 T1、WR、RD共10个引脚组成控制总线。
P1.0～P1.7(1～8脚)：P1口的8位准双向I/O口线
P1口作为通用的I/O口使用。
P2.0～P2.7(21～28脚)：P2口的8位准双向I/O口线
P2口即可作为通用的I/O口使用，也可作为片外存储器的高8位 地址总线，与P0口配合，组成16位片外存储器单元地址
P3.0～P3.7(10～17脚)：P3口的8位准双向I/O口线
P3口除了作为通用的I/O口使用之外，每个引脚还具有第二功能
第二章 MCS-51单片机的硬件结构
2.1 概况
四、单片机的工作原理
当低半字节向高半字节有进/借位时，AC=1，否则AC=0。该标 志主要用于十进制调整
第二章 MCS-51单片机的硬件结构
2.2 微处理器与时序
一、运算器（续）
4. 程序状态字PSW(Program Status Word) (8位)
PSW位地址
第二章 MCS-51单片机的硬件结构
2.2 微处理器与时序
振荡器 P1.0～P1.7
P3.0～P3.7
第二章 MCS-51单片机的硬件结构
2.1 概况
三、外部引脚说明
1. 引 脚 图
VSS VCC RST/VPD P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD/P3.0 TXD/P3.1 INT0/P3.2 INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 VSS 40 1 2 39 38 3 4 37 36 5 35 6 34 7 8 33 9 8051 32 10 31 11 30 29 12 28 13 27 14 26 15 16 25 24 17 23 18 19 22 20 21 VCC P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/ PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 XTAL1 XTAL2 P0 口
第二章 MCS-51单片机的硬件结构
2.1 概况
三、外部引脚说明（续）
2. 引脚功能描述（续） 控制引脚(4根)（续） EA/VPP(31脚)：外部程序存储器地址允许输入端/编程电 压输入端。
当EA接高电平时，CPU执行片内ROM指令，但当PC值超过 0FFFH时，将自动转去执行片外ROM指令；当EA接低电平时， CPU只执行片外ROM指令。对于8031，由于其无片内ROM，故其 EA必须接低电平。该引脚的第二功能VPP是对8751片内EPROM编 程写入时，作为21V编程电压的输入端。
程序地址 寄存器
运算器
ALU
缓冲器 PC 增 1 中断、串行口及定时器 PC DPTR P1 锁存器 P1 驱动器 XTAL2 P3 锁存器 P3 驱动器
PSEN ALE EA RST
定 时 控 制
指 令 译 码 器
指 令 寄 存 器
PSW
I/O口
串行接口 定时/计数器 中断系统
控制器
OSC XTAL1
2
第二章 MCS-51单片机的硬件结构
2.2 微处理器与时序
一、运算器（续）
2. 累加器A(8位)
累加器A是最常用的专用寄存器； 大多数单操作数指令的操作数取自累加器，很多双操作数指令 的一个操作数取自累加器； 运算结果大多存放在累加器中； 累加器A的地址为0E0H。
第二章 MCS-51单片机的硬件结构
ALE/PROG (30脚)：地址锁存允许信号输出/编程脉冲输 入引脚。
当CPU访问片外存储器时，ALE输出信号控制锁存P0口输出的 低8位地址，从而实现P0口数据与低位地址的分时复用。当8051上 电正常工作后，自动在ALE端输出频率为fosc/6的脉冲序列(fosc代 表振荡器的频率)。该引脚的第二功能PROG是对8751内部4KB EPROM编程写入时，作为编程脉冲的输入端。
RS1、RS0(PSW.4,PSW.3)：寄存器区选择控制位
当(RS1,RS0)=00时，选择寄存器区0区，R0对应地址为 00H，…，R7对应地址为07H； 当(RS1,RS0)=01时，选择1区，R0~R7对应08H～0FH； 当(RS1,RS0)=10时，选择2区，R0~R7对应10H～17H； 当(RS1,RS0)=11时，选择3区，R0~R7对应18H～1FH。 用。
F0(PSW.5)(Flag 0)：标志0
由用户定义，可由软件置位或清除，以对程序的运行起指导作
OV(PSW.2)(Overflow)：溢出标志，由硬件置位或清除
执行带符号加减法指令时，OV=C6‘⊕C7’(Ci‘为第i位向第i+1位 的进位或借位)，执行乘法指令时，乘积大于255，OV=1，乘积结果 的高八位从B取，低八位从A取； 否则OV=0，结果只需从A取。执行除法指令时，若除数为0， OV=1，否则OV=0。
P(PSW.0)(Parity)：奇偶标志
若A中值为1的位数为奇数，P=1，否则P=0。
第二章 MCS-51单片机的硬件结构
2.2 微处理器与时序
一、运算器（续）
4. 程序状态字PSW(Program Status Word) (8位)
MOV A，#7FH ADD A，#47H 后，A、C、AC、OV、P的内容是什么? 解：(1) 执行第1条指令后立即数7FH进入A，由于累加器A中1的 个数为7(奇数)，因此，P＝1；由于本指令为赋值语句，故PSW的其 他位内容不变。 0111 1111 (2) 执行第2条指令将使47H与A中的7FH相加 例 试分析执行指令
P0口即可作地址/数据总线使用，又可作通用的I/O口使用。当 CPU访问片外存储器时，P0口分时先作低8位地址总线，后作双向 数据总线，此时，P0口就不能再作I/O口使用了
第二章 MCS-51单片机的硬件结构
2.1 概况
三、外部引脚说明（续）
3. 单片机引脚特点 功能多，引脚数少； 多数引脚都具有多功能 ； 单片机引脚对外呈三总线形式：
第二章 MCS-51单片机的硬件结构
2.2 微处理器与时序
微处理器又称为CPU，由寄存器、运算器和控制器三部分 组成。
一、运算器
运算器包括：算术/逻辑部件(ALU)、累加器A、暂存寄存 器、寄存器B、程序状态寄存器（PSW），十进制调整电路 等。运算器主要用于实现算术/逻辑运算及位操作运算。 下面介绍运算器的各组成部分： 1. 算术逻辑运算单元ALU (8位) 在控制器所发内部控制信号的控制下进行各种算术操作和 逻辑操作： +、–、×、÷、加1、减1(算术运算)；与、或、非、异或 (逻辑运算)；循环移位和位处理；比较判断跳转；内容交换； 程序转移等 。