SOPC实验指导书(EP2C20Q240C8)
SOPC试验指导
1．实验目的 (1)2．实验内容 (1)3．预备知识 (1)4．实验设备 (1)5．基础知识 (1)(1)SOPC的基本概念 (1)(2)NIOS II简介 (1)(3)Avalon总线简介 (1)(4)开发工具简介 (2)6．实验过程 (3)(1)Quartus II的应用—跑马灯工程开发流程 (3)设计输入_控制模块 (4)编译工程 (15)工程仿真 (17)设计输入_分频模块 (20)锁定引脚 (22)下载配置文件 (24)(2)创建基于NIOS II的SOPC硬件系统 (26)创建系统模块 (26)编译工程 (34)锁定引脚 (34)(3)开发基于NIOS II的软件工程 (34)创建工程 (34)编译工程 (39)工程仿真 (39)SOPC实验指导1．实验目的(1)了解SOPC设计技术(2)了解基于软核的嵌入式系统设计的原理和技术(3)学习并掌握一种系统定制的方法2．实验内容(1) 创建并完成一个基本的跑马灯工程,熟悉Altera综合开发平台Quartus II 的应用(2) 利用SOPC Builder创建基于NIOS II的SOPC硬件系统(3) 利用NIOS II IDE开发应用程序，利用软件实现控制一个LED灯闪烁3．预备知识(1)C语言基础、VHDL或Verilog语言基础(2)程序调试的基础和方法4．实验设备(1)硬件：NIOS II Evaluation Kit(基于Cyclone EP1C12)、PC机；(2)软件：操作系统(Windows98/2000/XP)、Quartus II、NIOS II IDE。
5．基础知识(1)SOPC的基本概念z SOPC即片上可编程系统，这种技术基于FPGA芯片，将处理器、存储器、I／O口等系统设计需要的模块集成到一起，完成整个系统的主要逻辑功能，具有设计灵活，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。
(2)NIOS II简介z在很多对速度的要求不是很高的低端应用，Altera将一个软核放入PLD，这 个软核就是NIOS，它只占芯片内部很少的一部分逻辑单元，成本很低。
PCR实验室SOP文件
PCR实验室作业指导书文件编号:第2版编制：审核：批准：生效日期：2012年月日目录修订页PCR实验室的设置及管理1．目的：建立实验室的合理设置和科学管理,防止实验污染，保证检测结果的可靠性.2．适用范围：本程序适用于分子诊断室的设置、工作流程和日常管理等。
3．负责人：4．细则：4．1 分子诊断室为检验科下设的专业实验室，从事基因扩增检测及相关实验工作。
4．2 本实验室采用普通RT-PCR扩增和实时荧光定量PCR两种技术作为临床基因诊断的主要手段,实验室分为四个区：试剂准备区（第一区)、标本处理区（第二区）、扩增区（第三区)及产物分析区（第四区）。
每一工作区配备专用的设备、仪器、辅助设施、耗材、清洁用品、办公用品、专用工作服，并有明显的区分标识.各区标签颜色：红色（第一区)、白色或绿色(第二区）、蓝色（第三区）；专用工作服：粉红色（第一区）、白色（第二区）、蓝色（第三区）。
标本的接收则在检验科标本接收处进行.4．3 各工作区专用的仪器设备、办公用品、工作服、实验耗材和清洁用具等，不可混用.4．4 各工作区配置、功能和内务管理见各相关SOP文件。
4．5 严格遵守从“试剂准备区→标本处理区→扩增区→产物分析区”的单一流向制度,不得逆向进入前一工作区.4．6 非本实验室工作人员，未经许可不得入内;进修、实习或其他科室人员因需要,进入实验区域（试剂准备区、标本处理区、扩增区、产物分析区）需首先熟悉本程序的各项规定并严格遵守执行，在本实验室人员监督指导下进行。
4．7 实验完毕后做好清洁消毒工作.5. 本文涉及以下图表：1.实验室设计平面图PCR实验室工作制度1．目的：保持良好的工作环境，以确保检测结果的可靠性，防止交叉污染，防止差错、事故及纠纷的发生.2．适用范围:所有本实验室人员。
3．负责人：4．细则：4．1 本实验室用于基因扩增检测及相关实验工作，不得进行其它实验操作。
4．2各区的用品不得混用。
4．3在各区的实验操作过程中,操作者必须戴手套和帽子，严格按照操作规程。
SOPC实验指导书2
3.2 构建比较复杂的Nios II系统实验实验目的：1. 强化使用IP核构建系统的设计思想，学习使用SDRAM 等IP软核的方法；2. 学习使用MegaWizard Plug-In Manager添加PLL IP软核进行时钟倍频的方法。
实验内容：在前面实验的基础上添加SDRAM及用于倍频的锁相环，构建比较复杂的Nios II系统。
实验原理：FPGA片内嵌入式锁相环PLL可以与一输入的时钟信号同步，并以其作为参考信号实现锁相，从而输出一至多个同步倍频或分频的片内时钟，以供逻辑系统应用。
与直接来自外部的时钟相比，这种片内时钟可以减少时钟延时和时钟变形，减少片外干扰；还可以改善时钟的建立时间和保持时间。
实验设备：SOPC核心板、USB-Blaster下载线、电源。
实验步骤：1：打开工程如实验3.1方法，创建工程，工程名为nios_os，打开SOPC Builder；2：构建一个复杂的Nios 系统打开SOPC Builder，生成的Nios起名为nios_ucos，在Clock时钟设置中，填入所需要的时钟，48M；在对Nios II核选择时，选为标准型（Nios II/s），如图3-2-1所示：图3-2-1 Nios II处理器选型窗口在Caches & Tightly Coupled Memories的设置中，将Instruction Cache的设置改为2 Kbytes。
图3-2-2 指令缓存设置其它的按默认设置即可，更改cpu_0名称为cpu。
添加SDRAM控制器软核，双击Memory下的SDRAM Controller，数据位设置为16位，片选1位，4块banks，地址线12行，8列，其他参数设置及时序设置见图3-2-4：其中，Memory Profile的设置如图3-2-3所示：图3-2-3 SDRAM基本参数设置Timing的设置如图3-2-4所示：图3-2-4 SDRAM时序参数设置将sdram_0重命名为sdram，注意sdram的参数设置必须正确，否则将不能使用，时序参数的设置可以参考芯片的数据手册根据需要适当调整。
sopc实验指导书(1)
CON目录第一章实验箱简介 (2)第二章EDA实验单元 (5)实验一七人表决器 (5)实验二格雷码变换 (13)实验三BCD码加法器 (15)实验四四位全加器 (17)实验五四人抢答器 (19)实验六四位并行乘法器 (20)实验七设计基本触发器 (21)实验八设计74LS169计数器功能模块 (25)实验九步长可变的加减计数器 (27)实验十可控脉冲发生器 (28)实验十一正负脉宽数控调制信号发生器 (30)实验十二序列检测器 (32)实验十三四位并行流水乘法器 (34)实验十四出租车计费器 (37)实验十五多功能数字钟 (39)实验十六数字秒表 (41)实验十七频率计 (43)实验十八交通灯控制器 (45)实验十九数码锁 (47)实验二十VGA彩条发生器 (49)附录 (51)第一章实验箱简介EDA/SOPC实验箱是集EDA和SOPC开发为一体的综合性实验箱，它不仅可以独立完成几乎所有的EDA设计，也可以完成大多数的SOPC开发。
采用Altera公司的Cyclone系列的12万门FPGA为核心，整个系统采用模块化设计，各个模块之间可以自由组合，使得该实验箱的灵活性大大提高。
同时实验箱还提供了丰富的接口模块，供人机交互，从而大大增加了实验开发者开发的乐趣，满足了普通高等院校、科研人员等的需求。
开发工程师可以使用VHDL语言、Verilog HDL语言、原理图输入等多种方式，利用Altera公司提供的Quartus II及Nios软件进行编译，下载，并通过EDA/SOPC实验箱进行结果验证。
实验箱提供多种人机交互方式，如键盘阵列、按键、拨挡开关输入；七段码管、大屏幕图形点阵LCD显示；串口通信；VGA接口、PS2接口、USB接口、Ethernet接口等，利用Altera 公司提供的一些IP资源和Nios 32位处理器，用户可以在该实验箱上完成不同的SOPC设计。
EDA/SOPC实验箱提供的资源有：●Altera公司的EP1C6Q240C8，12万门级FPGA，另外可选配更高资源的FPGA●FPGA配置芯片采用可在线变成的EPC2，通过JTAG口和简单的跳线即可完成设计的固化●1个数字时钟源，提供48MHz、12MHz、1MHz、100KHz、10KHz、1KHz、100Hz、10Hz、2Hz和1Hz等多个时钟●1个模拟信号源，提供频率和幅度可调的正弦波、三角波和方波●两个串行接口，一个用于SOPC开发时的调试，另一个可以完成其它的通信●1个VGA接口●1个PS2接口，可以接键盘或鼠标●1个USB接口，利用PDIUSBD12芯片实现USB协议转换●1个Ethernet接口，利用RTL8019芯片实现TCP/IP协议转换●基于SPI接口的音频CODEC模块●1个输入、输出探测模块，供数字信号的观察●16个LED显示●8个拨挡开关输入●8个按键输入●1个4X4键盘阵列●8个七段码管显示●1个扬声器模块●1个交通灯模块●1个直流电机模块●1个高速AD和1个高速DA●240×128大屏幕图形点阵LCD显示●存储器模块提供256K×32Bit的SRAM和2M×8Bit的FLASHROM实验箱基本布局如下图1-1所示：图1-1 EDA/SOPC 试验箱系统布局下面就部分模块做简要介绍。
SOPC实验指导书1
SOPC实验指导书钮文良韩玺编著北京联合大学信息学院2007年12月6日目录第1章SOPC实验系统介绍 (3)1.1 系统硬件平台设计 (3)1.2 系统软件实验开发 (7)1.3 SOPC系统实验介绍 (8)第2章SOPC基本概念与基本原理 (10)2.1 SOPC技术 (10)2.2 基于FPGA嵌入IP软核的SOPC系统 (11)2.3 SOPC设计 (13)第3章SOPC设计开发案例 (14)3.1 Nios控制LED实验 (14)3.2 构建比较复杂的Nios II系统实验 .................................. 错误！未定义书签。
3.3 SOPC下μC/OS II操作系统移植实验............................ 错误！未定义书签。
3.4 Nios II控制下的UART串行接口通信实验 .................. 错误！未定义书签。
3.5 底板8×8点阵LED图形实验 ......................................... 错误！未定义书签。
3.6 VGA&SVGA接口显示器彩条信号发生器实验............ 错误！未定义书签。
3.7 按键控制数码管计数器实验 ........................................... 错误！未定义书签。
3.8 信号发生器设计实验 ....................................................... 错误！未定义书签。
3.9 底板键盘控制SOPC实验板数码管实验 ....................... 错误！未定义书签。
3.10 4位按键控制下的LED、数码管SOPC计数实验...... 错误！未定义书签。
3.11 基于SOPC的128*64 LCD显示实验 .......................... 错误！未定义书签。
sopc实验指导书(1)
CON目录第一章实验箱简介 (2)第二章EDA实验单元 (5)实验一七人表决器 (5)实验二格雷码变换 (13)实验三BCD码加法器 (15)实验四四位全加器 (17)实验五四人抢答器 (19)实验六四位并行乘法器 (20)实验七设计基本触发器 (21)实验八设计74LS169计数器功能模块 (25)实验九步长可变的加减计数器 (27)实验十可控脉冲发生器 (28)实验十一正负脉宽数控调制信号发生器 (30)实验十二序列检测器 (32)实验十三四位并行流水乘法器 (34)实验十四出租车计费器 (37)实验十五多功能数字钟 (39)实验十六数字秒表 (41)实验十七频率计 (43)实验十八交通灯控制器 (45)实验十九数码锁 (47)实验二十VGA彩条发生器 (49)附录 (51)第一章实验箱简介EDA/SOPC实验箱是集EDA和SOPC开发为一体的综合性实验箱，它不仅可以独立完成几乎所有的EDA设计，也可以完成大多数的SOPC开发。
采用Altera公司的Cyclone系列的12万门FPGA为核心，整个系统采用模块化设计，各个模块之间可以自由组合，使得该实验箱的灵活性大大提高。
同时实验箱还提供了丰富的接口模块，供人机交互，从而大大增加了实验开发者开发的乐趣，满足了普通高等院校、科研人员等的需求。
开发工程师可以使用VHDL语言、Verilog HDL语言、原理图输入等多种方式，利用Altera公司提供的Quartus II及Nios软件进行编译，下载，并通过EDA/SOPC实验箱进行结果验证。
实验箱提供多种人机交互方式，如键盘阵列、按键、拨挡开关输入；七段码管、大屏幕图形点阵LCD显示；串口通信；VGA接口、PS2接口、USB接口、Ethernet接口等，利用Altera 公司提供的一些IP资源和Nios 32位处理器，用户可以在该实验箱上完成不同的SOPC设计。
EDA/SOPC实验箱提供的资源有：●Altera公司的EP1C6Q240C8，12万门级FPGA，另外可选配更高资源的FPGA●FPGA配置芯片采用可在线变成的EPC2，通过JTAG口和简单的跳线即可完成设计的固化●1个数字时钟源，提供48MHz、12MHz、1MHz、100KHz、10KHz、1KHz、100Hz、10Hz、2Hz和1Hz等多个时钟●1个模拟信号源，提供频率和幅度可调的正弦波、三角波和方波●两个串行接口，一个用于SOPC开发时的调试，另一个可以完成其它的通信●1个VGA接口●1个PS2接口，可以接键盘或鼠标●1个USB接口，利用PDIUSBD12芯片实现USB协议转换●1个Ethernet接口，利用RTL8019芯片实现TCP/IP协议转换●基于SPI接口的音频CODEC模块●1个输入、输出探测模块，供数字信号的观察●16个LED显示●8个拨挡开关输入●8个按键输入●1个4X4键盘阵列●8个七段码管显示●1个扬声器模块●1个交通灯模块●1个直流电机模块●1个高速AD和1个高速DA●240×128大屏幕图形点阵LCD显示●存储器模块提供256K×32Bit的SRAM和2M×8Bit的FLASHROM实验箱基本布局如下图1-1所示：图1-1 EDA/SOPC 试验箱系统布局下面就部分模块做简要介绍。
SOPC实验手册
《SOPC技术与应用》实验指导书哈尔滨理工大学自动化学院电子信息科学与技术系2008年10月7日实验一 SOPC快速入门一、实验目的1、学习Quartus II、SOPC Builder、Nios II IDE的基本操作；2、初步了解SOPC的开发流程，基本掌握Nios II软核的定制流程；3、掌握Nios II软件的开发流程；掌握软件的基本调试方法。
二、实验设备硬件：PC机，GW48系列SOPC/EDA实验开发平台；软件：Quartus II 8.0，SOPC Builder 8.0，Nios II IDE 8.0。
三、实验内容建立可用于控制LED闪烁的简单Nios II处理器系统，具体包括：1、在Quartus II中建立一个工程；2、使用SOPC Builder建立并生成一个简单的基于Nios II的硬件系统；3、在Quartus II工程中编译基于Nios II的硬件系统并生成配置文件.sof；4、在Nios II IDE中建立对应硬件系统的用户C/C++工程，编写一简单用户程序，在Nios II IDE中编译程序生成可执行文件.elf；5、将配置文件.sof和可执行文件.elf都下载到FPGA进行调试运行。
四、实验原理控制LED灯闪烁的用户程序代码很小，可将其固化在片内ROM来执行。
变量、堆栈等空间使用片内RAM，不使用任何片外存储器。
整个系统的框图如图1所示。
从图1控制LED闪烁的系统框图可知，其它逻辑与Nios II系统一样可存在于FPGA中。
Nios II 系统可与其它片内逻辑相互作用，取决于整个系统的需要。
为了简单起见，本实验在FPGA内不包括其它逻辑。
图1 控制LED闪烁的系统框图五、实验步骤1、使用Quartus II建立工程2、使用SOPC Builder创建NiosII系统SOPC Builder设计过程不需要按固定顺序进行，本实验采用常用设计步骤。
读者可采用不同的顺序进行SOPC Builder设计。
实验10_SOPC_UCOSII操作系统OK
实验10_SOPC_UCOSII操作系统OK引言：在嵌入式系统中，操作系统是一种软件模块，它的目标是有效地管理系统的资源，并为应用程序提供一个良好的运行环境。
本实验将介绍SOPC_UCOSII操作系统，通过实践来学习如何在其上运行应用程序。
本实验分为以下几个部分：1.SOPC_UCOSII操作系统的介绍2.实验环境搭建3.实验步骤详解4.实验总结与展望一、SOPC_UCOSII操作系统的介绍SOPC（System on Programmable Chip，可编程芯片系统）是一种集成电路系统设计方法，它是将处理器、外设、总线和存储空间等硬件资源集成在一颗可编程逻辑器件（如FPGA）中的理念。
SOPC_UCOSII操作系统是基于SOPC架构设计的一种实时嵌入式操作系统。
UCOSII（MicroC/OS-II，Micro Controller Operating System-II）是美国Micrium公司开发的一款商业操作系统，经过多年的发展与优化，已经成为嵌入式系统领域最受欢迎的操作系统之一二、实验环境搭建1. 使用Altera的Quartus II软件进行FPGA设计和编译。
2.使用FPGA硬件平台开发板进行实验，如DE1-SoC开发板。
3. 使用Altera提供的示例设计进行实验。
三、实验步骤详解2. 使用Quartus II软件创建一个新的工程，选择目标FPGA芯片型号，并进行必要的设置。
3.导入SOPC_UCOSII的示例设计，该设计包含了处理器、外设、总线和存储空间等硬件资源的配置。
4. 编译工程，生成SOPC_UCOSII的.bit文件。
6. 使用终端仿真软件（如SecureCRT），通过串口连接到FPGA开发板。
7.启动FPGA开发板，并观察SOPC_UCOSII的运行情况。
8.在SOPC_UCOSII上运行应用程序，观察其输出结果和运行状态。
四、实验总结与展望通过本实验，我们学习了SOPC_UCOSII操作系统的搭建和运行方式，并在其上成功运行了应用程序。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目录目录 (1)第一章系统的硬件单元及使用说明 (2)一、本实验箱的结构特点： (2)二、各模块电路说明： (3)1、数码管显示模块 (3)2、AD 转换模块 (3)3、DA 转换模块 (4)4、以太网模块 (4)6、VGA接口模块 (5)7、PS/2接口模块 (6)8、串行接口模块 (6)9、开关量输入输出模块 (7)10、按键模块 (7)11、LED 灯指示模块 (8)12、音频接口模块 (8)13、TFT液晶接口模块 (9)14、USB接口电路 (9)第二章QUARTUS II和NIOS II 软件的使用方法 (10)一、Q UARTUS II软件的使用方法 (10)二、SOPC B UILDER /N IOS II IDE软件使用方法 (19)第三章VHDL基本程序设计实验 (27)实验一组合逻辑半加器的设计 (27)实验二使用VHDL设计组合逻辑全加器 (34)实验三带进位输入的8位加法器 (40)实验四全减器 (43)实验五四位向量加法/减法器 (46)实验六组合逻辑3-8译码器的设计 (48)实验七数据比较器 (51)实验八多路数据选择器 (53)实验九编码器 (56)实验十计数器 (59)实验十一7段数码管控制接口 (62)实验十二16*16点阵设计 (64)实验十三MOORE机 (68)实验十四MEALY机 (71)实验十五D/A接口 (74)实验十六A/D接口 (76)第一章系统的硬件单元及使用说明一、本实验箱的结构特点：1、系统构成SOPC综合实验系统开发实验平台采用ALTERA Cyclone II EP2C20处理器，集众多功能于一体，采用全新的"主控制板+……+核心板+平台主板"自由组合式结构。
根据实验研发需求，可实现基于ALTERA、XILINX、ACTEL、Lattice等厂家的软核/硬核处理器相结合的嵌入式系统设计。
本实验系统实验平台功能强大，硬件接口丰富，平台嵌入式软件除支持C、C++语言开发之外，还支持uC/OS II、uClinux嵌入式操作系统。
独特的核心板扩展接口可完美实现核心板与核心板、核心板与平台主板之间无缝连接，实现复杂的系统功能。
用户可根据需求，选择SOPC 和CPLD组合、单片机和SOPC的组合……通过模式转换功能，不同的硬件模块间，可实现多种独立的具有特色的综合模块组合。
平台优异的综合性设计大大提高了开发平台的利用率，是SOPC、EDA、SOC、单片机相互结合的实验教学、电子系统设计创新实验室、嵌入式系统实验室、科研开发最理想的选择，同时也是各高等院校参加电子设计大赛最理想的创新开发训练平台。
1）本研究中心一直致力于技术创新，不遗余力地支持企事业单位以及高校教育事业的发展并推进其科研机构研发能力的提升。
为了满足不同的设计需求，一切从设计出发，综合创新开发实验平台目前已配套开发出近20种扩展核心开发板。
核心开发板自成系统，功能强大，实用性强，可采用如下三种方式完成系统设计开发：主控制板自成嵌入式系统，所提供的硬件资源丰富，标准工业级多层板设计，可脱离实验箱硬件平台，独立开发使用。
核心板与主控制板实验箱平台配套开发使用，除了提供更为丰富的硬件平台接口资源以外，还为用户提供可扩展的自由定制的特色模块，灵活性强，可实现更多、更强、更有创意的综合系统功能。
主控制芯片与主控制板上下叠加结合使用，国内独创，根据国际嵌入式技术的发展可以随时更换主流的控制芯片，可完美实现各种电子系统板级创新设计构想，拓宽嵌入式软硬件设计视野，训练出一流的高科技人才。
2、创新设计应用领域：基于CPLD/FPGA和VHDL/Verilog的普通和典型EDA实验与开发；基于SOPC的Nios II嵌入式系统实验与开发；经典8051/89C51单片机IP核开发应用；普通单片机与FPGA综合实验与开发；现代计算机组成原理实验；Altera SOPC与DSP的高级创新应用开发；基于ALTERA Nios II多核32位处理器的创新应用开发；ALTERA Nios II核心板与Nios II核心板之间的创新开发应用；ALTERA Nios II核心板与Xilinx Microblaze核心板之间的并行创新开发应用；3、适用专业范围：本系统综合创新开发实验平台专为电子系统级产品设计、嵌入式软硬件设计、EDA基础教学、IP Core开发与验证（包含8/16/32位CPU处理器设计）、DSP图像/通讯创新开发设计……适用于计算机和电子类等专业本科生、研究生、博士生及全国相关各科研院所、企业单位，如计算机科学、微电子、音视频与多媒体教学、现代计算机组成原理、通信、信息技术与仪器仪表、电子工程、机电一体化、自动化等相关专业。
二、各模块电路说明：1、数码管显示模块模块说明：数码管的断信号由FPGA直接驱动，JP3，JP4代表两个共阳极数码管的A、B、C、D、E、F、Dp段；数据0、1、2、3、4、5、6、7、8、9对应的断码分别为：0xC0、0XF9、0xA4、0xB0、0x99、0x92、0x82、0xF8、0x80、0x90 。
2、AD 转换模块模块说明：此模块设计了两种AD转换器件。
AD9288是采用了并行双通道独立8位、高速采样（100MHZ）的A/D器件，模拟信号分别通过INPUT_A、INPUT_B输入，时钟输入采用FPGA控制的10-100MHZ时钟信号，数据采用8位并行输出。
FPGA控制采样率，此实验可以很快的验证采样定律。
注意在使用该模块的过程中应该将入信号应该为调节到0到1V的电压范围内的高频交流信号。
AD7920是12位高速串行AD，时钟输入信号0—3M，电压输入为0—3.3v范围内直流电压。
3、DA 转换模块模块说明：ADV7120是美国ADI公司出品的高速数模转换电路，在单芯片上集成了3个独立的8位高速D/A 转换器，特别是用于高速D/A转换的应用系统。
J11、J12、J13作为FPGA数据输入端口分别对应DA_OUT_1、DA_OUT_2、DA_OUT_3三路模拟电压输出。
4、以太网模块模块说明：该模块为百兆以太网设计模块，FPGA通过排线连接J2、J3、J4对以太网数据进行读写和控制。
6、VGA接口模块模块说明：上电时CPLD内部逻辑会自动加载存储器信息控制VGA显示时序和图像，实验者，只需要由FPGA通过数据线和地址线对存储器单元进行操作。
7、PS/2接口模块模块说明：该模块设计有两个PS/2接口，都可以接PS/2设备，其时钟线和数据线通过排线与FPGA相连。
8、串行接口模块模块说明：该模块设计了两个RS232串行接口，可以用于FPGA与其他设备进行数据通信。
其中J7与H301为COM1输入输出口，J8与H302为COM2舒入输出口。
9、开关量输入输出模块模块说明：S1—s8是带自锁的单刀单执拨码开关，在开关未拨动时是低电平，拨动时J1为高电平并且保持高电平不变，只有回拨开关时J1才恢复低电平输入。
J1通过排线与其他模块相连接。
10、按键模块模块说明：此模块共有8个按键，BUTTON1—BUTTON8是轻触按键；在按键未按下时JP6为高电平输入，按键按下后JP6对FPGA输入低电平，松开按键后恢复高电平输入。
JP6通过排线与FPGA相连接。
11、LED 灯指示模块模块说明：该模块有8个LED指示灯，在使用时候只需要用排线连接JP5和FPGA连接，FPGA输出低电平时指示灯亮。
12、音频接口模块模块说明：J1通过排线与FPGA相连接处理音频数据，H1接口为左右声道输出，H2为MIC 输入。
13、TFT液晶接口模块模块说明：本模块为真彩触摸屏显示实验，P3 为TFT控制接口，P5和P6接口为触摸信号输出模式分别为SPI模式和串口模式。
14、USB接口电路模块说明：本模块中J5，J6 通过排线与FPGA相连，其中J5为USB数据，J6为控制线。
/********************************************************************第二章Quartus II和Nios II 软件的使用方法一、Quartus II软件的使用方法1、创建工程运行quartus II软件，如下图：建立工程，File New Project Wizad，既弹出“工程设置”对话框，如下图：单击此对话框最上一栏右侧的“...”按钮，在d盘中建一个工程文件夹，取名为test。
单击“打开”按钮，在第二行和第三行中填写为“half_adder”。
按Next按钮，出现添加工程文件的对话框，如下图：这里我们先不管它，直接按next进行下一步，选择FPGA器件的型号，如下图：在Family下拉框中，我们选择Cyclone系列FPGA，选择此系列的具体芯片EP2C5F256C7。
执行next出现选择其它EDA工具对话框，我们用Quartus II的集成环境进行开发，因此这里不作任何改动，按next进入工程的信息总概对话框：按Finish按钮即建立一个项目。
2、建立顶层图。
（1）执行File New，弹出新建文件对话框，如下图：选择“Block Diagram Schematic File”按OK即建立一个空的顶层图，缺省名为“Block1.bdf”，我们把它另存为（File Save as）,接受默认的文件名，并将“Create new project based on this file”选项选上，以使该文件添加到工程中去。
如下图：（2）添加逻辑元件（Symbol）双击顶层图图纸的空白处，弹出添加元件的对话框，如下图：在libraries里寻找所需要的逻辑元件，如果知道逻辑元件的名称的话，也可以直接在Name一栏敲入名字，右边的预览图即可显示元件的外观，按OK后鼠标旁边即拖着一个元件符号，在图纸上点击左键，元件即安放在图纸上。
在图纸上分别安放异或门（xor），与门(and2)，输入（input），输出（output）。
（3）连线。
将鼠标移到symbol连线端口上，鼠标变成图示形状，按下左键拖动鼠标到另一个symbol 的连线端。
双击输入输出符号名字“pin_name”，将它们修改为a，b，s，co。
如下图：（4）设置。
在建立工程时我们选定了芯片型号，也可以在这一步设定，在菜单Assignments Device，弹出对话框，如下图：（5）编译。
按主工具栏上的编译按钮即开始编译，Message窗口会显示一些编译信息，最后编译成功弹出提示，如下图：3、仿真对工程编译通过后，必须对其功能和时序性质进行仿真测试，以了解设计结果是否满足原设计要求。
具体步骤如下：（1）时序仿真打开波形编辑器。
选择菜单File中的New项，在New窗口中选择Other Files中的Vector WaveformFile项，如下图所示：单击OK按钮，即出现空白的波形编辑器。