数字电路与逻辑设计复习题
数字电路与逻辑设计试题及答案
《数字电路与逻辑设计》试题1参考答案一．填空题(10)1．2048 ×8位的RAM有10根地址线，8根数据线。
2．二进制数A=(1011010）2，B=(101111）2，求：A＋B＝(10001001)2；A一B＝( 101011 )23．时序逻辑电路的输出不仅取决于电路．输入信号的状态，而且还与电路原来的状态有关。
4．二硅极管具有单向导通的特性，它的正向导通电压为0.7V。
5．n变量的逻辑函数有2n个最小项，任意两个最小项的乘积为0。
二．选择题(10)1．当晶体三极管b时处于导通状态。
a.发射结和集电结均属于反向偏置；b.发射结正向偏置，集电结反向偏置；c.发射结和集电给均属于正向偏置2．与晶体三极管相比，MOS管具有的特点是a,c,d。
a.输入电阻高；b.受温度影响大；c.便于集成；d.电压控制元件；e.极间电容影响小3．欲将二进制代码翻译成输出信号选用b，欲将输入信号编成二进制代码选用a，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用c，欲实现两个相同位二进制数和低位进位数的相加运算选用e。
a.编码器；b.译码器；c.多路选择器；d.数值比较器；e.加法器；f.触发器；ｇ.计数器；h.寄存器4．在逻辑函数的卡诺图化简中，若被合并(画圈所包含)的最小项个数越多，则说明化简后c。
a.乘积项个数越少；b.实现该功能的门电路少；c.该乘积项含因子少5．逻辑函数Y=A B C+A+B+C的最简与或形式为1。
a. 已是最简与或形式；b. 0 ；c. 1 ；d. B+C三．简答题答案；1．简述用TTL与非门、或非门、异或门实现反相器功能．多余输入端的连接方法。
TTL与非门的余输入端应接高电平，或非门的余输入端应接低电平，异或门实现反相器功能是应将余输入端和输入信号并在一起。
2．举例说明什么叫竞争冒险－现象。
门电路两个输入信号同时向相反的逻辑电平跳变，比如一个从1变为0，另一个从0变为1时，所出现的可能出现尖峰脉冲的现象称为竞争－冒险。
数字电路及逻辑设计复习题
B
&
&
FB
&
≥1
F
C
&
C
&
（C）
（D）
17. 维持阻塞Ｄ触发器电路中，当ＣＰ脉冲升沿过后，输入信号Ｄ改变，则其输出状态 ______。
(Ａ) 不变； (Ｂ) 不定； (Ｃ) 随Ｄ而变
18. 要实现图中各 TTL 门电路输出端所示的逻辑关系,各电路的接法正确的有 ______________。
A B 悬空
)2。
16. 用与非门实现逻辑函数 Z=AB+AC 时，逻辑表达式应写成__________。
真值表
C 00001111 D1 0 0 1 1 0 0 1 1 D2 0 1 0 1 0 1 0 1 F1 F2 17. 填写如图 TTL 电路的真值表。
D1
&
&
F2
D2
EN F1
C
18. 用代数法可把逻辑函数 Z = AB + ABD + AC + BCD 化简为___________。
相异点
模拟多路转换器
数字多路转换器
11. 凡是使电流IL流入反相器的负载，叫做________，使IL从反相器流出的负载，叫做 ________。
数字电路与逻辑设计
第 6 页 共 24 页
数字电路与逻辑设计复习题（共 137 题）
12. 基本ＲＳ、同步ＲＳ、主从ＪＫ和维持阻塞Ｄ四种不同结构的触发器中，可以作计 数器和移位寄存器的有____________________。
| U REF | _____； (2)计数器的位长Ｎ_____。
(Ａ)无关 (Ｂ)成正比 (Ｃ)成反比 (Ｄ)有关，但无确定的比例关系。 5. 某译码电路需要有四种不同的输出状态，那么输入信号至少应有______个。
专升本《数字电路与逻辑设计》_试卷_答案
专升本《数字电路与逻辑设计》一、（共75题,共150分）1. 十进制数用二进制表示应为:（）（2分）B.1100.11C.标准答案：B2. 无符号位的十六进制数减法(A9)l6-(8A)16=（）（2分）A.(19)16B.(1F)l6C.(25)16D.(29)16标准答案：B3. 十进制数15用2421 BCD 码可以表示为（）。
（2分）.01001000 C标准答案：C4. 8421 BCD码对应的二进制数为 ( ) （2分）B.110011.10C.标准答案：B5. 二进制数-0110的反码是（最高位是符号位）（）（2分）.11001 C标准答案：B6. 如果状态A与B，C与D分别构成等效对，那么能构成状态等效类的是（）（2分）标准答案：A7. 四个变量可以构成多少个最小项（）（2分）个个个个标准答案：D8. 逻辑函数Y=可化简为:( ) （2分）A.B.+AB+AC标准答案：D9. 逻辑函数F(A,B,C) = AB＋BC+AC的标准表达式是( ) （2分）A.∑m(3,5,6,7)B.∑m(0,1,2,4)C.∏m(1,3,5,7)D.∑M(0,2,4,6)标准答案：A10. 函数，则其反函数( ) （2分）A.B.C.D.标准答案：B11. 逻辑函数等于（）（2分）A.标准答案：B12. 三变量构成的逻辑函数的最小项m1和最小项m7一定满足( ) （2分）A.B.C.D.标准答案：C13. 下图为OC门组成的线与电路其输出F为（2分）C.D.标准答案：B14. 要求RS触发器（R、S均为高电平有效）状态由0 →1，其输入信号为（）。
（2分）=01 =1 C=d0 =10标准答案：A15. JK触发器的J＝K＝1,当触发信号到来时，输出次态Qn+1为:( ) （2分）B.0C.不变D.与现态相反标准答案：D16. 设计—个1位十进制计数器至少需要多少个触发器( ) （2分）个个个个标准答案：B17. T型触发器当时钟脉冲输入时，其输出状态（）（2分）A.保持不变B.在T=1时会发生改变C.等于输入端T的值D.随时间改变标准答案：B 18. 移位寄存器74194工作在左移串行输入方式时，S1 S0的取值为( ) （2分）.01 C标准答案：C19. LED共阴极七段显示器可由下列哪一个IC来推动七字节较适宜（）（2分）.7447 C标准答案：C20. 电源电压为+12V的555集成定时器中放电三极管工作在截止状态，输出端OUT为1时，其TH 和TR的输入电压值分别为 ( ) （2分）A.，和TR 均大于C.，和TR 均小于标准答案：A21. 逻辑函数,是F的对偶函数，则（）。
专科《数字电路与逻辑设计》_试卷_答案
专科《数字电路与逻辑设计》一、（共75题,共150分）1. 多少个二进制数字可以组成一位十六进制数字?（）（2分）A.2B.3C.4D.5.标准答案：C2. 二进制数(1111101.0101)2转换为八进制为:（）（2分）A.037.25B.175.24C.125.3l25D.761.2.标准答案：B3. 十进制数9的8421码为（）。
（2分）A.1000B.1011C.1001D.1010.标准答案：C4. 二进制数?0.1011的原码是（）。
（2分）A.1.1011B.0.1011C.1.0100D.1.0101.标准答案：A5. 逻辑函数=（）。
（2分）A.A+ B+ CB.C.1D.0.标准答案：C6. 逻辑函数的F（A,B,C）=的标准与或式为（）。
（2分）A.B.C.D..标准答案：D7. 与逻辑函数F ＝相等的函数为（）。
（2分）A.ABB.C.D.AB+C.标准答案：D 8. 逻辑函数的反函数为（）（2分）A.B.C.D..标准答案：B9. 在下列三个逻辑函数表达式中,哪一个是最小项表达式？（）（2分）A.B.C.D..标准答案：A10. 逻辑函数式F ＝等于（）。
（2分）A.0B.1C.AD..标准答案：B11. 下列几种TTL电路中,输出端可实现线与功能的电路是（）。
（2分）A.或非门B.与非门C.异或门D.OC门.标准答案：D12. 典型的TTL与非门电路使用的电源电压为（）。
（2分）A.5 VB.3.6 VC.0.35 VD.3—18 V.标准答案：A13. 基本RS触发器在正常工作时,它的约束条件是,则它不允许输入S和R 的取值分别为（）。
（2分）A.0,0B.0,1C.1,0D.1,1.标准答案：D14. 若JK触发器的J＝0,K＝0,在CLK触发后,输出Q的状态为( )。
（2分）A.0B.1C.不变D.与前一状态Q反相.标准答案：C15. 主从型JK 触发器的特性方程( )。
数字电路与逻辑设计复习题
22. (8A)H=(
)10
23. 数制转换及表示：(BCD 码为 8421BCD 码)
（１） （１１１０００１）2＝（ （２） （３５.１２５）10＝（
）10＝（
）16
）2＝（
）BCD
24. 用代数法可把逻辑函数 Z = AB + ABD + AC + BCD 化简为
_________________________。
A B 悬空
&
F = AB
A B
（A）
& F = AB
Aபைடு நூலகம்B
悬空
（B）
≥1 F = A+B
（C）
A B
≥1 F = A+B
A B
≥1 F = A+B
100Ω
5.1KΩ
（D）
（E）
数字电路与逻辑设计
第 2 页 共 15 页
数字电路与逻辑设计复习题
19. 已知某组合电路的卡诺图如图所示,则此组合电路为_____。
25. 要把逻辑函数 Z = A BC DE 用与或非门来实现，应写成__________________。
26. 由ｎ个Ｄ触发器构成的环形计数器，其有效计数状态共有_____个。 三、作图题 (注:请按题目要求绘出波形图或电路图等)
1. 如图（a）所示，电路是由 T’触发器构成的计数电路，试画出与图（ｂ）时钟脉冲
输出
P1
P2
10
11
00
00
输入 ABC 100 101 110 111
输出 P1 P2 11 01 00 01
3. 已知Ａ、Ｂ、Ｃ、Ｄ的波形，如图所示。请画出逻辑函数Ｆ的波形。已知：
数字电路与逻辑设计复习
第二章 逻辑函数及其简化 公式法化简
① F=(A⊕B)(B⊕C) ●A+B+A+C
解: F=[(A⊕B)(B⊕C) +A+B] ●(A+C) =[(AB+AB)(BC+BC)+A+B) ●(A+C)
第二章 逻辑函数及其简化 1 若A、B、C、D、E为某逻辑函数输入变量，函数的最大项表达式 所包含的最大项的个数不可能是： A 32 B 15 C 31 D 632 2 以下表达式中符合逻辑运算规则的是： A. C●C=C2 B. 1+1=10 C. 0﹤1 D. A+1=1 3 符合逻辑运算规则的是: A. 1×1=1 B. 1+1=10 C. 1+1=1 D. 1+1=2 4 逻辑函数F=AB+CD+BC的反函数F是:_____;对偶函数F﹡是:____; 5 逻辑代数的三个重要规则是:_________,__________,_________ 当逻辑函数有n个变量时,共有____种变量取值组合。 6 异或与同或在逻辑上正好相反，互为反函数，对吗？ 7 逻辑变量的取值，1比0大，对吗？ 8 F=A⊕B⊕C=A⊙B⊙C,对吗? 答案：1. D 2. D 3. C 4. ___ 5. ____ ____ 6. √ 7. × 8. √
第一章 绪论 1．数制的转换 (1)任意进制→十进制(按位权展开相加) (2)十进制→任意进制(除R取余,乘R取整) (3) 二进制--八进制--十六进制(中介法) (4)精度要求(1/Ri＜精度要求值) 2．常用的BCD码 有权码(8421码、2421码、5121码、631-1码) 无权码(余3码，移存码、余3循环码)。
数字电路与逻辑设计复习题
数字电路与逻辑设计复习题一、填空题1．将十进制数转换成等值的二进制数、八进制数、十六进制数。
(23.375)10=( )2=( )8=( )162．十进制数74的余3BCD码是。
3．逻辑函数BCCDBA+++))((的对偶式和反演式（用反演规则）分别为：对偶式：；反演式：；4．若采用奇较验方式，信息码为1000101的校验码为0 。
5．若采用偶较验方式，信息码1101101校验位为 1 。
6．钟控RS触发器的特征方程是Sd+!Rd*Qn ，约束条件是(!Sd)=(!Rd) 。
7．同步RS触发器的特性方程为Q n+1=S+!R*Qn_____；约束方程为RS=0。
8．四位同步二进制加法计数器的初始状态为Q3Q2Q1Q0=1101,经过3个CP时钟脉冲作用后，它的状态为Q3Q2Q1Q0= 。
9．触发器有个稳态，存储8位二进制信息要个触发器。
10．四位同步二进制减法计数器的初始状态为Q3Q2Q1Q0=1101,经过5个CP时钟脉冲作用后，它的状态为Q3Q2Q1Q0= 1000 。
11．OC门称为集电极开路门，多个OC门输出端并联到一起可实现线与功能12．三态门的三种可能的输出状态是高电平、低电平、高阻态。
13．具有16位地址码可同时存取8位数据的RAM集成片，其存储容量为64K*8位。
14．具有13位地址码可同时存取8位数据的RAM集成片HM6264，其存储容量为8K*8位。
16．（2008）10=（0101 0011 00111011 ）余3BCD。
17．若(,,)(0,1,3,5,7)mF A B C=∑，则：(F = !A*!B+C)*(,,)F A B C=1,3,5 ，(,,)F A B C=2,4,6 。
18数字电路按照是否有记忆功能通常可分为组合逻辑电路和时序逻辑电路两类。
19．74LS00是 TTL 类型的门电路，CC4069是 CMOS 类型的门电路。
（选择填TTL 或CMOS ）20．一数据选择器，A1A0为地址信号，D 1=1，D 2=1,D 0=D 3=C;当A1A0=01时，F= 1 ;当A1A0=10时，输出F= 1 。
数字电路与逻辑设计总复习题
(2)若F(A,B,C)= ∏M( 3, 5, 6, 7) , 则F(A,B,C)=∑m(?)。 解: ∵ F(A,B,C)= ∏M( 3, 5, 6, 7) , 则 F(A,B,C)= ∑ m( 0 , 1 , 2 , 4 ) F(A,B,C)= ∑m( 3, 5, 6, 7)
(5)试写出下列各函数表达式F的F和F′的最小项表 达式。 (1) F ABCD ACD BC D (2) F AB A B BC
=∏(0,1,3)
(3)F(A,B,C)=1⊕A⊕BC=∑m(?)
解: F(A,B,C)= A ⊕ BC
= A· + A · BC BC =A (B + C ) +ABC = A B +A C +ABC
F(A,B,C)= ∑( 0, 1, 2 ,7 )
八、若F1(A,B,C)=∑m(0, 1, 2, 3) ， F2(A,B,C)=∏M(0, 1, 2, 3) , 则F1⊕ F2=（ ? ）。 解:
= A (B C + B) + B + C =A( B +C ) + B + C =A+ B + C + B + C =A+ 1 = 1
解: F=A B( C + D )+B C+A B+A C+B C+B C D =A B C+A B D+B+A B+A C +B C D =A C+A D + B + A +A C +C D =C + D +B +A +C D
ABCD=0001 F=0⊕0⊕0⊕0=0 ABCD=0010 F=0⊕0⊕1⊕1=0
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路与逻辑设计复习题
一、填空题
1．将十进制数转换成等值的二进制数、八进制数、十六进制数。
10
=( )2=( )8=( )16
2．十进制数74的余3BCD码是。
3．逻辑函数
BC
C
D
B
A+
+
+)
)(
(的对偶式和反演式（用反演规则）分别为：
对偶式：；
反演式：；
4．若采用奇较验方式，信息码为1000101的校验码为0 。
5．若采用偶较验方式，信息码1101101校验位为 1 。
6．钟控RS触发器的特征方程是Sd+!Rd*Qn ，约束条件是(!Sd)=(!Rd) 。
7．同步RS触发器的特性方程为Q n+1=S+!R*Qn_____；约束方程为RS=0。
8．四位同步二进制加法计数器的初始状态为Q3Q2Q1Q0=1101,经过3个CP时钟脉冲作用后，它的状态为Q3Q2Q1Q0= 。
9．触发器有个稳态，存储8位二进制信息要个触发器。
10．四位同步二进制减法计数器的初始状态为Q3Q2Q1Q0=1101,经过5个CP时钟脉冲作用后，它的状态为Q3Q2Q1Q0= 1000 。
11．OC门称为集电极开路门，多个OC门输出端并联到一起可实现线与功能12．三态门的三种可能的输出状态是高电平、低电平、高阻态。
13．具有16位地址码可同时存取8位数据的RAM集成片，其存储容量为64K*8位。
14．具有13位地址码可同时存取8位数据的RAM集成片HM6264，其存储容量为8K*8位。
15．常用的脉冲单元电路
16．（2008）10=（0101 0011 00111011 ）余3BCD。
17．若(,,)(0,1,3,5,7)
m
F A B C=∑，则：(F = !A*!B+C)
*(,,)F A B C = 1,3,5 ，(,,)F A B C = 2,4,6 。
18数字电路按照是否有记忆功能通常可分为 组合逻辑电路 和 时序逻辑电路 两类。
19．74LS00是 TTL 类型的门电路，CC4069是 CMOS 类型的门电路。
（选择填TTL 或CMOS ）
20．一数据选择器，A1A0为地址信号，D 1=1，D 2=1,D 0=D 3=C;当A1A0=01时，F= 1 ;当A1A0=10时，输出F= 1 。
A1A2=01时，F = D1；A1A2=10时，F=D2;
21．共阳接法的发光二极管数码显示器，应采用 低 电平驱动的七段显示译码器。
二.单项选择题
1．属于组合逻辑电路的是（ ）。
A ． 触发器 B. 全加器 C. 移位寄存器 D. 计数器 2．下列四个数中最大的数是( )
A.(198)10
B.(0010)8421BCD 282
C.()2 160
D.(AF)16 175 3.下图所示是（ ）触发器的状态图。
A. SR B. T C. D D. T ˊ
4．在下列逻辑电路中，不是组合逻辑电路的是（ ）。
A.全加器
B.译码器
C.寄存器
D.编码器
5．某电视机水平-垂直扫描发生器需要一个分频器将31500HZ 的脉冲转换为60HZ 的脉冲，欲构成此分频器至少需要（ ）个触发器。
31500/60=525 ---> 2^9<525<2^10
6．只读存储器ROM 中的内容，当电源断掉后又接通，存储器中的内容（ ）。
A.全部改变 B.全部为0 C.不可预料 D.保持不变 7．函数F=B A +AB 转换成或非－或非式为（ ）
A.B A B A +++
B.B A B A +++
C.A AB B +
D. B A B A +++ 8. 逻辑函数的表示方法中具有唯一性的是（ ）。
A .真值表 B.表达式 C.逻辑图 D.卡诺图
9．对于钟控RS 触发器，若要求其输出“0”状态不变，则输入的RS 信号 应为（ ） =X0 =0X =X1 =1X
10．同步计数器和异步计数器比较，同步计数器的显著优点是 。
A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP 控制。
(异步计数器) 11．n 个变量的逻辑函数应该有最小项（ ） 个 个 个
D. (2n -1)个
12．时序逻辑电路的一般结构由组合电路与（ ）组成。
A ．全加器 B ．存储电路
时序逻辑电路有记忆功能
C ．译码器
D ．选择器
13．下图所示逻辑图输出为“1”时，输入变量（ ） ABCD 取值组合为 F=!(AB)⊕CD
A ．0000
B ．0101
C ．1110
D ．1111
14．随机存取存储器(RAM)正常工作时具有( )功能 A.只读 B.可读可写 C.只写 D 以上都不对
15．下列编码中，常用于表示键盘上的数字、字母和标点符号的编码是（ ） 码 码 C.余3码 D.格雷码
16．2009个0连续同或的结果是( )
同或是偶函数
C.任意
D.无法确定
异或是奇函数
17．优先编码器响应的输入是 ( ) A.没有有效输入 B.最低级优先有效输入 C.所有有效输入 D.最高级优先有限输入 三、函数化简题
(,,,)(0,2,3,8,9,10,12)(1,4,6,11,14)m d F A B C D =+∑∑ (,,,)(5,6,7,8,9)(10,11,12,13,14,15)
m d F A B C D =+∑∑
四、作图题
1、已知CP 脉冲，对如图所示电路，画出Q 1,Q 2的输出波形。
设触发器的初始状态为0。
2、触发器电路如下图所示，试画出在CP 信号作用下触发器Q 端的波形。
设触发器的初始状态为“0”。
CP
F 1
F 2
Q 1
Q 2
1
Q 2
Q
3.试画出图2（a）所示边沿触发器构成的电路在图2（b）作用下输出端Q1、Q2的工作波形（设初始状态Q1Q2=00）。
图2
五、分析题
1、分析下图所示电路，要求：写出F1和F2 的逻辑表达式，列出真值表，并说明电路功能。
2、分析下图所示电路，要求：写出S和C的逻辑表达式，列出真值表，并说明电路功能。
3、试分析下图电路，写出Y 0、Y 1表达式，说明电路功能。
4、由8选1数据选择器CT74151和门电路构成的组合逻辑电路如下图所示，
请完成：(1) 请写出输出G 的逻辑表达式;
5、分析如下图所示阵列图，请完成：（1） 写出逻辑表达式；（2） 列出真值表；（3） 说
明该阵列图是由ROM 构成的什么电路
全加器
地址译码器
六、设计题
1、采用降维法用一片集成8选1数据选择器CT74151和必要的门电路实现逻辑函数：
∑=)15,14,13,11,10,8,2,0(),,,(m D C B A F （用A 作记图符号）。
2、用集成3线-8线译码器CT74LS138和门电路实现一组多输出逻辑函数，并画出逻辑图。
1F AB A C =+ 2F ABC ABC =+ 3F AB ABC =+
3、已知输入信号A 、B 、C 及输出函数P 1，P 2的波形如图所示。
试列出函数P 1，P 2的真值表及表达式，并用3-8译码器74LSl38及必要的门电路产生函数P 1、P 2。
4、用4位二进制同步计数器74LS161和必要的门电路采用同步置数法设计一个11进制计数器。
要求：简要说明设计思路，并画出逻辑连线图和状态转移图。
5、用一块CT74161和必要的门电路实现一可变模值计数器。
当A=0时，实现模7计数器；当A=1时，实现摸5计数器。
简要说明设计过程。
要求采用CO反馈置数。
CT T CT P CR D3 D2 D1D0 CT74161
CP Q
3Q2Q1 Q0
LD
CO。