数字电路逻辑设计复习重点
电子工程考研复习资料数字电路设计重要知识点整理
电子工程考研复习资料数字电路设计重要知识点整理电子工程考研复习资料－数字电路设计重要知识点整理数字电路设计是电子工程领域中重要的一部分，对于考研学生来说，熟练掌握数字电路设计的知识点是非常关键的。
本文将从基本概念、常见逻辑门、逻辑代数和布尔函数、时序逻辑等方面整理数字电路设计的重要知识点。
1. 基本概念数字电路是由逻辑门和电子器件构成的电路系统，它负责完成数字信号的处理和传输。
数字信号是通过电压高低或者电流大小来表示的，只能表示离散的数值。
2. 常见逻辑门逻辑门是实现逻辑运算的基本模块，常见的逻辑门有与门、或门、非门、异或门等。
其中，与门实现逻辑与运算，或门实现逻辑或运算，非门实现逻辑非运算，异或门实现逻辑异或运算。
3. 逻辑代数和布尔函数逻辑代数是研究逻辑运算的一种代数系统，它以两个值（0和1）和三个运算（与、或、非）为基础。
布尔函数是逻辑代数的延伸，它描述了逻辑输入和输出之间的关系。
常见的布尔函数包括与函数、或函数、非函数等。
4. 时序逻辑时序逻辑是指电路在特定的时钟脉冲控制下完成特定的功能。
它由组合逻辑电路和触发器电路组成。
触发器是存储器件，用于存储逻辑门的输出信号，并根据时钟信号的变化进行状态转换。
除了以上这些知识点，数字电路设计还涉及到编码器和译码器、多路选择器、计数器和寄存器等内容。
考生在复习的过程中，需要重点关注这些知识点的理论基础、逻辑图和真值表的画法，以及其在实际应用中的一些特点和注意事项。
在备考过程中，考生可以参考教材、课堂笔记和试题来复习这些重要知识点。
同时，刷题也是巩固知识和提高解题能力的有效方法。
逐步明确、扎实掌握这些知识点，对于考生顺利通过电子工程的考研是非常关键的。
总结：本文主要整理了电子工程考研复习资料中数字电路设计的重要知识点，包括基本概念、常见逻辑门、逻辑代数和布尔函数、时序逻辑等内容。
每个知识点都是电子工程考研中必须熟练掌握的内容，对于备考的考生来说，掌握这些知识点是非常重要的。
数字电路(复习)
②C＝1、C＝0，即C端为高电平（+VDD）、C端为低电平（0V） 时，TN和TP都具备了导通条件，输入和输出之间相当于开关接通 一样，uO＝uI 。
2．三态门电路的输出有高阻态、高电平和低电平3种状态
• 三态门逻辑符号控制端电平的约定
A
1
Y
EN
EN
（a）控制端低电平有效
控制端加低电平信号时，三 态门处于工作状态，Y＝A， 加高电平信号时禁止，Y＝Z
加法器
能对两个1位二进制数进行相加而求得和及进位的逻辑电 路称为半加器。 能对两个1位二进制数进行相加并考虑低位来的进位，即 相当于3个1位二进制数的相加，求得和及进位的逻辑电路称 为全加器。 实现多位二进制数相加的电路称为加法器。按照进位方 式的不同，加法器分为串行进位加法器和超前进位加法器两 种。串行进位加法器电路简单、但速度较慢，超前进位加法 器速度较快、但电路复杂。 加法器除用来实现两个二进制数相加外，还可用来设计 代码转换电路、二进制减法器和十进制加法器等。
数据分配器
数据分配器的逻辑功能是将1个输入数据传送到 多个输出端中的1个输出端，具体传送到哪一个输出 端，也是由一组选择控制（地址）信号确定。 数据分配器就是带选通控制端即使能端的二进 制译码器。只要在使用中，把二进制译码器的选通 控制端当作数据输入端，二进制代码输入端当作选 择控制端就可以了。 数据分配器经常和数据选择器一起构成数据传 送系统。其主要特点是可以用很少几根线实现多路 数字信息的分时传送。
八进制数
0 1 2 3 4 5 6 7 10 11 12 13 14 15 16 17
十六进制数
0 1 2 3 4 5 6 7 8 9 A B C D E F
门电路 国标符号 曾用符号 美国符号 表达式
数字电路与逻辑设计课程复习笔记优选全文
最新精选全文完整版（可编辑修改）1.2.用什么办法可以降低量化误差？①增加量化位数②提高采样频率3. 模型机中指令流动的路径存储器->指令寄存器->指令译码器4. 模型机中4种数据流动的路径：5.进制数转换①整数：A进制数->十进制数->B进制数（十进制数/基=商+余数，商/基=商+余数，……直到商为0，结果为余数从后往前排列组成的整数）②小数：A进制数->十进制数->B进制数（十进制数×基=整数部分+小数部分，小数部分×基=整数+小数，……直到小数部分等于0或者整数个数达到题目规定位数+1，结果为整数从前往后排列组成的整数，需注意小数进位的情况）10. 对偶规则和反演规则分别有什么用？对偶：只要考虑正逻辑或负逻辑，不用考虑两个。
反演：机械式求反函数。
11. 与运算和或运算均满足交换率有什么实际意义？或者说在实现电路时可以给我们带来什么方便？不需要区分逻辑门的输入端具体是哪一个输入。
12. 为什么要讨论函数标准形问题？为了方便，比如比较两个函数是否相同，用适当的逻辑门实现电路。
13. 代数法化简有何特点？适合任意规模、任意形式的表达式，但没有固定方法，也难以判断是否已经最简。
14. 为什么通常要对逻辑函数进行化简？因为逻辑函数是逻辑电路实现的依据，表达式越简单，通常电路成本就越低。
15. 请对比分析传输延迟模型与惯性延迟模型的优缺点。
传输：简单，但没有充分考虑完成充放电变化所需的时间问题。
惯性：比前者更接近实际情况，但比较复杂。
16. 写出可以降低成本的几种方式。
①减小每个集成电路的面积②设计更简化更优化的电路③增大硅元面积17. 为什么说代数优化（化简）是非常困难的？因为化简的过程没有系统而有效的方法，也很难判断是否已经化简到最简的形式。
18. 请说明”蕴涵项“、”主蕴涵项“和”质主蕴涵项“之间的关系。
主蕴涵项：移去任何1个变量则不是蕴涵项，即最大的卡诺圈；质主蕴涵项：至少包含1个只被1个主蕴涵项覆盖的最小项的主蕴涵项/至少包含1个没有被其他主蕴涵项覆盖的方格。
数字电路重点与难点
第一章逻辑代数基础一、重点1、逻辑代数(de)基本公式、常用公式和定理.2、逻辑函数(de)表示方法及相互转换(de)方法.3、最小项(de)定义及其性质,逻辑函数(de)最小项之和表示法.4、逻辑函数(de)化简5、无关项在化简逻辑函数中(de)应用二、难点1、约束项、任意项和无关项.约束项和任意项是两个不同(de)概念.在分析一个逻辑函数时经常会遇到这样一类情况,就是输入逻辑变量(de)某些取值始终不会出现,在这些取值下等于1(de)那些最小项将始终为0.这些取值始终为0(de)最小项,就叫做该函数(de)约束项.有时还可能遇到另外一种情况,就是在输入变量(de)某些取值下,逻辑函数值等于1还是等于0都可以,对电路(de)逻辑功能没有影响,在某些变量取值下等于1(de)那些最小项,就叫做这个逻辑函数(de)任意项.约束项和任意项统称为逻辑函数式中(de)无关项,这些最小项是否写入逻辑函数式无关紧要,可以写入也可以删除.三、主要题型及解题方法1、不同进制数之间(de)转换2、逻辑函数不同表示方法之间(de)转换从真值表写出逻辑函数式(de)一般方法：将真值表中使函数值为1(de)那些输入变量取值组合对应(de)最小项相加.从逻辑式列出真值表：将输入变量(de)所有组合状态逐一代入逻辑式求出函数值,列成表.从逻辑式画出逻辑图：用图形符号代替逻辑式中(de)运算符号,就可以画出逻辑图.从逻辑图写出逻辑式：从输入端到输出端逐级写出每个图形符号对应(de)逻辑式.从逻辑式画出卡诺图：将逻辑函数化成最小项和(de)标准形式,在对应(de)位置上添1,其余为0.3、逻辑等式(de)证明1）分别列出等式两边逻辑式(de)真值表,若真值表完全相同,则等式成立. 2）若能利用逻辑代数(de)公式和定理将等式两边化为完全相同(de)形式,则等式成立.3）分别画出等式两边逻辑式(de)卡诺图,若卡诺图相同,则等式成立.4、逻辑函数(de)化简1）公式化简法利用逻辑代数(de)公式和定理进行逻辑运算,以消去逻辑函数式中多余(de)乘积项和每项中多余(de)因子.如果有无关项,则可以将无关项写入逻辑式,也可以从逻辑式中删除,以使化简结果更加简单.2）卡诺图化简法1画出表示逻辑函数(de)卡诺图2合并最小项（画圈）每个圈内为1(de)相邻最小项(de)个数必须是2i(i=0,1,2…).一个最小项可被多个圈圈,但每个圈至少有一个独有(de)最小项.圈(de)个数尽可能少（乘积项越少）,圈尽量大（圈(de)最小项越多,乘积项因子越少）.必须把所有(de)最小项圈完.3将合并后(de)最简乘积项相加,写出最简与或式5、逻辑函数式(de)变换利用公式进行变换.第二章门电路一、重点1、半导体二极管和三极管(de)开关特性2、TTL门电路3、CMOS门电路二、难点1、判断双极型三极管(de)工作状态可近似地认为VI ≤VON时三极管截止.iB=0、ic=0.这时三极管(de)c-e之间就相当于一个断开(de)开关.VBE >（硅三极管(de)VON）,而且VCE< 时,三极管工作在饱和区.当Ib ≥IBS=(VCC-VCE(sat))/RCβ时,三极管深度饱和导通,VCE≈0、三极管(de)c-e之间就相当于一个闭合(de)开关.2、计算TTL门电路输入端并联(de)总输入电流时,为什么有时按输入端(de)数目加倍,有时按门(de)数目加倍.与逻辑关系是通过T1(de)多发射极结构实现(de),当n个输入端并联时,若输入为低电平,输入电流为流过T1基极(de)电阻R1(de)电流(Vcc-VB1)/R1；而输入为高电平时,T1工作在倒置放大状态,相当于n个倒置放大(de)三极管并联,所以输入电流为单个输入端高电平输入电流(de)n倍.3、为什么TTL电路(de)推拉式输出结构(de)输出电阻都很小.当输出为低电平时,输出端(de)晶体三极管T4 截止,T5饱和导通,其输出电阻很小.当输出为高电平时,T5截止,T4工作在射极输出状态,输出电阻也很小.三、主要题型及解题方法1、双极型三极管工作状态(de)计算在三极管开关电路中,为了使三极管工作在开关状态,必须保证输入为低电平时三极管工作在截止状态,而输入为高电平时三极管工作在饱和导通状态.因此可以利用戴维南定理将三极管(de)基极和发射极之间(de)输入电路简化为等效(de)VE 与RE(de)串联电路.计算输入vi为低电平时(de)VE 值,应该小于VON,三极管截止；计算输入vi 为高电平时(de)VE和i B ,VE应该大于VON,iB应大于临界饱和基极电流IBS,则三极管饱和导通.2、集成门电路逻辑功能(de)分析首先将电路划分为若干个基本功能结构模块：TTL 电路划分为与、或、倒相、非几个模块,CMOS 电路划分为反相器、与、或、传输门等模块.然后从输入到输出依次写出每个电路模块输出与输入(de)逻辑关系式,最后就得到了整个电路逻辑功能(de)表达式.3、输入特性和输出特性(de)应用：包括TTL 电路扇出系数(de)计算、TTL 电路输入端串联电阻允许值(de)计算、三极管接口电路(de)电路参数计算、OC 门和OD 门外接上拉电阻阻值(de)计算.驱动门都必须能为负载门提供合乎标准(de)高、低电平和足够(de)驱动电流,驱动门负载电流必在允许范围,即要满足下列条件：第三章 组合逻辑电路一、重点1、组合逻辑电路在逻辑功能和电路结构上(de)特点2、组合逻辑电路(de)分析方法和步骤3、组合逻辑电路(de)设计方法和步骤4、几种常用中规模集成组合逻辑电路(de)逻辑功能和使用方法5、定性了解组合逻辑电路中(de)竞争--冒险现象及常用(de)消除方法.二、难点1、使用中规模集成器件设计组合逻辑电路时,如何选择器件(de)类型.用n 位地址输入(de)数据选择器,可以产生任何形式(de)输入变量数不大于n+1(de)组合逻辑函数.可以把数据选择器看作通用组合逻辑函数发生器,但它只有一个输出端,只能用于产生单输出逻辑函数.二进制译码器是通用(de)最小项发生器,要用附加(de)或门（或与非门）将所需(de)那些最小项相加,就可以得到所需要(de)逻辑电路了.n 位二进制译码器可以产生输入变量数不大于n(de)组合逻辑函数.加法器(de)逻辑功能是将两个（或两组）输入按二进制数(de)数值相)()(,(max)(max)(max)(max)(max)(max)(min)(min)的个数为负载电流中的个数为负载电流中IL IL OL IH IH OH IL OL IH OH I m mI I I n nI I V V V V ≥≥≤≥加.若要产生(de)函数能化成输入变量与输入变量或输入变量与常量在数值上相加(de)形式,可用加法器实现.数值比较器(de)逻辑功能是比较两个输入二进制代码(de)数值,给出大于、小于和相等(de)输出信号.只能用来判断两个代码是否相同或者数值(de)大小关系.编码器是把每个输入端(de)高、低电平信号转换为一个对应(de)输出代码,因此只能用在需要把一组开关信号转换为一组二进制代码(de)地方.2、逻辑图形符号输入端(de)小圆圈(de)含义,怎样分析这种图形符号(de)逻辑功能.在某些具体(de)逻辑电路中,有(de)输入逻辑变量是以低电平作为有效信号(de).这时为了强调“低电平有效”,便在信号输入端画上小圆圈,并在信号名称上加“非”号.从逻辑功能上讲,这个小圆圈所代表(de)含义是输入信号经过反向后才加到后边(de)逻辑符号上(de),所以它代替了输入端(de)一个反相器. 在分析这类逻辑图形符号(de)功能时,只要用反相器代替输入端(de)小圆圈就可以了.三、主要题型及解题方法1、分析用小规模集成门电路组成(de)组合逻辑电路从输入端到输出端依次写出每一级门电路输出(de)逻辑式,最后在输出端得到表示整个电路输出与输入之间关系(de)逻辑函数式.2、分析用常用中规模集成电路组成(de)组合逻辑电路根据所用器件本身固有(de)逻辑功能,写出表示输入与输出之间关系(de)逻辑函数式.用加到输入端(de)变量名称和输出端(de)变量名称代替上述逻辑函数式中对应端(de)名称,就得到了所分析电路(de)逻辑函数式.为了更直观地显示电路(de)逻辑功能,有时还需要列出逻辑真值表.3、设计组合逻辑电路组合逻辑电路设计步骤：（1）、进行逻辑抽象：分析因果关系,确定输入(原因)、输出(结果)变量；逻辑状态赋值,定义0、1逻辑状态(de)含义；列出真值表.（2）、写出逻辑表达式（3）、选定器件类型,化简或变换逻辑函数式（4）、画出逻辑电路图.用小规模集成门电路设计组合逻辑电路时,要将逻辑函数式化为最简形式.用中规模集成电路设计组合逻辑电路时,须把要产生(de)逻辑函数变换成与所用器件(de)逻辑函数式类似(de)形式,将变换后(de)逻辑函数式与选用器件(de)函数式对照比较,确定所用器件各输入端应当接入(de)变量或常量（1或0）以及各片间(de)连接方式.第四章触发器一、重点1、触发器逻辑功能(de)分类和逻辑功能(de)描述方法（特性表、特性方程和图形符号）.2、触发器(de)不同电路结构及各自(de)动作特点.3、触发器(de)电路结构类型和逻辑功能类型之间(de)关系.二、难点1、触发器(de)分类方法和各自(de)特点.按电路结构形式分为基本RS触发器、同步RS触发器、主从触发器、维持阻塞触发器和CMOS边沿触发器.电路结构不同,它们(de)动作特点不同.按逻辑功能分为RS触发器、D触发器、JK触发器和T触发器等.逻辑功能不同,信号(de)输入方式以及触发器状态随输入信号变化(de)规律不同.根据存储原理分为静态和动态触发器.静态触发器靠电路(de)自锁存储数据,动态触发器是通过MOS管栅极输入电容上存储电荷来存储数据(de).2、触发器(de)电路结构和逻辑功能之间(de)关系.触发器(de)电路结构和逻辑功能是两个不同(de)概念,两者没有固定(de)对应关系.同一逻辑功能(de)触发器可以用不同(de)电路结构实现,电路结构不同,动作特点不同；用同一种电路结构形式可以实现不同(de)逻辑功能(de)触发器.例如：有同步RS触发器、主从RS触发器、维持阻塞结构RS触发器,它们在稳态下(de)逻辑功能相同,但电路结构不同,动作特点不同.又如维持阻塞结构可以做成D触发器,也可做成JK触发器.3、主从结构触发器(de)动作特点主从触发器翻转分两步完成：CP=1时,主触发器接收输入信号,置成相应状态；CP下降沿从触发器翻转.主触发器是一个同步触发器,在CP=1(de)全部时间里输入信号都对主触发器起控制作用.主从RS触发器,CP=1期间主触发器可以变化多次.主从JK触发器,由于Q和/Q接回到了输入门,在Q=0时主触发器只接受置1输入信号,Q=1 时主触发器只接受置0信号, 使得CP=1期间主触发器只能变化一次.因此在CP=1期间输入信号发生过变化后,从触发器(de)状态不一定决定于CP下降沿时(de)输入状态值,必须考虑CP=1整个期间(de)输入信号(de)变化过程.第五章时序逻辑电路一、重点1、时序逻辑电路在逻辑功能和电路结构上(de)特点,以及时序逻辑电路逻辑功能(de)描述方法.2、同步时序逻辑电路(de)分析方法和设计方法.3、几种常见中规模集成时序逻辑电路(de)逻辑功能和使用方法二、难点1、时序逻辑电路(de)结构中为什么必须含有一个存储电路,而且存储电路(de)输出还必须与输入变量一起决定电路(de)输出.时序逻辑电路区别于组合逻辑电路(de)根本特征在于它任意时刻(de)输出不仅取决于当时(de)输入,而且还取决于电路原来(de)状态.为了实现上述逻辑功能,时序电路就必须有记忆能力,把电路原来(de)状态保存下来,这就需要用存储电路.同时,为了使输出“不仅取决于当时(de)输入,而且取决于电路原来(de)状态”,那么就必须将存储器(de)输出加到输出电路上,与输入(de)逻辑信号共同决定输出(de)逻辑状态.2、可以说CP信号是计数器(de)输入逻辑变量吗计数器(de)工作过程是每次时钟脉冲到来后便按照状态转换图一次从一个状态转换为下一个状态.时钟脉冲只是让计数器从一个状态转到下一个状态(de)操作信号,而计数器(de)具体状态与时钟信号没有任何逻辑关系.因此,时钟信号不是输入逻辑变量.3、设计实际时序电路时(de)逻辑抽象.时序电路(de)逻辑功能上(de)特点是任意时刻(de)输出不仅取决于当时(de)输入,同时还取决于电路所处(de)状态,这就要求逻辑函数能描述逻辑事件(de)全部过程.为此,逻辑抽象工作必须包括以下内容：1）确定所设计电路(de)输入变量和输出变量.2）通过对逻辑要求(de)分析,找出在事件发生过程中所可能出现(de)逻辑状态.这些状态需要分别用电路(de)状态表示,即逻辑状态(de)数目就是电路必须具备(de)状态数.3）定义输入、输出逻辑状态(de)含义,并将逻辑状态编码.4）分析设计要求,找出每个逻辑状态在各种可能(de)输入信号下(de)输出状态和应当转到(de)次态.第六章脉冲波形(de)产生和整形一、重点1、施密特触发器、单稳态触发器、多谐振荡器典型电路(de)工作原理,电路中各元器件(de)作用以及电路元件参数与电路性能之间(de)定性关系.2、脉冲电路(de)分析计算方法.3、555定时器(de)应用二、难点1、这一章(de)施密特触发器和第四章(de)各种触发器(de)区别.“施密特触发器”是“Schmitt Trigger”,而第四章中(de)各种“触发器”是“Flip-Flop”,所指(de)是两种根本不同性质(de)电路.只是在翻译成中文时没有加以区分,所以容易混淆.第四章讲(de)各种触发器都具有两个可以自行保持(de)稳定状态,并且可以根据需要置成0或1状态.而施密特触发器(de)输出状态始终都是由当时(de)输入状态决定(de),没有记忆状态.它(de)性能特点仅在于输入电压在上升过程中引起输出状态改变时(de)阈值电压V T+和下降过程中引起输出状态改变时(de)阈值电压V T--不相同,而且由于输出状态改变过程中有正反馈作用,所以输出电压变化(de)边沿很陡.2、分析计算脉冲电路(de)方法分析计算脉冲电路常采用波形分析法,其步骤为：1）分析电路(de)工作过程,定性地画出电路中各点电压(de)波形,找出决定电路状态发生转换(de)控制电压.2）画出电容充、放电(de)等效电路.3）确定控制电压充放电(de)初值、终值和转换值.4）代入公式： 计算充、放电时间,求出结果.这种波形分析法(de)关键是能否正确地画出电路各点(de)电压波形,能否正确地画出电容充、放电(de)等效电路.第七章 半导体存储器一、重点1、存储(de)分类,每一类存储器(de)主要特点及工作原理2、存储器(de)扩展接法.3、用存储器设计组合逻辑电路(de)方法.二、难点TH c c cV v v v RC t -∞-∞=)()0()(ln1、这一章讲(de)存储器和第五章讲(de)寄存器(de)区别存储器和寄存器都是用来存储信息(de),但它们(de)结构和工作是不同(de).寄存器电路结构(de)特点是每个存储单元(de)输入和输出都接到一个引脚上,可以直接与外界连接,它可以最方便、快捷地与外电路交换数据.由于制作工艺(de)限制,集成电路(de)引脚数目不可能太多,所以每个寄存器(de)集成电路里包含(de)存储单元数目不会太大,无法实现大量数据(de)存储.存储器电路(de)结构特点是采用了公用(de)输入与输出电路,只有被输入地址代码指定(de)存储单元才能通过输入与输出电路(de)外电路数据交换.因此,就可以在不增加输入与输出引脚(de)条件下大量(de)增加集成电路内部(de)存储单元,制成大存储容量(de)存储器芯片.存储器(de)写入和读出操作就不像寄存器那样简单而直接.首先要输入指定地址(de)代码,经过地址译码器译码后找到对应(de)存储单元,然后才能对指定(de)存储单元进行写入或读出操作.2、用存储器来设计组合逻辑电路时,应当如何选取变量输入端和函数输出端用存储器设计组合逻辑电路时,在知道了组合逻辑函数(de)真值表以后,如果把输入变量看作存储器(de)地址输入信号,把存储器(de)数据输出端看作是函数输出端,那么函数(de)真值表也就是存储器(de)数据表.因此选地址输入端作为变量输入端,选数据输出端作为函数输出端.第八章可编程逻辑器件（PLD）重点1、各种PLD在逻辑功能上(de)共同特点.2、PLD(de)分类及各自(de)特点.3、采用PLD设计逻辑电路时需要使用哪些工具.第九章数—模和模—数转换一、重点1、权电路和到T型D/A转换器(de)工作原理,输出电压(de)定量计算.2、双极性输出D/A转换器(de)工作原理,电路接法,输出电压(de)定量计算.3、A/D转换器(de)主要类型,基本工作原理,性能和比较4、D/A和A/D转换器转换精度和转换速度(de)表示方法和主要影响因素.二、难点D/A转换器(de)应用1．用于组成波形发生器1）分析给定(de)波形发生器电路：首先找出D/A转换器输入(de)数字序列数值,然后算出与这些数字量对应(de)输出模拟电压数值,再将这些模拟电压作为输出波形(de)幅值,按时间顺序画出波形,就得到了输出电压波形.2）设计产生指定波形(de)波形发生器电路：在一个完整(de)波形周期内按一定(de)时间间隔取一系列(de)采样点；选定一个最小量化单位,将每个采样点上波形(de)幅值量化,算出对应(de)数字量；将这些数字量顺序地存入存储器(de)地址中,并将存储器(de)数据输出作为D/A转换器(de)数字量输入；顺序地读出存储器(de)数据并不断(de)循环,在D/A转换器(de)输出端就得到了所要求(de)电压波形.2．用于组成增益可编程放大器负反馈电压放大器中,电压放大倍数（增益）为AV = - RF/ R1.只要以D/A转换器作为可编程电阻取代R1或RF,就能构成增益可编程放大器.这里所说(de)“编程”就是为D/A转换器设定输入数字量D,通常是将数字量D 存入一个寄存器中,然后将寄存器(de)输出加到D/A转换器上.。
数电期末 知识点总结
数电期末知识点总结一、数字逻辑电路1.1 逻辑门逻辑门是数字逻辑电路的基本组成部分，包括与门、或门、非门、与非门、或非门、异或门等。
它们的功能分别是进行逻辑与、逻辑或、逻辑非、逻辑与非、逻辑或非、逻辑异或运算。
1.2 组合逻辑电路组合逻辑电路由逻辑门组成，没有存储功能，输出仅由输入决定，不受时钟脉冲控制。
典型的组合逻辑电路包括加法器、减法器、比较器、译码器、编码器、多路选择器、多路数据选择器等。
1.3 时序逻辑电路时序逻辑电路内部包含存储器件（触发器、寄存器等），能够存储信息，并且输出受时钟脉冲控制。
典型的时序逻辑电路包括计数器、触发器、寄存器等。
1.4 存储器件存储器件是一种能够存储信息的电子元件，包括静态随机存取存储器（SRAM）、动态随机存取存储器（DRAM）、只读存储器（ROM）、可擦写存储器（EEPROM、Flash）等。
其中，SRAM具有快速读写速度，但价格昂贵；DRAM价格较为便宜，但需要定期刷新；ROM不可写，一经编程内容不可更改；EEPROM和Flash可擦写，具有较好的灵活性。
1.5 组合逻辑和时序逻辑的设计组合逻辑和时序逻辑的设计包括了逻辑方程、真值表、卡诺图、逻辑代数和状态图等的转化与设计原则、设计方法、设计步骤等。
1.6 计算机组成原理计算机组成原理是指计算机的基本组成和运行原理，包括控制器、运算器、存储器件和输入输出设备四大部分。
其中，控制器负责指挥各部件协调工作，运算器负责进行数据运算，存储器件负责存储数据和指令，输入输出设备负责与外部进行信息交换。
1.7 计算机系统计算机系统是指由硬件和软件组成的计算机结构。
硬件包括中央处理器、内存、输入输出设备、总线等；软件包括系统软件和应用软件。
计算机系统根据不同的应用场景，可以分为单机系统、网络系统和分布式系统等。
1.8 计算机网络计算机网络是指将多台计算机通过通信设备和通信线路连接在一起，实现信息交换和资源共享的系统。
计算机网络的组成包括硬件设备、传输媒体、通信协议三部分。
数字电路与逻辑设计复习
第二章 逻辑函数及其简化 公式法化简
① F=(A⊕B)(B⊕C) ●A+B+A+C
解: F=[(A⊕B)(B⊕C) +A+B] ●(A+C) =[(AB+AB)(BC+BC)+A+B) ●(A+C)
第二章 逻辑函数及其简化 1 若A、B、C、D、E为某逻辑函数输入变量，函数的最大项表达式 所包含的最大项的个数不可能是： A 32 B 15 C 31 D 632 2 以下表达式中符合逻辑运算规则的是： A. C●C=C2 B. 1+1=10 C. 0﹤1 D. A+1=1 3 符合逻辑运算规则的是: A. 1×1=1 B. 1+1=10 C. 1+1=1 D. 1+1=2 4 逻辑函数F=AB+CD+BC的反函数F是:_____;对偶函数F﹡是:____; 5 逻辑代数的三个重要规则是:_________,__________,_________ 当逻辑函数有n个变量时,共有____种变量取值组合。 6 异或与同或在逻辑上正好相反，互为反函数，对吗？ 7 逻辑变量的取值，1比0大，对吗？ 8 F=A⊕B⊕C=A⊙B⊙C,对吗? 答案：1. D 2. D 3. C 4. ___ 5. ____ ____ 6. √ 7. × 8. √
第一章 绪论 1．数制的转换 (1)任意进制→十进制(按位权展开相加) (2)十进制→任意进制(除R取余,乘R取整) (3) 二进制--八进制--十六进制(中介法) (4)精度要求(1/Ri＜精度要求值) 2．常用的BCD码 有权码(8421码、2421码、5121码、631-1码) 无权码(余3码，移存码、余3循环码)。
数字电路逻辑设计复习题精选全文
可编辑修改精选全文完整版数字电路逻辑设计A复习题一、单选题（每小题2分，共计20分。
）1.一个比特时间是1ms,串行传输8个比特所需要的时间是（）。
A.1msB.16msC.8ms答案：C知识点：第一章难度：1解析：串行传输比特只能一个比特一个比特的传输，传输8个比特则需要8倍的比特时间，即8ms2.写出下图的比特序列是（）。
CLKAA.010*********B.001100110011C.000011110000答案：B知识点：第一章难度：2解析：一个比特持续一个时钟周期，因此波形A的每一个高低电平均持续了两个时钟周期，比特序列即为：001100113.当与门的输入是什么状态时与门的输出是高电平（）。
A.任意一个输入是高电平B.全部输入都是高电平C.没有输入是高电平答案：B知识点：第二章难度：2解析：与门的逻辑功能：输入全部是高电平时输出才是高电平。
4.由5级触发器构成的二进制计数器，能计数的最大模是（）。
A.16B.32C.10答案：B知识点：第六章难度：3解析：若有n级触发器，则可计数的最大模是2n，当n=5时，则可计数的最大模是25=32。
5.JK触发器状态置1时J、K输入端状态是（）。
A.J=1，K=1B.J=0，K=1C.J=1，K=0答案：C知识点：第五章难度：1解析：JK触发器的动作特点：当J=1，K=0时，JK触发器置1。
二、填空题（每空2分，共计20分。
）1.数制转换(1100111)2=( )10=( )8答案：(1100111)2=( 103 )10=( 147 )8知识点：第一章难度：2解析：二进制数转换成十进制数：把非零位的权相加，本题中1100111=1+2+4+32+64=103。
2.数字电路可分为两大类：组合逻辑电路和（）。
答案：时序逻辑电路知识点：第四章难度：1解析：逻辑电路的分类：当前输出只和当前输入有关的组合逻辑电路，当前输出不仅和当前输入有关，还和前一时刻的输出有关的时序逻辑电路。
数字电路考试精要点
数字电路考试精要点
数字电路考试的重点主要包括以下几个方面：
1.逻辑门及其应用：熟练掌握与门、或门、非门、异或门等常
用逻辑门的真值表、逻辑关系和逻辑电路图，了解它们的应用场景和逻辑功能。
2.真值表和布尔代数：熟练掌握构建逻辑门真值表的方法，能
够使用布尔代数进行逻辑运算、化简和最小化。
3.编码器和解码器：理解编码器和解码器的概念、应用和原理，掌握常见编码器如BCD编码器、十进制-二进制编码器等的工
作原理和电路结构。
4.时序逻辑电路：了解触发器、计数器等时序逻辑电路的原理
及工作方式，能够通过状态转换图和状态转移表描述和分析时序逻辑电路。
5.组合逻辑电路设计：掌握组合逻辑电路的设计方法，熟悉常
见组合逻辑电路如加法器、减法器、多路选择器等的设计原理和电路结构。
6.时钟信号和时序逻辑电路设计：了解时钟信号的基本概念和
特点，掌握时钟信号的产生和分频技术，能够设计基于时钟信号的时序逻辑电路。
7.存储器和寄存器：理解存储器和寄存器的概念、结构和工作
原理，了解常见存储器如RAM、ROM、闪存等的特点和应用。
8.数字信号处理器（DSP）：了解DSP的基本概念、特点和应用，掌握DSP的基本组成和工作原理。
9.故障诊断与纠错：了解数字电路故障的常见原因和诊断方法，熟悉纠错码的原理和应用。
10.数字信号传输和调制：理解数字信号传输和调制的基本原
理和方法，了解常见的调制技术如非归零码、曼彻斯特编码等。
通过对以上重点内容的学习，能够掌握数字电路的基本原理和设计方法，提高解决数字电路问题的能力。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第一章
１．数制及各数制间的转换
(二、八、十、十六进制）
注意精度要求（十→→二，八，十六）
注意精度要求（十
２．常用码制：8421BCD码
5421BCD码
余3 码
余3 码－0011=8421码
减法变加法：减去一个数等于加上该数的补码 补码：原码变反码(0→1,1→0),然后加１３．数制与码制间的转换
例：( )
=( )8421码
2
逻辑函数及其简化
１．逻辑函数的建立
列真值表，写逻辑函数表达式（与或式，或与式）注意：按顺序写，且变量组合必须是完整的。
２．直接写出函数的F
F 和*３．代数法的证明
逻辑代数基本公式
三个重要规则
常用公式
４．逻辑函数标准形式（最小项，最大项表示） Ｆ、Ｆ、Ｆ＊的关系
５．公式法化简
４种常用方法
６．卡诺图化简法
合并原则
与或式 （对１格加圈合并）
或与式 （对０格加圈合并）或与式 （对０格加圈合并）→→两次求反两次求反→
→或非－或非式→与或非式
７．卡诺图运算
第二章第二章 集成逻辑门
集成逻辑门１．晶体管、MOS 管的开关特性
２．TTL ，CMOS 集成门工作原理，主要外部特性TTL 与非门的主要外部特性与参数
电压传输特性电压传输特性
① 输出高电平V OH 和输出低电平V OL ② 阈值电压V th （门槛电压）
③关门电平V off 和开门电平V on
V off off (V IL max )： V IL ≤V off V on (V IH min ): V IH ≥V on ④ 噪声容限
V NL: 低电平噪声容限 V NH: 高电平噪声容限
TTL 与非门输入特性
① 输入短路电流 I IS
I IS : 在输入端接地(即V I =0)时,流出输入端的电流。
② 输入漏电流 (高电平输入电流） I IH
I IH : 当 输入高电平(即V I ＞V th th)
) )时的输入电流。
I IS 输入短路电流是前级门电路的灌流负载。
输入漏电流是前级门电路的拉流负载。
输入负载特性
R i ≤R off ，该输入端相当于接低电平。
R i ≥R on ，该输入端相当于接高电平。
TTL 与非门输出特性
① I OL :TTL 与非门输出低电平时的 负载电流(即灌流)。
② I OH :TTL 与非门输出高电平时的 负载电流(即拉流)。
I OL ≤ I OL max max
(开态允许的最大灌流)I OH ≤ I OH max max
(关态允许的最大拉流)扇入系数和扇出系数
扇入系数：是指门的输入端个数。
扇出系数N O ：是指一个门能驱动同类型门的个数。
IS
OL O I I N max =
３．CMOS逻辑门电路
规律
特性（输出特性，满足拉流，灌流允许值）４．OC门
符号，应用，线与功能
５．三态门
符号，工作方式，应用
６．传输门
符号，应用
第3章 组合逻辑电路
１．分析
小规模SSI
中规模MSI
２．设计
SSI：
允许输入端有原变量和反变量
要求输入端只有原变量 （注意提供的器件）
最少与非（或非）门设计
MSI：
a. 用n地址输入的数据选择器实现单输出n变量逻辑函数
b. 用n地址输入的数据选择器实现单输出m变量逻辑函数
( m > n )
(1) 扩展法
(2) 降维法
c. 利用译码器实现多输出组合逻辑函数
d. 利用全加器实现组合逻辑函数
3．逻辑函数的冒险判断是否存在冒险
避免冒险的方法
第4章 集成触发器
１．基本R-S，J-K，D，T触发器的动作特点，逻辑功能 的描述方法
状态转移真值表
次态方程
状态转移图和激励表
２．钟控，主从，边沿触发器的动作特点
电位触发方式（钟控）存在多次空翻现象
主从J-K存在一次翻转现象
３．画触发器工作波形
时序逻辑电路
第5章 时序逻辑电路
１．分析
同步
异步
常用的时序电路：
寄存器
异步清零同步清零移存器（195,194)
计数器同步二进制计数器 （161 163）
同步二－十进制计数器（160 162）
异步二进制计数器
同步二－五－十进制计数器（90）
２．用SSI设计
二进制序列检测电路
用小规模器件设计同步计数器
用小规模器件设计异步计数器
３．用MSI设计任意模值计数器
（１）复位法
（２）置位法
（３）同步扩展异步扩展
（４）可变模值
（５）90芯片两种连接方法
（６）用194/195芯片设计任意模值计数器
４．序列信号发生器设计方法
移存型计数型
74LS290
CP
B A S S 99OB
R OA R 3210Q Q Q Q 1
CP 0
CP &
123Q Q Q Q 000010000100110000101
0100110过渡态
M=6，模 6 计数器
74LS290
CP
B A S S 99OB
R OA R 3210Q Q Q Q 1
CP 0
CP 74LS290
B A S S 99OB
R OA R 3210Q Q Q Q 1
CP 0
CP 用24异步清零
160
CR
T
CT 3210Q Q Q Q CP
LD
P CT 3
210D D D D 160
CR
T
CT 3
210Q Q Q Q CP
LD
P CT 3
210D D D D 1
1
CO
CP
&
同步扩展：
用23 置位，实现的是模 24 计数
脉冲单元电路
第6章 脉冲单元电路
� 施密特触发器
� 单稳态触发器
� 多谐振荡器
典型电路的工作原理，特性，参数，应用� 555定时器及其应用
第7章 半导体存储器
半导体存储器
１．存储器的基本工作原理，分类
每种类型存储器的特点
２．存储器容量扩展方法
位扩展，字扩展，复合扩展
３．用ROM ，PLA实现组合逻辑函数。