电路板走线须知
pcb印制作电路板布线的注意事项
pcb印制作电路板布线的注意事项1. 电路布线时要遵循电线长度短、走线直等原则，尽量减少走线长度和交叉，以降低电路中的干扰和信号损耗。
2. 电路板布线要遵循信号、电源和地线分离的原则，将它们分布在不同层次的电气层上，以减少互相干扰。
3. 高频信号的走线要避免太长和弯曲，尽量采用直线路径，减少信号反射和衰减。
4. 电路布线时要考虑信号的特性阻抗匹配问题，尽量使信号线的阻抗与驱动和接收器的阻抗匹配。
5. 高速数字信号的走线要考虑时钟线和数据线的长度和相互之间的延迟问题，以保证信号的同步和准确传输。
6. 电路板布线要考虑到热量的扩散和散热问题，避免信号线或功率线与散热器、电池等热源相邻。
7. 电路布线时要考虑到整个系统的EMI/EMC的要求，避免信号线和功率线与其他干扰源相交或密集走线。
8. 布线时要注意保持良好的地平面，以减少环境噪声的干扰，可以使用大面积的地面铺铜来达到较好的地平面效果。
9. 对于复杂的电路板，可以采用分区布线的方式将信号分组并在不同区域内布线，以减少信号干扰。
10. 在布线之前，可以先进行仿真或模拟分析，通过软件工具来评估布线方案的性能、可靠性和可制造性。
11. 在进行布线前，应充分了解电路板设计规范和制造工艺要求，以确保布线符合相关标准和要求。
12. 对于高密度电路板布线，可以采用差分信号布线，以减少串扰和EMI干扰。
13. 在布线时，应尽量避免信号线和功率线或高电压线相交，以避免互相干扰和安全问题。
14. 注意电路板布线的布局和放置，合理利用电路板的有效空间，以确保布线路径的合理性和电路元件的排布。
15. 在布线过程中，应留出足够的间距和空位来容纳电路元件和连接器的安装，以方便后续的组装和维修。
16. 考虑到电路板的可维护性，布线时应避免将信号线和元件安排得过于拥挤，以方便信号的追踪或更换元件。
17. 在布线时应注意避免信号线和电源线或地线平行走线或相互交叉，以减少串扰和互相干扰。
印制电路板布线注意事项
印制电路板布线注意事项印制电路板布线注意事项目前电子器材用于各类电子设备和系统仍然以印制电路板为主要装配方式。
实践证明，即使电路原理图设计正确，印制电路板设计不当，也会对电子设备的可靠性产生不利影响。
例如，如果印制板两条细平行线靠得很近，则会形成信号波形的延迟，在传输线的终端形成反射噪声。
因此，在设计印制电路板的时候，应注意采用正确的方法。
一、地线设计在电子设备中，接地是控制干扰的重要方法。
如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。
电子设备中地线结构大致有系统地、机壳地(屏蔽地)、数字地(逻辑地)和模拟地等。
在地线设计中应注意以下几点:1.正确选择单点接地与多点接地在低频电路中，信号的工作频率小于1MHz，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。
当信号工作频率大于10MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。
当工作频率在1~10MHz时，如果采用一点接地，其地线长度不应超过波长的1/20，否则应采用多点接地法。
2.将数字电路与模拟电路分开电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。
要尽量加大线性电路的接地面积。
3.尽量加粗接地线若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏。
因此应将接地线尽量加粗，使它能通过三位于印制电路板的允许电流。
如有可能，接地线的宽度应大于3mm。
4.将接地线构成闭环路设计只由数字电路组成的印制电路板的地线系统时，将接地线做成闭环路可以明显的提高抗噪声能力。
其原因在于:印制电路板上有很多集成电路元件，尤其遇有耗电多的元件时，因受接地线粗细的限制，会在地结上产生较大的电位差，引起抗噪声能力下降，若将接地结构成环路，则会缩小电位差值，提高电子设备的抗噪声能力。
二、电磁兼容性设计电磁兼容性是指电子设备在各种电磁环境中仍能够协调、有效地进行工作的能力。
PCB布线设计的注意事项
PCB布线设计的注意事项在进行PCB（Printed Circuit Board）布线设计时，需要注意一些重要的事项，以确保电路板的性能和稳定性。
下面将列举一些在进行PCB布线设计时需要注意的要点。
首先，我们需要考虑信号线的路径和长度。
信号线应尽量避免直角折线，因为直角折线会导致信号的反射和干扰，影响电路的稳定性。
而且，信号线的长度也要尽量短，以减少信号传输时的延迟和失真。
要保持信号线的匹配阻抗，可以通过控制信号线的宽度和距离来实现。
其次，要合理安排电源和地线的布线。
电源线和地线应尽量平行布线，以减少相互干扰。
另外，电源和地线的布线也要尽量靠近负载器件，以减小电压降和电磁干扰。
要为不同的模拟和数字电路分开布线，以避免互相干扰。
在进行地线布线时，要尽量减少地线回流路径的长度，从而降低地线回流时的电感。
此外，在进行PCB布线设计时，还需要注意保持电路板的散热性能。
可以根据电路板上的热源分布，合理安排散热器件和通风孔的位置，在布线设计中留出足够的散热空间。
同时，要尽量避免散热器件和信号线之间的靠近，以减少散热器件对信号线的干扰。
另外，在PCB布线设计中，还要考虑EMI（Electromagnetic Interference）和ESD（Electrostatic Discharge）的问题。
为了防止电路板受到外部干扰或电击，可以采用屏蔽罩和防静电措施，同时在布线设计时留出足够的防护空间。
同时，还要注意采用合适的阻抗匹配技术，减少信号回返路径上的高频电磁干扰。
最后，PCB布线设计还需要考虑板上元件的布局。
元件的相互位置关系会影响电路的整体性能，因此在设计时要合理安排元件的位置和连接方式，以降低电路的复杂度和成本。
同时，还要考虑到布线的可维护性和排布的合理性，方便后续的检修和维护工作。
总之，PCB布线设计是电路设计中非常重要的一个环节，合理的布线设计可以提高电路的性能和稳定性，减少电磁干扰和信号失真。
通过遵循上述注意事项，可以有效提高PCB布线设计的质量和效率，确保电路板的可靠性和稳定性。
电路板布线的技巧和注意事项
电路板布线的技巧和注意事项电路板布线是电子产品设计和制造过程中十分重要的一步，它直接关系到电路性能的稳定性和可靠性。
以下是电路板布线的技巧和注意事项，以帮助读者更好地进行布线设计。
一.布线前的准备工作1.了解电路板的整体需求和设计目标，明确电路的功能和性能要求。
2.根据电路设计要求选择合适的电路板材料和电路板尺寸。
二.电路布线的基本原则1.信号线和电源线要分开布线，避免相互干扰。
2.尽量采用简洁的布线路径，减少信号路径的长度。
3.避免信号线和电源线相交，以减少串扰和噪声。
4.根据信号电平和频率选择合适的布线宽度和间距。
三.布线规划和分区1.将电路板划分为逻辑分区，根据信号流向和频率确定各个分区之间的关系。
2.确定每个分区的主要信号和电源连接端口。
四.信号线布线技巧1.根据信号的高低频特性选择合适的信号路径。
高频信号要尽量缩短布线长度。
2.将高频信号线和电源线压铺在地面层附近，以减少电磁干扰。
3.临近地和电源线之间要保持足够的间距。
4.尽量避免信号线和地线相交，以减少互耦和串扰。
5.避免信号线和边缘走线相交，尤其是高频信号线。
五.电源线布线技巧1.电源线要尽量短且宽，以减少电阻和电压降。
2.将电源线与地线平行布线，以减少电感和电磁干扰。
3.电源线要尽量远离高频信号线，以防止相互干扰。
4.电源线和信号线之间要保持一定的间距，避免辐射或串扰。
六.地线布线技巧1.地线要尽量宽，以降低电阻和噪声。
2.尽量采用星型或树型地线布线方式，减少地线环路。
3.临近高频信号线的地线要保持足够的间距，以避免串扰。
七.避免布线错误1.避免过度布线，尽量减少层数。
2.避免布线路径过于复杂和交错，以方便排查故障和维护。
3.布线前要进行性能仿真和验证，确保电路稳定可靠。
总结起来，电路板布线是设计过程中至关重要的一步，良好的布线设计能够提高电路的性能和可靠性。
通过合理划分逻辑分区、分开布线、避免干扰和串扰等技巧和注意事项，可以使布线设计更加科学和有效。
交流 pcb布线规则
交流pcb布线规则
一、走线方向
1.走线方向应尽量保持一致，避免出现突然的转向，以减少信号的反射和干扰。
2.在走线过程中，应尽量保持走线与参考平面平行或垂直，以减小信号的扭曲和反射。
二、分立器件走线
1.对于分立器件（如电阻、电容等），应尽量保持走线长度一致，以减小信号的差异。
2.在分立器件之间，应避免出现交叉走线，以减小信号之间的干扰。
三、环路最小
1.在布线过程中，应尽量减小环路面积，以减小信号的干扰和损耗。
2.在需要的情况下，可以使用地线将环路包围起来，以减小信号的干扰。
四、不出现STUB
1.在布线过程中，应避免出现STUB（即走线末端未连接任何元件），以减小信号的反射和干扰。
2.如果出现STUB，可以使用地线将其连接起来，以减小信号的干扰。
五、防止自环
1.在布线过程中，应避免出现自环（即信号在某一点被自身环绕），以减小信号的反射和干扰。
2.如果出现自环，可以使用地线将其连接起来，以减小信号的干扰。
六、避免层间自环
1.在多层PCB中，应避免出现层间自环（即信号在不同层之间被自身环绕），以减小信号的反射和干扰。
2.如果出现层间自环，可以使用地线将其连接起来，以减小信号的干扰。
七、检查工具
1.在布线完成后，应使用PCB检查工具对PCB进行全面检查，以确保走线的正确性和合理性。
2.如果发现任何问题或错误，应及时进行修正和调整。
PCB布局布线要点
PCB布局布线要点1.尽量减少线路长度：线路长度过长会导致信号延迟和互相干扰。
在布局时，应尽量将相关信号线放在一起，尽量减少线路的长度。
2.分隔高频和低频信号：高频信号和低频信号在传输特性和干扰问题上有很大差异。
在布线时，应尽量将高频信号和低频信号分开布局，以避免互相干扰。
3.避免信号线和电源线相交：信号线和电源线的交叉会导致互相干扰，产生噪声。
在布线时，应尽量避免信号线和电源线相交。
4.保持信号线的对称布局：对称布局可以使信号线的长度保持一致，从而减少互相干扰。
在布局时，应尽量保持信号线的对称布局。
5.地线的布局：地线是整个电路的共用参考点，它承载着回流电流和抑制噪声的功能。
在布线时，应尽量保持地线的宽度一致，减小回流电流的路径阻抗。
6.电源线的布局：电源线应尽量靠近地线布局，以减小回流电流路径的阻抗。
同时，电源线应避免与信号线相交，以减少互相干扰。
7.信号线与地线的配对布局：在高速传输中，差分信号线的布局对信号的传输质量有很大影响。
应尽量将差分信号线与地线配对布局，以减小信号之间的干扰。
8.规避信号线和边缘的平行布局：信号线和边缘平行布局会导致辐射噪声和电磁干扰。
在布线时，应尽量规避信号线和边缘的平行布局。
9.PCB层次布局：PCB可以分为多个逻辑层次，在布局时应尽量将相关的电路模块放在同一层次上，以减少信号线的跨层穿越。
10.确保足够的间距和间隙：在布线时，应确保信号线之间和信号线与其他元件之间有足够的间距和间隙，以避免互相干扰和产生串扰。
11.使用规范的信号线宽度和间距：信号线宽度和间距的设置直接影响信号传输的质量和速度。
在布线时，应使用规范的信号线宽度和间距，以满足设计要求。
12.使用较好的布线工具和规则检查：在布线过程中，可以使用专业的布线工具和规则检查功能，以提高布线效率和准确性。
总之，PCB布局布线的核心目标是尽量减小信号传输的延迟和干扰，以保证系统的性能和可靠性。
通过合理的布局和布线，可以提高产品的性能和降低故障率。
电路板的布线、焊接技巧及注意事项
电路板的布线、焊接技巧及注意事项1、输入端与输出端的边线应避免相邻平行，以免产生反射干扰。
必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。
2、电源、地线之间加上去耦电容。
尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0. 05～0.07mm,电源线为1.2～2.5mm3、数字电路与模拟电路的共地处理，数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。
数字地与模拟地有一点短接，请注意，只有一个连接点。
也有在PCB上不共地的，这由系统设计来决定。
4、尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。
易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。
某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。
带高电压的元器件应尽量布置在调试时手不易触及的地方。
5、在高频下工作的电路，要考虑元器件之间的分布参数。
一般电路应尽可能使元器件平行排列。
这样，不但美观．而且装焊容易．易于批量生产。
6、输入输出端用的导线应尽量避免相邻平行。
最好加线间地线，以免发生反馈藕合。
7、印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。
如非要取直角，一般采用两个135度角来代替直角。
8、电源线设计根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。
同时、使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。
9、地线设计地线设计的原则是：(1)数字地与模拟地分开。
若线路板上既有逻辑电路又有线性电路，应使它们尽量分开。
PCB布线的技巧及注意事项
PCB布线的技巧及注意事项布线技巧：1.确定电路结构：在布线之前，需要先确定电路结构。
将电路分成模拟、数字和电源部分，然后分别布线。
这样可以减少干扰和交叉耦合。
2.分区布线：将电路分成不同的区域进行布线，每个区域都有自己的电源和地线。
这可以减少干扰和噪声，提高信号完整性。
3.高频和低频信号分离：将高频和低频信号分开布线，避免相互干扰。
可以通过设立地板隔离和电源隔离来降低电磁干扰。
4.绕规则：维持布线规则，如保持电流回路的闭合、尽量避免导线交叉、保持电线夹角90度等。
这样可以减少丢失信号和干扰。
5.简化布线：简化布线路径，尽量缩短导线长度。
短导线可以减少信号传输延迟，并提高电路稳定性。
6.差分线布线：对于高速信号和差分信号，应该采用差分线布线。
差分线布线可以减少信号的传输损耗和干扰。
7.用地平面：在PCB设计中，应该用地平面层绕过整个电路板。
地平面可以提供一个低阻抗回路，减少对地回路电流的干扰。
8.参考层对称布线：如果PCB板有多层，应该选择参考层对称布线。
参考层对称布线可以减少干扰，并提高信号完整性。
注意事项：1.信号/电源分离：要避免信号线与电源线共享同一层，以减少互相干扰。
2.减小射频干扰：布线时要特别注意射频信号传输的地方，采取屏蔽措施，如避免长线路、使用高频宽接地等。
3.避免过长接口线：如果接口线过长，则信号传输时间会增加，可能导致原始信号失真。
4.避免过短导线：过短的导线也可能引发一些问题，如噪声、串扰等。
通常导线长度至少应该为信号上升时间的三分之一5.接地技巧：为了减少地回路的电流噪声，应该尽量缩短接地回路路径，并通过增加地线来提高接地效果。
6.隔离高压部分：对于高压电路，应该采取隔离措施，避免对其他电路产生干扰和损坏。
7.注重信号完整性：对于高速和差分信号，应该特别注重信号完整性。
可以采用阻抗匹配和差分线布线等技术来提高信号传输的稳定性。
总结起来，PCB布线需要遵循一些基本原则，如简化布线、分区布线、差分线布线等，同时需要注意电源和信号的分离、射频干扰的减小等问题。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
PCB走线的基本介绍主要从直角走线，差分走线，蛇形线等三个方面来阐述。
1．直角走线直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。
其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。
直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间；二是阻抗不连续会造成信号的反射；三是直角尖端产生的EMI。
传输线的直角带来的寄生电容可以由下面这个经验公式来计算：C=61W(Er)1/2/Z0在上式中，C就是指拐角的等效电容（单位：pF），W指走线的宽度（单位：inch），εr指介质的介电常数，Z0就是传输线的特征阻抗。
举个例子，对于一个4Mils的50欧姆传输线（εr为4.3）来说，一个直角带来的电容量大概为0.010 1pF，进而可以估算由此引起的上升时间变化量：T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps通过计算可以看出，直角走线带来的电容效应是极其微小的。
由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数：ρ=(Zs-Z0)/(Zs+Z0)，一般直角走线导致的阻抗变化在7%-20%之间，因而反射系数最大为0.1左右。
而且，从下图可以看到，在W/2线长的时间内传输线阻抗变化到最小，再经过W/2时间又恢复到正常的阻抗，整个发生阻抗变化的时间极短，往往在10ps之内，这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的。
很多人对直角走线都有这样的理解，认为尖端容易发射或接收电磁波，产生EMI，这也成为许多人认为不能直角走线的理由之一。
然而很多实际测试的结果显示，直角走线并不会比直线产生很明显的EMI。
也许目前的仪器性能，测试水平制约了测试的精确性，但至少说明了一个问题，直角走线的辐射已经小于仪器本身的测量误差。
总的说来，直角走线并不是想象中的那么可怕。
至少在GHz以下的应用中，其产生的任何诸如电容，反射，EMI等效应在TDR测试中几乎体现不出来，高速PCB设计工程师的重点还是应该放在布局，电源/地设计，走线设计，过孔等其他方面。
当然，尽管直角走线带来的影响不是很严重，但并不是说我们以后都可以走直角线，注意细节是每个优秀工程师必备的基本素质，而且，随着数字电路的飞速发展，PCB工程师处理的信号频率也会不断提高，到10GHz以上的RF设计领域，这些小小的直角都可能成为高速问题的重点对象。
2．差分走线差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。
何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。
而承载差分信号的那一对走线就称为差分走线。
差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。
b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。
c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。
目前流行的LVDS（low vo ltage differentialsignaling）就是指这种小振幅差分信号技术。
对于PCB工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。
也许只要是接触过Layo ut的人都会了解差分走线的一般要求，那就是“等长、等距”。
等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距则主要是为了保证两者差分阻抗一致，减少反射。
“尽量靠近原则”有时候也是差分走线的要求之一。
但所有这些规则都不是用来生搬硬套的，不少工程师似乎还不了解高速差分信号传输的本质。
下面重点讨论一下PCB差分信号设计中几个常见的误区。
误区一：认为差分信号不需要地平面作为回流路径，或者认为差分走线彼此为对方提供回流途径。
造成这种误区的原因是被表面现象迷惑，或者对高速信号传输的机理认识还不够深入。
从图1-8-15的接收端的结构可以看到，晶体管Q3 ,Q4的发射极电流是等值，反向的，他们在接地处的电流正好相互抵消（I1=0），因而差分电路对于类似地弹以及其它可能存在于电源和地平面上的噪音信号是不敏感的。
地平面的部分回流抵消并不代表差分电路就不以参考平面作为信号返回路径，其实在信号回流分析上，差分走线和普通的单端走线的机理是一致的，即高频信号总是沿着电感最小的回路进行回流，最大的区别在于差分线除了有对地的耦合之外，还存在相互之间的耦合，哪一种耦合强，那一种就成为主要的回流通路，图1-8-16是单端信号和差分信号的地磁场分布示意图。
在PCB电路设计中，一般差分走线之间的耦合较小，往往只占10~20%的耦合度，更多的还是对地的耦合，所以差分走线的主要回流路径还是存在于地平面。
当地平面发生不连续的时候，无参考平面的区域，差分走线之间的耦合才会提供主要的回流通路，见图1-8-17所示。
尽管参考平面的不连续对差分走线的影响没有对普通的单端走线来的严重，但还是会降低差分信号的质量，增加EMI，要尽量避免。
也有些设计人员认为，可以去掉差分走线下方的参考平面，以抑制差分传输中的部分共模信号，但从理论上看这种做法是不可取的，阻抗如何控制？不给共模信号提供地阻抗回路，势必会造成EMI辐射，这种做法弊大于利。
误区二：认为保持等间距比匹配线长更重要。
在实际的PCB布线中，往往不能同时满足差分设计的要求。
由于管脚分布，过孔，以及走线空间等因素存在，必须通过适当的绕线才能达到线长匹配的目的，但带来的结果必然是差分对的部分区域无法平行，这时候我们该如何取舍呢？在下结论之前我们先看看下面一个仿真结果。
从上面的仿真结果看来，方案1和方案2波形几乎是重合的，也就是说，间距不等造成的影响是微乎其微的，相比较而言，线长不匹配对时序的影响要大得多（方案3）。
再从理论分析来看，间距不一致虽然会导致差分阻抗发生变化，但因为差分对之间的耦合本身就不显著，所以阻抗变化范围也是很小的，通常在10%以内，只相当于一个过孔造成的反射，这对信号传输不会造成明显的影响。
而线长一旦不匹配，除了时序上会发生偏移，还给差分信号中引入了共模的成分，降低信号的质量，增加了EMI。
可以这么说，PCB差分走线的设计中最重要的规则就是匹配线长，其它的规则都可以根据设计要求和实际应用进行灵活处理。
误区三：认为差分走线一定要靠的很近。
让差分走线靠近无非是为了增强他们的耦合，既可以提高对噪声的免疫力，还能充分利用磁场的相反极性来抵消对外界的电磁干扰。
虽说这种做法在大多数情况下是非常有利的，但不是绝对的，如果能保证让它们得到充分的屏蔽，不受外界干扰，那么我们也就不需要再让通过彼此的强耦合达到抗干扰和抑制EMI的目的了。
如何才能保证差分走线具有良好的隔离和屏蔽呢？增大与其它信号走线的间距是最基本的途径之一，电磁场能量是随着距离呈平方关系递减的，一般线间距超过4倍线宽时，它们之间的干扰就极其微弱了，基本可以忽略。
此外，通过地平面的隔离也可以起到很好的屏蔽作用，这种结构在高频的（10G以上）IC封装PCB设计中经常会用采用，被称为CPW结构，可以保证严格的差分阻抗控制（2Z0），如图1-8-19。
差分走线也可以走在不同的信号层中，但一般不建议这种走法，因为不同的层产生的诸如阻抗、过孔的差别会破坏差模传输的效果，引入共模噪声。
此外，如果相邻两层耦合不够紧密的话，会降低差分走线抵抗噪声的能力，但如果能保持和周围走线适当的间距，串扰就不是个问题。
在一般频率（GHz以下），EMI也不会是很严重的问题，实验表明，相距500Mils的差分走线，在3米之外的辐射能量衰减已经达到60dB，足以满足FCC的电磁辐射标准，所以设计者根本不用过分担心差分线耦合不够而造成电磁不兼容问题。
3．蛇形线蛇形线是Layout中经常使用的一类走线方式。
其主要目的就是为了调节延时，满足系统时序设计要求。
设计者首先要有这样的认识：蛇形线会破坏信号质量，改变传输延时，布线时要尽量避免使用。
但实际设计中，为了保证信号有足够的保持时间，或者减小同组信号之间的时间偏移，往往不得不故意进行绕线。
那么，蛇形线对信号传输有什么影响呢？走线时要注意些什么呢？其中最关键的两个参数就是平行耦合长度（Lp）和耦合距离（S），如图1-8-21所示。
很明显，信号在蛇形走线上传输时，相互平行的线段之间会发生耦合，呈差模形式，S越小，Lp越大，则耦合程度也越大。
可能会导致传输延时减小，以及由于串扰而大大降低信号的质量，其机理可以参考第三章对共模和差模串扰的分析。
下面是给Layout工程师处理蛇形线时的几点建议：1．尽量增加平行线段的距离（S），至少大于3H，H指信号走线到参考平面的距离。
通俗的说就是绕大弯走线，只要S足够大，就几乎能完全避免相互的耦合效应。
2．减小耦合长度Lp，当两倍的Lp延时接近或超过信号上升时间时，产生的串扰将达到饱和。
3．带状线（Strip-Line）或者埋式微带线（Embedded Micro-strip）的蛇形线引起的信号传输延时小于微带走线（Mi cro-strip）。
理论上，带状线不会因为差模串扰影响传输速率。
4．高速以及对时序要求较为严格的信号线，尽量不要走蛇形线，尤其不能在小范围内蜿蜒走线。
5．可以经常采用任意角度的蛇形走线，如图1-8-20中的C结构，能有效的减少相互间的耦合。
6．高速PCB设计中，蛇形线没有所谓滤波或抗干扰的能力，只可能降低信号质量，所以只作时序匹配之用而无其它目的。
7．有时可以考虑螺旋走线的方式进行绕线，仿真表明，其效果要优于正常的蛇形走线。