基于3.1-10.6GHzCMOS超宽带低噪声放大器设计
具有平坦增益的3.1～10.6GHz UWB CMOS低噪声放大器设计
Ｋｅ ｒ ｓ ｌＷ ｏｓ ｍ ｐｉｉｒ （ ｙｗｏ ｄ ：Ｏ ｎ ｉｅａ ｌ ｅ ＬＮＡ） ｈｒ － ｄ ｂ ｎ （ ｆ ；ｕ ａ ｗｉｅ ａ ｄ ＵＷ Ｂ） ｌｔ ｅ ｓ ｕ ｒ ｎ —ｅ ｓ ｄ ｔｃ ｎ ｑ ｅ ；ｆ ｎ ｓ ；ｃ ｒ ｅ ｔｒ ｕ ｅ ｅｈ ｉｕ ａ
ｏ ｙ，Ｓ ｔ ｈ ｓ ｔ ｅ ｃ ａ ａ ｔ ｒｓ ｉｓ ｏ ｏ ｐ ｗｅ ｉｓｐ ｔ ｎ ａ ｄ ｆ ｔ ｇ ｉ ． Ｓ ｍｕ ａ ｉ ｎ ｒ ｓ ｌｓ ｈ ｖ ｈ ｗｎ ｇ Ｏ ｉ ａ ｈ ｈ ｒ ｃ ｅ ｉｔｃ ｆ ｌ ｗ ｏ ｒ ｄ ｓ ｉ ａ ｉ ｎ ｌ ａ ｎ ｏ ａ ｉ ｌ ｔｏ ｅ ｕ ｔ ａ ｅ ｓ ｏ ｔ ａ ，ａ ｒ ｓ ｈ ｒ ｑ ｅ ｃ ａ ｄ ｏ ｎ ｅ ｅ ｔ ｈ ＮＡ ｃ ｉｖ ｓ １ ． Ｂ ｏ ｖ ｒ ｇ ａ ｎ，ｔ ｅｉ ｐ ｔａ ｄ ｏ ｔ ｈ ｔ ｃ ｏ ｓ ｔ ｅ ｆ ｅ ｕ ｎ ｙ ｂ ｎ ｆｉ ｔ ｒ ｓ ，ｔ ｅ Ｌ ａ ｈ ｅ ｅ ７ ５ ｄ ｆａ ｅ ａ ｅ ｇ ｉ ｈ ｎ ｕ ｎ ｕ — ｐ ｔｒ ｔ ｒ Ｏ Ｓｉ ｏ ｒｔ ａ 一 ８ ｄ ｕ ｅ ｕ ｎ ｌ Ｓ ｓ ｌ ｗｅ ｈ ｎ Ｂ，ｒ ｓ ｅ ｔｖ ｌ ，ｔ ｅｍ ｉ ｉ ｕ ＮＦ ｉ ａ ｏ ｔ ． Ｂ，ａ ｄ ｔ ｅ ｐ ｗｅ ｉ ｓ— ｅ ｐ ｃ ｉ ｅ ｙ ｈ ｎ ｍ ｍ ｂ ｕ ８ ｄ ｓ ２ ｎ ｈ ｏ ｒ ｄ ｓ ｉ
具有 低 噪声 系数 、 增 益 、 高 良好 的线 性 度 、 回波损 低
耗、 以及低 功 耗等 性能 ．
目前 ， ３ １ １ ． 在 ． ～ ０ ６ＧＨｚ 宽频 带范 围内用 来获 得 与 ５ 输 入 匹 配 的 超 宽 带 Ｌ ＯＱ ＮＡ 主 要 有 ３类 ： Ｌ Ｃ带 通 滤 波 器 源 简并 电 感 型 Ｌ ＮＡ， 栅 型 Ｌ 共 ＮＡ 和 电 阻反 馈 型 Ｌ ＮＡ． Ｃ带 通 滤 波器 源 简 并 电感 型 Ｌ
CMOS宽带低噪声放大器的研究与设计的开题报告
CMOS宽带低噪声放大器的研究与设计的开题报告一、选题的背景和意义随着电子技术的快速发展和应用的广泛开展，宽带低噪声放大器成为了许多领域的核心技术之一，如通信、无线电、雷达、电视等。
特别是在5G通信时代，宽带低噪声放大器的性能和效率对整个通信系统的性能影响越来越大。
同时，随着射频电路的日渐复杂和小型化，CMOS技术作为一种高度集成的技术，更能满足这些需求。
二、研究内容本文的主要研究内容如下：1. 综述宽带低噪声放大器的基本原理和发展历程；2. 研究CMOS技术的特点和优势，并介绍CMOS宽带低噪声放大器的设计方法；3. 对CMOS宽带低噪声放大器的关键技术进行深入探讨，如抗干扰能力、线性度等；4. 实现设计并对其进行性能测试。
三、预期研究结果通过本文的研究，预期获得以下成果：1. 深入了解宽带低噪声放大器的基本原理和发展历程；2. 掌握CMOS宽带低噪声放大器的设计方法和关键技术；3. 利用EDA软件设计CMOS宽带低噪声放大器，并进行性能测试；4. 获得一种优化的CMOS宽带低噪声放大器，具有更高的抗干扰能力和更好的线性度。
四、研究方法本文采用文献综述和实验研究相结合的方法，首先通过文献综述和分析，深入了解宽带低噪声放大器的原理、设计方法以及关键技术。
然后，利用EDA软件设计并实现CMOS宽带低噪声放大器，并进行性能测试，评估设计的有效性和可行性。
五、进度安排第一学期：1. 阅读相关文献，了解宽带低噪声放大器的基本原理和发展历程；2. 学习CMOS技术的特点和优势，掌握CMOS宽带低噪声放大器的设计方法；3. 研究CMOS宽带低噪声放大器的关键技术。
第二学期：1. 利用EDA软件设计CMOS宽带低噪声放大器；2. 进行性能测试；3. 对测试结果进行分析和总结，撰写论文。
基于0.13 μm CMOS技术的超宽带低噪放大器设计
基于0.13 μm CMOS技术的超宽带低噪放大器设计
苏丽梅;郝群;马建荣
【期刊名称】《中北大学学报（自然科学版）》
【年(卷),期】2013(034)002
【摘要】针对信号频段为3.1～10.6 GHz的超宽带系统射频前端,提出一种基于0.13 μm CMOS技术的低噪声放大器设计与实现.该放大器采用两级结构,通过第一级单端型电阻反馈和第二级单端转差分型电压缓冲器的级联设计,在获碍足够的信号功率增益的同时,能够实现超宽带范围内的输σ匹配.整体电路仿真结果表明:在3.1～10.6 GHz的工作频段,电压增益为23.2 dB,输σ回波损耗小于-13 dB.在6 GHz时噪声系数最小值为2.4dB,最大值为2.7dB,输σ三阶交调截取点(IIP3)为-11.9 dBm.在1.2V电源电压下,该低噪声放大器功耗为12.2 mW,芯片面积为0.32 mm2.
【总页数】5页(P199-203)
【作者】苏丽梅;郝群;马建荣
【作者单位】北京理工大学光电学院,北京100081;中北大学信息与通信工程学院,山西太原030051;北京理工大学光电学院,北京100081;北京理工大学光电学院,北京100081
【正文语种】中文
【中图分类】TN733
【相关文献】
1.基于0.13μm CMOS工艺的功率放大器设计 [J], 张博;原亚运;贺刚
2.低Q值匹配网络超宽带低噪声放大器设计 [J], 杜海明;仲继生;赵红梅;崔光照
3.超宽带信号低噪放大电路的设计与实现 [J], 蒋俊杰;欧阳缮;陈敏;曹卫平
4.噪声源相关的低噪放大器设计 [J], 樊锡德
5.0.13微米CMOS双通道超宽带低噪声放大器设计 [J], 张弘;梁元
因版权原因，仅展示原文概要，查看原文内容请购买。
3.1～10.6GHzCMOS超宽带低噪声放大器设计
文 章 编 号 ： １ ０ —２ ９（０ ０ Ｏ — ０ １０ ０ ７ ０ ４ ２ １ ） １０ ７ — ６
电路 与系 统 学 报
Ｊ ０ＵＲＮＡＬ ＯＦ ＣＩ ＲＣＵＩ Ｓ ＡＮＤ ＹＳ Ｅ Ｓ Ｔ Ｓ Ｔ Ｍ
ＶＯ１１ ．５
பைடு நூலகம்
关键词 ：低功 耗 ；可调 增益 ；超 宽带 ；低 噪 声放大 器 ；Ｃ ＭＯＳ
中 图分 类 号 ｚ Ｎ７ ２３ Ｔ ２ ． 文 献 标 识 码 ：Ａ
１
引 言
随 着 社 会 的 发 展 ，今 天 人 们 对 短 距 离 无 线 传 输 的需 求 有 增 无 减 。在 现 有 的 无 线 通 信 技 术 中 ，超 宽
上 存 在 两 种 方 案 Ｊ 直 接 序 列 （ — ＤＭＡ） 和 多 带 Ｏ Ｄ ： ＤＳ Ｃ Ｆ Ｍ （ — ＤＭ ） ＭＢ ＯＦ 。ＤＳ Ｃ — ＤＭＡ 方 案 是 将 ３１ １ ．ＧＨｚ 频 带 划 分 为 高 低 两 个 频 带 ： ．～ ．ＧＨ 和 ６２ ９７ ．～ ０６ 的 ３１ ４９ ｚ ．～ ．ＧＨｚ 而 ＭＢ． ＤＭ 方 案 则 是 将 ７５ 。 ＯＦ ．ＧＨｚ 的 频 带划 分 为 １ ４个 ： 带 ，每 个 子 频 带 ５ ８ＭＨｚ 频 ２ ，数 据 在 每 个 予 频 带 上 传 输 。这 ｌ ４个 子 频 带 又 分 为 ５组 ，其 中 ， １组 是 必 需 的 ，２组 到 ５组 足 可 选 的 。第 ｌ组 子 频 带 所 在 的频 段 为 ３ １ ４８ Ｈｚ ．～ ．Ｇ ，第 ３ ５ ～ 组 子 频 带 为 ６３ １ ．ＧＨｚ ．～ ０６ 。
Ｎ Ｏ． １
Ｆ ｂｕ ｒ ， ２ ０ ｅ ｒ ａ ｙ ０１
基于CMOS工艺的超宽带低噪声放大器设计的开题报告
基于CMOS工艺的超宽带低噪声放大器设计的开题报告一、研究背景和意义超宽带（Ultra-WideBand, UWB）是近年来新兴的无线通信技术，其传输带宽一般大于20 MHz，一般以极短脉冲时间间隔传输数据。
UWB技术具有以下优越性：（1）高速传输：UWB技术的传输速度可达到数Gbps，比传统的通信技术（如WLAN、Bluetooth）快上几个数量级。
（2）高保真度：UWB技术具有极好的时域特性，可提供准确可靠的位置和距离信息，适用于高精度定位和跟踪应用。
（3）抗干扰：UWB信号是低功率、短脉冲的宽带信号，干扰产生的能量很小，因此UWB信号不容易被其他无线设备干扰。
低噪声放大器（Low-Noise Amplifier，LNA）作为UWB系统中一项重要且难以实现的关键电路，承担着接收器前端的信号放大和噪声降低的任务。
在UWB系统中，LNA的主要目标是最大限度地提高接收器的灵敏度，并提高传输速率和特征值的信噪比。
此外，LNA还需要尽可能降低功耗、占用面积和成本，以提高整个系统的性能。
基于CMOS工艺的LNA已经成为了UWB通信领域的核心研究方向。
CMOS工艺具有功耗低、占用面积小、成本低等优点，可以满足UWB通信系统对电路设计的要求。
因此，设计一种基于CMOS工艺的超宽带LNA，具有促进新一代UWB无线通信技术发展的重要意义。
二、研究内容和方法本文旨在设计一种基于CMOS工艺的超宽带LNA，并分析其性能表现。
具体研究内容和方法如下：（1）分析UWB系统的要求和LNA的设计指标，建立设计模型。
（2）根据设计模型，利用Cadence软件设计出LNA电路，并进行仿真验证。
该电路包括放大器的结构、调制方式、传输媒介和双平衡混频器（Double Balanced Mixer，DBM）的设计。
（3）根据仿真结果优化LNA电路，进一步提高其性能表现，并进行特性分析。
（4）在TSMC 65nm工艺下进行电路实现，对电路进行测试评估，比较仿真结果和实验结果，验证设计结果的准确性和性能表现。
31～106 GHz CMOS超宽带低噪声放大器设计
第１期王春华等：３．１～１０．６ＧＨｚＣＭＯＳ超宽带低噪声放大器设计７５软件完成。
最终的各项仿真结果见图５～图９。
图５是通过原理图仿真得到的Ｓ参数￥２１、Ｓｌｌ和Ｓ２２曲线，图６在完成版图验证和寄生参数提取之后通过后仿真（Ｐｏｓｔ—ｌａｙｏｕｔＳｉｍｕｌａｔｉｏｎ）得到的相应的Ｓ参数结果。
对比图５和图６不难发现，在３．１～１０．６ＧＨｚ频带内，后仿真得到的放大器正向增益Ｓ２ｌ较之前仿真结果减小了大约６ｄＢ，降到了１４士０．４ｄＢ，增益曲线仍然具有比较好的平坦度。
后仿真得到的放大器增益有所下降，特别是高频端的增益下降得比较快，是因为后仿真考虑了电路版图中存在的寄生电容等影响，并且考虑到工艺中电感Ｑ值不高这一实际情况，能比较真实的反映出电路的实际性能。
电路在３．１～１０．６ＧＨｚ频带内的输入反射系数Ｓ１ｌ、输出反射系数￥２２均小于．１０ｄＢ。
电路的反向隔离性也比较好，整个频带内Ｓ１２保持在．７５ｄＢ以下。
由图７，后仿真的噪声系数最小值为３．２ｄＢ，３．１．１０．６ＧＨｚ范围内的平均值约为５．８ｄＢ。
在高频端的噪声性能有所恶化，这与电路结构有关，凶为共栅极结构本身噪声系数比较大１１３１０本文之所以采用共栅极结构而没有采用ＬＣ无源滤波器结构【８】，是在实现超宽带的阻抗匹配和低噪声系数的折衷权衡。
后仿真结果显示电路Ｐ１ｄＢ压缩点为一３７ｄＢｍ。
图９是电路版图结果，芯片面积约为０．９５ｍｍ２（１．３ｍｍｘ０．７３ｍｍ）。
本设计的工作电压为０．８５Ｖ，电路的直流功耗为１０ｍＷ。
表１给出了本设计与近年来部分采用０．１８ＬＬｍＲＦＣＭＯＳ工艺的超宽带低噪声放大器设计的比较。
由表１可知，文献８和文献１５中电路的直流功耗虽然低于ｌＯｍＷ，但是同时它们的增益也较低，均为１０ｄＢ左右。
文献［１４】的设计功耗与本设计频率（ＧＨｚ）图７噪声系数ＮＦ图８反向隔离Ｓ１２图９放大器电路版图相当，但是增益也不高（峰值为１２ｄＢ），且带内增益曲线平坦度也不理想。
基于噪声消除技术的超宽带CMOS低噪声放大器设计
基于噪声消除技术的超宽带CMOS低噪声放大器设计马翔;金德鹏;苏历;曾烈光【期刊名称】《传感器与微系统》【年(卷),期】2011(030)011【摘要】为满足3.5 GHz单载波超宽带无线接收机的射频需求,设计了一种工作在3～4 GHz的超宽带低噪声放大器.电路采用差分输入的CMOS共栅级结构,利用MOS管跨导实现宽带输入匹配,利用电容交叉耦合结构和噪声消除技术降低噪声系数,同时提高电压增益.分析了该电路的设计原理和噪声系数,并在基于SMIC 0.18 μm CMOS射频工艺进行了设计仿真.仿真结果表明:在3～4 GHz频段内,Sn和S22均小于-10 dB,S21大于14dB,带内起伏小于0.5dB,噪声系数小于3dB；1.8V 电源电压下,静态功耗7.8mW.满足超宽带无线接收机技术指标.%In order to satisfy the demands of wireless receiver of 3. 5 GHz sole-carrier UWB communication system,an ultra-wideband 3 ~4 GHz low noise amplifier is presented. The circuit is implemented in CMOS common-gate differential structure, using capacitor cross-coupling structure and noise canceling technology to reduce the noise coefficient and boost its voltage gain. The design principle of the circuit as well as noise coefficient are analyzed. Design simulation in SMIC 0. 18 μm CMOS RF processis carried out S21 is more than 14 dB power gain and noise coefficient is less than 3 dB, with 511 and S22, less than -10 dB, while consuming 7.8 mW power under 1.8 V supply, which meets the requirements of UWB communication system.【总页数】4页(P122-124,127)【作者】马翔;金德鹏;苏历;曾烈光【作者单位】清华大学电子工程系,北京100084;清华大学电子工程系,北京100084;清华大学电子工程系,北京100084;清华大学电子工程系,北京100084【正文语种】中文【中图分类】TN402【相关文献】1.基于O.18μm工艺CMOS超宽带低噪声放大器设计 [J], 徐国明2.基于噪声消除技术的超宽带低噪声放大器设计 [J], 高雅;王宁章3.一款基于0.13μm CMOS工艺,0.1 GHz～18 GHz采用双反馈和噪声消除技术的低噪声放大器设计 [J], 梁元;张弘4.基于0.13 μm CMOS技术的超宽带低噪放大器设计 [J], 苏丽梅;郝群;马建荣5.基于3.1～10.6 GHz CMOS超宽带低噪声放大器设计 [J], 赵小荣;范洪辉;朱明放;傅中君;黄海军;陈鉴富因版权原因，仅展示原文概要，查看原文内容请购买。
采用噪声消除技术的3～5 GHz CMOS超宽带LNA设计
2002年2月,美国联邦通信委员会( FCC)为超宽带无线通信系统规划了3.1 - 10.6GHz的频谱资源,引起了全球性的研究热潮。超宽带技术具有低功耗、高数据传输速率、抗干扰性强等优点。超宽带低噪声放大器是超宽带无线接收前端系统中的第一个模块。它影响着整个系统的带宽、噪声、功耗等性能。本文设计的CMOS低噪声放大器适用于工作频段为3～5GHz的超宽带系统。文章从LNA结构的选取开始,然后进行电路分析与设计及仿真,最后对仿真结果进行分析和总结。1 超宽带LNA结构选取传统的宽带LNA的设计中,常采用分布式和平衡放大器技术。此两者为了获得较好的宽频特性和输入匹配,需要消耗较大的直流功耗。因此,不适合应用于UWB系统。目前,在超宽带LNA设计中应用较多的是带通滤波器输入匹配结构和并联电阻负反馈结构。前者拥有较大的带宽、平坦的增益和良好的噪声性能。但需要在输入端加入阶数较高的带通滤波器以展宽频带。后者通过引入电阻反馈回路,降低输入端品质因子,从而扩展频带。本文以后者为基础,采用噪声消除技术优化噪声系数。图1给出了所采用电路结构的示意图。图1中,电路的主放大部分是并联负反馈Cas2code结构。C1、C2 和C3 为片内隔直电容, Rf 为反馈电阻, Cf 为反馈回路上的隔直电容。Lg 和L1 为窄带LNA的输入匹配网络。M1 是共源结构,为主放大管,电路的噪声系数和输入匹配取决于该管。M2为共栅结构,主要作用是提供较大的反向隔离度和抑制M1 的密勒效应。L2、Rd 和Cd 采用并联结构形成低Q值负载扩展输出带宽。M3 和M4 构成源极跟随器,形成输出级。M1、M2、M3、M4 共同构成前馈噪声消除结构。图1 中省略了偏置电路, Vbias_1、Vbias_2为偏置电压。图1 低噪放电路结构示意图2 电路分析与设计2. 1 宽带输入匹配分析在图1中,除去输出缓冲器M3 管。由于M1、M2 和L1 形成的电感退化结构将输入电压转化为输出电流,故可等效成跨导为Gm 的跨导级。由此可得主放大电路的小信号等效电路,。Gm级的等效可参见文献[ 5 ]。这里将M2 看作理想电流传输器,忽略其二级效应, 以得到有意义的结论。图2中, Cgs1为M1 的栅源电容, Z4 ( s)为M4 前馈回路的输入阻抗, L2、Rd 和Cd 组成负载阻抗。Gm1为M1 的跨导。对图2中X 点的对地阻抗分析可知:其中：M4 前馈回路的输入阻抗可表示为:因此LNA的输入阻抗表达式为:由于式(9)过于复杂,故用Matlab数值分析代替表达式分析。在仿真工艺和可行的电路参数的条件下,得到图3的计算结果。可见在3～5 GHz范围内, Zin的实部非常接近50Ω,同时其虚部在4. 2 GHz附近等于0,而且Zin的幅值距离50Ω亦不远。这说明电路完成了宽带输入匹配。窄带LNA的设计可参见文献[5 ],这里仅给出晶体管尺寸和Lg、L1 的取值:M1 =M2 =320μm /0. 18μm, Lg =2. 6 nH, L1 =0. 32 nH。图2 核心电路小信号等效电路图图3 Zin的Matlab仿真结果2. 2 增益分析对图2进行分析和推导,可得到主放大电路的增益Amain ( s)的表达式:式中, Zinx ( s)是X 处的对地阻抗。为加大电路增益可采取增大等效跨导Gm ,加大负载阻抗ZL 等办法。但Gm , ZL 等参数均与频率有关,这些参数的变化会影响增益平坦度,所以设计时需折衷考虑。为了进一步提高主放大电路的增益,在输出缓冲器M3 的栅极前串联电感L3, 其增益提升原理可用图4 ( a)所示的放大器等效模型加以解释。CLoad可以看作是M3 的输入电容。图4 ( b)为模型的小信号等效电路。分析小信号等效电路的增益有:由式(12)和式( 13)可知, 电感L3 的引入达到了提高增益的目的。当L 与CLoad在ω2 处谐振时有:图4宽带LNA中的输出负载需要采用低Q 值电路。图4 (c)为输出负载,图4 ( d)为输出负载的等效电路,Cout为放大电路的输出电容。负载Q值可表示为ωRp(Cp +Cout )。使L2 与(Cp +Cout )谐振在所需要的频点(ω1 ) ,再选择合理的Rp 值,使Q值满足带宽要求即可。由式(14)和对输出负载的分析知,电路增益将出现两个峰值频点即ω1 和ω2。因此合理选择Cd 和L3 的值,可以获得良好的增益平坦度。通过仿真, 选取L2 =4. 6 nH, Rd =575Ω, Cd =5. 4 pF, L3 =715 nH。2. 3 噪声抵消分析分析图5 可知, Cascode结构的噪声电流Ini流过反馈阻抗ZF ( s) 、电感Lg 和Rs ,在M1 的栅极和M2 的漏极分别产生两个相位相近但幅度不同的噪声电压VZ, ni和VY, ni。如果通过反相放大器M4 将VZ, ni放大,通过同相放大器M3 将VY, ni放大后在输出端叠加,就可以将Ini在输出端产生的噪声电压Vout, ni减小,而输入信号将被分别放大后叠加 。VZ, ni、VY, ni和Vout, ni由式(15) (16) (17)表示:其中M3、M4 的增益为:定义等效噪声阻抗:图5 噪声消除技术原理图由于式(20)过于复杂,故用Matlab数值分析代替表达式分析。在仿真工艺和可行的电路参数的条件下,得到图6的计算结果。, Rout, ni在高频段的幅值较低,而且随着L4 的增加Rout, ni的幅值逐渐减小。因此增加L4 可以改善LNA的高频噪声性能。兼顾噪声抵消和输出匹配的要求,通过仿真,选取L4 =616 nH, Rf = 1 kΩ, Cf = 0. 9 pF,M3 = 45μm /0. 18μm,M4 =90μm /0. 18μm。图6 Rout, ni的Matlab仿真结果3 仿真结果对于本文设计的3 - 5 GHz超宽带低噪声放大器,采用SM IC 0. 18 - μm RF CMOS 工艺, 使用ADS2008进行仿真,电源电压为1. 8 V,核心电路和输出缓冲级分别消耗电流9 mA和2. 4 mA,电路总功耗约为20. 5 mW。,电路输入输出匹配良好,反向隔离度合格。图7 中,“方格”标识的曲线为L3 = 0时的S21 ,“圆圈”标识的曲线为L4补偿了高频增益损失,使最大增益从15 dB提升至18 dB,这与本文式(12) 、式(13)和式(14)的分析是一致的。对比两条噪声系数曲线知,在3. 5 - 5 GHz频段内,噪声消除技术均提供了不同程度的噪声优化,最大噪声系数从大于3 dB下降至2. 84 dB,这与本文对图6的分析是一致的。,电路在4. 5 GHz取得- 12. 9 dBm 的IIP3。表1是超宽带LNA性能参数汇总及对比。表1 性能参数汇总及对比图7 S21和噪声系数仿真结果图8 S参数仿真结果图9 输入三阶截断点仿真结果4 结论本文基于SM IC 0. 18μm RF CMOS工艺,设计了可以工作于3～5 GHz频段的超宽带低噪声放大器。对电路的输入匹配和增益进行了分析,对噪声消除技术进行了推导。仿真结果表明,该放大器在工作频带内的各项指标满足超宽带系统应用。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第14卷第4期 2015年8月江南大学学报（自然科学版）Journ al of Jiangnan University(Natural Science Edition)Vol. 14 No. 4Aug. 2015基于3.1 ~10.6 GHz CM O S超宽带低噪声放大器设计赵小荣，范洪辉，朱明放，傅中君，黄海军，陈鉴富(江苏理工学院计算机工程学院，江苏常州213001)摘要：设计了一种基于TSMC 0.18 pm CMOS工艺的高增益,低功耗共栅结构的超宽带低噪声放大器。
利用串联电阻和电感与晶体管的自身跨导共同在整个频带内实现很好的输入端匹配。
电路采用ADS2009软件仿真设计。
仿真结果表明，在1.8 V电源供电时，整个电路功耗为15.6 mW,在3.1~ 10. 6 GHz 的频带内噪声系数 NF为 1.284 5 ±0.340 5 d B,正向增益S21 为21.451 ± 1.5 d B，输入回波损耗均低于-15.14 d B,输出回波损耗低于-20. 202 dB。
关键词：低噪声放大器;超宽带；互补金属氧化物半导体;共栅结构中图分类号:TN722. 31文献标志码：A文章编号：1671 - 7147(2015)04 - 0385 - 05D e s i g n o f C M O S U l t r a-W i d e b a n d L o w N o i s e A m p l i f i e r f r o m 3.1~10.6G H zZHAO Xiaorong,FAN Honghui,ZHUMingfang,FUZhoogjun,HUANG Haijun,CHENJianfu (College of Computer Engineering,Jiangsu University of Technology,Changzhou 213001,China)Abstract： This paper presents a high gain，low-power common-gate ultra-wideband low noise amplifier based on theTSMC 0. 18 jxm CMOS technology. A series resistancc-inductance network at the source combines with the parasiticcapacitance of a transistor to form a parallel RLC input matching configuration in the common-gate input sage. Thesimulation and optimization of LNA have been done by ADS (Advanced design system) 2009. Under working voltage of1.8 V,the result show that the power consumption of the whole circuit is 15.6 m W,the namplifier is 1.284 5 ± 0. 340 5 dB, the gain is 21.451 ±1.5dB ,and the input return loss ( S11) is less than - 15. 14 dBand the output return loss (S22) is less than - 20. 202 dB in the frequency band of 3. 1〜10. 6 GHz.Key words:low noise am plifier，ultra-wideband,CMOS,common-gate美国联邦通信委员会（Federal Communications Commission,FCC)于202年定义了室内使用的超宽带频段，即3.1 ~ 10.6 GHz,频带宽度达7.5 GHz[1]。
近年来，采用3.1 ~10.6GHzUW B技术越 来越流行，尤其是在无线通信领域。
与现有的无线通信技术相比，UWB技术具有功耗低，传输速度快、抗干扰性强、低成本、多径衰减鲁棒性和安全性高等优点[23]，UW B技术越来越被广泛应用于短距离高速数据传输和军事通信应用中。
作为接收机前端的一个重要组成部分，低噪声 放大器的性能直接影响着整个接收机性能。
判断设 计的U W BLN A性能好坏，主要是看是否具有足够收稿日期：015 -01-18; 修订日期:2015 - 03 - 24。
基金项目：国家自然科学基金项目（61302124);江苏省自然科学基金项目（BK20130235);江苏省高校自然科学基金项目（13K JB50006);江苏理工学院校青年基金项目（KYY13030);广西高校重点实验室项目（GXSCIIP201408)。
作者简介:赵小荣（1980—），男，江苏兴化人，讲师，工学硕士。
主要从事模拟与射频集成电路设计研究。
Email ：zhaoxr432698@ sina. com386江南大学学报（自然科学版)第14卷，良好的度，良好的 度，定度，低电 电，，良好的线性度和理想的（noise factor ,NF )。
要求从不UWBLNA 设计 了 []。
在U W BLN A 设计中，和 设计 重要。
至今，人 了多种CMOS 技术和。
如：传统的，技术，电流复用技术，技术，带通技术等。
(Common -Gate , CG ))实现， 的线性度，更小的和：的 度 ，C G 结构在U W B L N A 中的应用变得越来越流行。
然而，CG样存在电压和的缺点。
为了解决问题，文中设计了新的电路以降低电路，采用两级形式解决C G 结电压 的问题，其中电路的第二级采用了共源（Common -Source , CS )结构提高电路的增益。
文中的UW BLNA ; 采用C G 型，通过电阻、电感和电容实现电路的，利用电流复用技术降 电路的功率，第二级采用CS型高电路的。
运用TSMC 0.18 pm CMOS 工艺设计完成。
I 电路设计与分析I I 电路分析的灵敏度主要由L N A 的 和功率决定。
L N A 的 显著了接的。
对于多级而言，其系数可以用以下公式表示[4]:(N F 3-I )(NF …-1) …Gl G 2…Gn _- y J其中：N F 为整个低噪声放大器的噪声系数;NF …为的 主要取决于电路的第一级的。
所以，在进行电路设计时，第一级的设计重要。
对于C G 结构的而言，由于共棚的实晶体管的倒数，该值在较的频带范围内可以定的实部，所以C G 结构在超宽带中得到广 用。
普通C G 型结图1(a )所示，在频率比较高时，晶体管源级进去的输人阻抗可以表示为1 +^…1 ~ g »1 gm 1 r0 g m1:m1为晶体管M 1的跨导；0为晶体管M 1的 电。
通过选择合适的晶体管宽长比和偏置电流设 置“的大小，C G 型结构放大器能够很好地实现与 50 0的 q CG利用可以实现很宽的，但是为了满的，只能设计为固定值（通常为20 mS )。
随着频率 的变化，跨导也会变化。
C G 型电压增益和噪声系数都会随&的变化而变化。
电压增 益与成正比，噪声系数与“成反比。
为了减小 变化对 和 ，提出了如图1(b )所示电路，同时利用圪，4和Q 实现输人端的匹配。
(a )传统的共栅型低噪声 （b )文中设计的输入阻抗放大器电路拓扑结构 匹配电路拓扑结构图1 共栅拓朴结构第 H •级放大器的噪声系数；G 1，G2 …Gq -分别为第 1， Fig. 1 Structure of the CG LNA topologies2〜zi -1级功率。
由式（1)可知，多级电路图2是图1(b )的小信号等效电路图。
图2 图1(b )电路的小信号等效模型Fig. 2 Equivalent small signal model of the circuitin Fig. 1(b)第4期赵小荣，等：基于3.1 ~ 10.6 GHz CMOS超宽带低噪声放大器设计387图2(a)可以通过电路的串并联转换变为图2(b)，这时电路的 可以表示当K > 1时，电路无条件稳定。
12电路设计= [(jwL//Rp)//^—]//!\ + Z'L()5p J(〇C1+g m10其中，Cg s为晶体管札的的等效寄生电容。
当L= c g s时， 可以表示样“1就不再需要固定为20ms 了，只要Rp 值 适当的调整，便可以降低由于“1的变化对与 的 。
从而实现的 ，降低第一级的噪声系数。
电路可以通过改变R的值实 现 回波损耗与电路 和噪声之间的 。
电路的稳定度是设计 的 ，电路 定容易形成电路的自 。
稳定度是 定的指标，具体可用以下公式表示：K =1 _2 I S1S2I4I2(5）4S12S21(6）由于单级C G结构放大器不能提供足够的增益，因此文中所设计的UWB CG-L N A采用多级结Q U W B LN A电路如图3所示。
第一级晶体管构采用C G输人，通过对L s，R s以及晶体管W/L(可以通过改变W/L的值实现改变晶体管的跨导）值的设置能很好实现了 ；第二级晶体管12采用共源（Common-Source,CS)结构实现了增益的提高。
电感LIl和Lg、电容Cg和电阻R d实现了C G级与C S级之间级间 。
另外电容C g作为理想的耦合电容可以降低级间噪声，通过加人R l，l和Lc可以提高第二级C S电路的增益。
当电感L d、晶体管M1的寄生电容与晶体管的源极在3.1 G H z时产生并联谐振，电感Lc和晶体管M3的栅源电容Cg s在10.6 G H z产生谐振时， 可以在3.1~10.6GHz频带内保持理想的增益平坦度。
晶体管M1和M2之间采用了电流复用技术，度降低电路。
TSMC_CM018RF_NMOS Type=1.8 VLength=0.18 \\x nWidth=80 JimTSMC一CM018RF一NMOSM3Type= 1.8V_nomLength=0.18 pmWidth=60 \x m图3 UW BLNA电路F i g. 3 Sch e m ati c of t h e propo se d UWB LNA2仿真结果与分析文中设计UWB L N A采用T SM C0.18pm RF CMOS工艺完成，电路通过ADS2009仿真，21与S1的仿真曲线如图4所示，…与S22的仿真曲线如图5 所示。