多功能数字计时器设计报告
精心整理
电工电子 综合实验报告
1. 2. 3. 4. 4.14.24.34.44.55.6.附加电路--起停电路 7.实验感想 8.附录 8.1元件清单
8.2芯片引脚图和功能表
9.参考文献
1．实验内容简介
本设计采用中小规模集成电路，要求设计一个数字计时器，可以完成0分00秒到9分59秒得计时功能，并在控制电路的作用下具有开机清零，快速校分，整点报时功能。
2
1
2
3
），9分
4
5.
6
7
用动态显示等。
3．电路原理简介
数字计时器由计时电路、译码显示电路、脉冲发生电路、校分电路、清零电路和报时电路这几部分组成。其原理框图如下：
4．单元电路设计
一．秒信号发生器
秒信号发生器提供计时电路的时钟并为报时电路提供驱动信号。为提供较为精确的秒脉冲信号，采用32768Hz的石英晶体多谐振荡器作为脉冲信号源。分频器CD4060最高可实现214分频，即最低频率端Q14的脉冲信号频率为2Hz，因此增加一个D触发器实现的倍频器来产生1Hz的秒脉冲信号。将D触发器的Q端与D端扭接在
1KHz，
2KHz
）的EN
的跳
和2Q3
作
实现。
显示电路采用三片CD4511显示译码器和三个七段共阴显示字，电路从0分00秒计到9分59秒，译码显示电路用三片四线七线译码器CD4511进行译码，而采用共阴极七段LED数码管进行循环显示。CD4511的输入接到相应计数器的输出，而它的输出端与数码管的相应端相连，数码管通过300的电阻接地。
三．开机清零电路
该电路具有开机清零和控制清零功能。其中秒个位和分位的清零端即CC4518的管脚7和15（高电平有效）接在第一个非门之后，秒十位74LS161的清零端即管脚1（低电平有效）接在第二个非门之后。刚开机时，由于电容上的电压不能突变，电容两端为低电平，经过第一个非门输出高电平，接到CC4518的管脚7和15，实现秒个位和分位的清零。在经过第二个非门输出低电平，接到74LS161的管脚1，实现秒
4518
2被选通，“0”
用需要报时的时刻所对应的计数器的输出作为触发信号来驱动蜂鸣器报时，因为需要在9分53秒、9分55秒、9分57秒各报出一个低音，在9分59秒报出一个高音。具体设计过程如下：
将各时刻各位对应的二进制码作如下图的比较：
1．将秒个位的3（0011）、
5
（01013） 2．将和号。
32KHz 4．将56 根据得在置数输入端预置的0111置数至D Q C Q B Q A Q 端，由C Q 端与1Hz 求与后输入秒个位的CP 端，正常计数。直至7分57秒，“1”信号输入～LOAD ，74161在1Hz 的脉冲信号下，0111，1000，1001，1010，1011计数，C Q 端输出“0”信号，1Hz 的信号无法进入秒个位的信号端，正好五秒的等待，C Q 端重新输出为“1”。完成自动起停功能。 7．实验感想
这种综合实验不同于书本知识的学习，不仅需要较强的相关专业知识，同时也需要较强的动手能力，前期也需要很多的准备工作。通过本次实验，我加深了对课本知识的理解，曾强了动手能力，最重要的是本次实验动手连接电路时，电路管脚较多，总体比较复杂，培养了我严谨的科学研究实验素养和坚韧耐心的品质。由于电路较复杂，总会有或多或少的小问题，需要静下心来慢慢分析来找出错误，如果