Allegro创建测试点

合集下载

Allegro操作说明(中文) Word 文档

Allegro操作说明(中文) Word 文档

26、非电气引脚零件的制作1、建圆形钻孔:(1)、parameter:没有电器属性(non-plated)(2)、layer:只需要设置顶层和底层的regular pad,中间层以及阻焊层和加焊层都是null。

注意:regular pad要比drill hole大一点27、Allegro建立电路板板框步骤:1、设置绘图区参数,包括单位,大小。

2、定义outline区域3、定义route keepin区域(可使用Z-copy操作)4、定义package keepin区域5、添加定位孔28、Allegro定义层叠结构对于最简单的四层板,只需要添加电源层和底层,步骤如下:1、Setup –> cross-section2、添加层,电源层和地层都要设置为plane,同时还要在电气层之间加入电介质,一般为FR-43、指定电源层和地层都为负片(negtive)4、设置完成可以再Visibility看到多出了两层:GND和POWER5、铺铜(可以放到布局后再做)6、z-copy –> find面板选shape(因为铺铜是shape)–> option面板的copy to class/subclass选择ETCH/GND(注意选择create dynamic shape)完成GND层覆铜7、相同的方法完成POWER层覆铜Allegro生成网表1、重新生成索引编号:tools –> annotate2、DRC检查:tools –> Design Rules Check,查看session log。

3、生成网表:tools –> create netlist,产生的网表会保存到allegro文件夹,可以看一下session log内容。

29、Allegro导入网表1、file –> import –> logic –> design entry CIS(这里有一些选项可以设置导入网表对当前设计的影响)2、选择网表路径,在allegro文件夹。

Allegro软件操作技巧

Allegro软件操作技巧

8
Allegro 软件操作技巧-lingling1350@
3) 开启 stroke 右键功能,并可在 toolsutilitiesstroke editor 中编 辑右键功能快捷键。
4
17、script 录像机:filescript
9
Allegro 软件操作技巧-lingling1350@
5
Allegro 软件操作技巧-lingling1350@
2) (如上右图,其它操作同前) 3)上两步得到的网络列表分别拷到《U_管脚调整》表中。
再做成 lis 文件。
14、让两孔间的线等间距:ROUTE---RESIZE/RESPACE---SPREAD BETWEEN VOIDS。 对于两孔间有多跟线的情况同样适用。当然假如所有的线都用这种方法等间 距的话必然很费时, 修线时可以把格点改大、采用偶数小格点的方法就很容易让 两根线等间距了。 15、添加测试点 分为自动添加和手动添加两种,关键在于参数设置。 1) 自动添加
要的器件,再单击右键,Done在刚刚框选的某一个器件上按中键,框选 的器件闪动表示已选中,在 BRD 文件中高亮显示。 19、画 ANTICH 线 手动画 ROUTE KI 和 ANTICH 线的话既麻烦又难以做得准确。 ROUTE KI 和 ANTICH 都是沿着板框走的,利用 Z-COPY 的功能可以取得意想不到的效果。 ROUTE KI 就不用说了,直接 Z-COPY 就搞定了,这里只介绍快速画 ANTICH 的方法。 1)画 ANTICH:EDITZ-COPY设置 OPTIONS 参数(如下图 a)单击 ROUTE KI(offset 填 15,理由后面再说) 2)把铜变成线:SHAPEDECOMPOSE SHAPE单击刚才生成的铜。不过这个 DECOMPOSE SHAPE 命令 16 版本以上才有,对于 16 版本以下的,可以用 XTOOLS, 如下图 b。

Allegro DFM Ravel Rule工具使用指导书

Allegro DFM Ravel Rule工具使用指导书

Allegro DFM Ravel Rule工具使用指导书Allegro任何一个版本都支持DFM Ravel Rule检查,即便是166的版本打开后的界面如下所示可以检查项目测试点,阻焊,走线,丝印,过孔,milling,装配,outline相关的DFM检查可以让违反规则的设计处以DRC的形式报出来避免加工问题首先介绍如何打开这个工具1.软件在默认的情况下是无法打开这个工具,需要添加一个用户环境变量如下图DFM_RAV_PATHD:\Cadence\SPB_16.6\share\pcb\dfm_ravel这是软件安装路径2.切换was performance editor3.打开DFM RAVEL界面工具就启动成功了工具同时支持调入一个设置好的规则,点击Rule调入规则Clear CM可以清除已经设置好的规则Testpoint pad to outline检查1.打开DFM Ravel Rules GUI ,下面的规则每个都可以单独设置,需要哪个把哪个的值设置好,然后勾选起来就好了默认的值是50mil,可以按照自己的要求调整这个数值3.设置bottom层测试点via pad 到板边的距离5.设置bottom层通孔pin测试点到板边的距离7.设置bottom层表贴盘测试点到板边的距离丝印文字到测试点pad间距检查下面介绍丝印到测试点pad间距检查1.设置top层丝印文字到孔属性测试点间距,默认值是1mil,可以自己修改这个值2.设置bottom层丝印文字到孔属性测试点间距3.设置top层丝印文字到通孔pin属性测试点间距5.设置top层丝印文字到表贴pin属性测试点间距丝印线到测试点pad间距检查下面介绍丝印线到测试点pad间距检查1.设置top层丝印线到孔属性测试点间距,默认值是1mil,可以自己修改这个值2.设置bottom层丝印线到孔属性测试点间距4.设置bottom层丝印线到通孔pin属性测试点间距6.设置bottom层丝印线到表贴pin属性测试点间距测试点缺少阻焊开窗检查下面介绍测试点缺少阻焊开窗检查1.打开top层孔属性测试点缺少开窗DRC,无需设置数值,只是打开这个开关2.打开bottom层孔属性测试点缺少开窗DRC3.打开top层通孔pin属性测试点缺少开窗DRC5.打开top层表贴pin属性测试点缺少开窗DRC阻焊检查打开阻焊检查选项这里只支持检查阻焊到板边的检查1.设置top层阻焊到板边的值,默认是75mil,可以按照需求修改这个值2.设置bottom层阻焊到板边的值盲埋孔缺失盘检查下面介绍盲埋孔缺失盘检查打开这个开关,任何盲埋孔经过的层面只要丢失了pad就会报出DRC检查PAD 90度出线下面介绍PAD 90度出线检查1.检查top层走线出PAD 90度的地方,无需设置数值,只需要打开这个开关,任何出线90度的地方都会以DRC形式报出来2.检查bottom层走线出PAD 90度的地方PAD到板边间距检查下面介绍PAD到板边间距检查1.设置过孔pad到板边的距离,默认值是80mil,可以根据需要调整这个数值2.设置通孔pin pad到板边的距离3.设置top层表贴pad到板边的距离4.设置bottom层表贴pad到板边的距离走线到板边间距检查下面介绍走线到板边间距检查只有一个选项,默认值是100mil,可以根据需要改成想要的值单点网络检查下面介绍单点网络的检查1.检查通孔pin单点网络,无需设置值,只需要打开这个开关,如果存在单点的pin,就会以DRC的形式报出来2.检查表贴pin单点网络丝印文字到PAD 间距检查下面介绍丝印文字到pad的间距检查1.检查top层丝印文字到过孔间距,默认值是1mil,可以根据需要更改这个数值2.检查bottom层丝印文字到过孔间距3.检查top层丝印文字到通孔pin间距4.检查bottom层丝印文字到通孔pin间距5.检查top层丝印文字到表贴pin间距6.检查top层丝印文字到表贴pin间距丝印线段到亮铜PAD间距检查下面介绍丝印线段到亮铜PAD间距检查1.检查top层过孔到丝印线段的间距,默认值是1mil,可以根据需要调整这个数值2.检查bottom层过孔到丝印线段的间距3.检查top层通孔pin到丝印线段的间距4.检查bottom层通孔pin到丝印线段的间距5.检查top层表贴pad到丝印线段的间距6.检查bottom层表贴pad到丝印线段的间距丝印文字到亮铜PAD间距检查下面介绍丝印文字到亮铜PAD间距检查7.检查top层过孔到丝印文字的间距,默认值是1mil,可以根据需要调整这个数值8.检查bottom层过孔到丝印文字的间距9.检查top层通孔pin到丝印文字的间距11.检查top层表贴pad到丝印文字的间距丝印线段到PAD 间距检查下面介绍丝印线段到pad的间距检查7.检查top层丝印线段到过孔间距,默认值是1mil,可以根据需要更改这个数值8.检查bottom层丝印线段到过孔间距10.检查bottom层丝印线段到通孔pin间距12.检查top层丝印线段到表贴pin间距丝印孤立线段最小长度检查下面介绍丝印孤立线段最小长度检查1.检查top层丝印孤立线段最小长度,默认值是100mil,可以根据需要调整到需要的值2.检查bottom层丝印孤立线段最小长度丝印文字最小高度检查下面介绍丝印文字最小高度检查1.检查top层丝印文字最小高度,默认值是30mil,可以根据需要调整到需要的值2.检查bottom层丝印文字最小高度盲埋孔最大钻孔深度检查下面介绍盲埋孔最大钻孔深度检查设置盲埋孔最大深度,默认值是3mil,可以根据需要设置需要的值开窗到板边间距检查下面介绍开窗到板边间距检查只有一个设置,默认值是200mil,可以根据调整到需要的值Pad到器件的距离检查下面介绍Pad到器件距离的检查1.检查top层表贴Pin到器件的距离,默认值是125mil,可以根据需要调整成需要的值3.设置top层通孔pin到器件的距离板外异物检查下面介绍板外异物检查只有一个选项,只要距离板框1000mil就会报错,这个值可以根据需求调整。

allegro使用技巧

allegro使用技巧

为了便于大家察看pcb 版,我将Allegro 中遇到的一些细微的东西在此跟大家分享:1、焊盘空心、实心的显示经常每个人都有自己视觉的习惯,有些人习惯空心焊盘而有些人则习惯实心的,当面对的板子和你自己的习惯矛盾时,可以用以下的方法来改变:在菜单中选SetupÆDrawing Options….,会弹出一个对话框:在Display 下的Filled pad 前面打勾,显示的就是实心焊盘,反之就是空心的。

在16.3中则在display菜单下参数设置,display选项卡中2、Highlight这个如果没有设定好的话,当我们高亮一个网络或者零件的时候,显示为虚线条,这样当放大屏幕的时候很难看清点亮的东西。

没有设定好的话,当我们高亮一个网络或者零件的时候,显示为虚线条,这样当缩小屏幕的时候很难看清点亮的东西。

按照如下的方法可以加以设定:在菜单中选SetupÆUser Preferences…,点选Display,在右侧的Display_nohilitefont 前面打勾,则高亮的物体显示为实心颜色,否则为虚线。

这一点实际做一下对比就可以体会到。

3、显示平面层花盘这点跟第1 点类似,在图一中的Thermal pads 中打勾即可;另外要想显示钻孔,只需选中Display drill holes。

4、DRC 显示为填充以及改变大小显示填充:同样在图二的对话框中,选中右侧Display_drcfill 即显示填充的drc,否则为空心。

改变大小:在参数设置中显示的对话框中点开drc 则出现对话框:我们就可以更改drc 的大小,或者开、关drc。

5、改变光标的形状(大十字、小十字等)用惯PowerPCB 的人可能比较习惯光标是大十字,充满整个屏幕,可以作如下设定:在图二中,选中左侧Ui,在右侧Pcb_cursor 的下拉菜单中选不同的项,则可以实现不同的设定,其中Cross 是小光标,infinite 是大光标。

Cadence Allegro 中文简易手册说明书

Cadence Allegro 中文简易手册说明书

Cadence Allegro简易手册Allegro PCB Layout SystemLab Manual.CHAPTER 1 熟悉环境在开始前请将范例复制到您的工作路径下如:<在安装路径下>\share\pcb\selfstudy\user1 Æ c:\allegroclass\user1启动程序开始Æ程序集ÆCadenceÆPCB systemÆAllegro(电路板工具)开始Æ程序集ÆCadenceÆPCB systemÆPad Designer(焊点编辑)开启旧档选 FILE/OPEN 请开启 C:\AllegroClass\User1\Cds_Routed.brd档如果选了Change Dir 则会将现有路径C:\AllegroClass\User1变成你的内定工作路径认识你的工作窗口有指令区menu bar图标区icon ribbon控制盘control panel工作区design window状态区status window命令区console window.若想自定窗口位置customize 则选View-Customization / Display可设左侧control panel 所放的新位置为浮动式undocked贴左侧Docked_left贴右侧Docked_right(系统值)View / customization / toolbar 则设定控制图标区显示效果项目…显示缩放Zoom by Point Æ显示框选区以左键框二点Zoom fit Æ显示资料全区Zoom in Æ放大比例Zoom out Æ缩小比例Zoom world Æ显示整个工作区Zoom center Æ光标点为下个屏幕中心按Ctrl键配合按着的鼠标右键画w即可Zoom fit.若画Z即可Zoom in画面平移PAN1.利用方向键可平移2.三键鼠标则按中间键即可动态平移.若为二键鼠标则为右键+shift显示项目控制在右侧的控制盘中有visibility 项目来控制显出的对象打勾者代表要显示详细的设定则用指令Setup-color/Visibility而这些对象分成群组 Group级Class次级 Subclass在此可控制图层及各项目的显示与否,我们顺便试一下如何录script1选File-Script指令,键入文件名为colors(勿按Enter键),再点选Record记录2 选Color/Visibility指令,如果要全关选右上角的Global Visibility将值改为All Invisible确定后选套用Apply.这样会关所有显示项目3 选群组中的Components,找到Class里的Ref Des请把它底下的Assembly_top 方框勾选起来表示开启其显示4 选群组中的Geometry把它Board Geometry里的OUTLINE打开, 也把Package Geometry里的Assembly_top 打开5 选群组中的Stack-up,把TOP和BOTTOM的Pin.Via.DRC.Etch打开.而GND及VCC只开DRC.ANTI ETCH如果要设新颜色请在下方色盘Palette中选要用的新颜色,再将它点到要修改项目的色块上就可改过来了6 停止script录制选 File-Script-Stop.先前的层面及颜色设定都会被存在colors.scr中.此colors.scr是一个文字文件,可用一般的文字编辑程序或File-File Viewer加以编辑如果要测试script,请先用All Invisible全关所有显示,再到下方命令列中输入replay colors就会看到程序把先前的设定重跑一次,而显示也回来了标示亮度Highlight将特定对象标示亮度以图形效果显示其特异性如以要找一颗U3的零件为例:1先Zoom in2选标示亮度Display Æ Highlight或其图示3在右侧选高亮度的颜色4选Control panel 中的Find 页面5在Find by name 后net改成symbol (因为是找零件)6点Move键找到U3 (敲入U3 U* 按Tab键)按Apply OK7光标移至右下角全图显示区按右键选Find Next 即可将此对象显示于画面中央控制可被选取对象在编辑对象如:移动复制删除之前须选到所要的对象所以选取对象等的控制会影响后续的动作流程以移动U4的零件及移动U4零件名称RefDes为例1Zoom in到U4附近(在左上角)2选Edit Æ Move指令3选右侧的Find页面4在Find的页面中选全选ALL ON5点 U4的字符串部份你会看到U4会被抓到游标上而你正在移动U4这颗零件(因为symbol有被选取)6选右键中的OOP取消移动U4的动作7在Find页面中选全关ALL OFF 只选Text项目8再选U4字符串部份只有U4字符串被抓起像在调文字面的位置所以跟选择项目很有关系9取消检查数据项利用Display Æ Element 或其图标检查对象内容1先Zoom in2选Display Æ Element或图示3在Find中选ALL ON4随点选对象的不同会显示其相关的资料CHAPTER 2零件的整备本阶段要试建一颗14PIN DIP 零件零件的组成有焊点 PADSACK零件Package symbol每一个接脚PIN及孔Via皆视为一焊点PADSTACK如以60-38为例进入程序开始Æ程序集Æ cadence Æ PCB Systems Æ PAD Designer改种类为贯孔Through单位为mil精确值为1 (小数后1位)焊点在每一铜箔层皆要有一般点regular PAD梅花瓣Thermal-relief PAD挖开点Anti-PAD的三种效果1选Layer 页面2点选Begin Layer3在一般点项目设形状为Circle width为60height为604在梅花瓣设形状为circle值为80Flash项目为TR805在挖开点设形状为circle值为80由于其它层设定相仿可点左侧Bgn按右键copy复制6点internal 的左侧按右键选右键paste即可贴入不须重key in7以同样方法贴到END层8在SOLDERMASK_TOP层的Regular PAD设circle大小为709一样复制到SOLDERMASK_BOTTOM钻孔定义如果定为Through-Hole焊点须定孔径及钻孔符号在Drill Hole 项目中定Plate Type 为Plated (孔壁镀铜)孔径38. Drill symbol的Figure为钻孔符号效果Character为标示字符串Width height为符号的宽及高储存焊点选File Æ Save as 存到 C:\allegroclass \ user1 档名为 60C38d.PAD实体零件的建立建立实体零件的格式不同所以须进入零件建立模式下1File / New 在DRAWING NAME中敲入新零件名如DIP14并在DRAWING TYPE中选PACKAGE SYMBOL2设作图环境选SETUP – DRAWING SIZE在Move Origin项目中的XY各敲入5000使原点调整至适当位置3加入焊点选ADD PIN或其图示并右侧OPTION项目中敲入焊点60S38D后按Tab键状态列会显示出Using ‘ 60S38D.PAD’4光标移至状态列点选后敲入x 0 0会把第一接点放到原点 00的位置上(x须为小写)窗口缩放到PIN1附近5在右侧OPTION中改焊点为60C38D后按Tab键在Y的Qty项目中输入6 6在状态列输x 0 100则会放入向下距100mil的27接点7把Y项目的Qty改7个次序order改up8状态列输入x 300 –600会放入第8PIN到14PIN之焊点但是其脚号仍位于焊点左侧可按右键之OOP取消9将OPTION中的OFFSET值由-100改为100 (表右边100mil处)于状态列输入x 300 -60010完成按右键中的DONE文字面绘制 SILKSCREEN要调整格点大小时请以SETUP /GRIDS将NON-ETCH的X Y值键入25表文字面绘制格点为251选ADD/LINE2将右侧OPTION选为Package Geometry下的SILKSCREEN_TOP设画线角度等3画上文字面的矩形框组装外型绘制Assembly outline (可省略)同文字面之动作但层面为Package Geometry下的Assembly-Top设文字面之零件名称及零件号1选Layout_Label Æ Ref Des或其图示2图面为 refDes下的Assembly_Top3点选放零件名称的好位置(须在Assembly outline中)4键入名称如U* (请先注意右侧的字体基准点角度)5选Layout_Label中Æ Device6选适当的位置后键入 dev type后按右键的DONE绘制零件限制区Package boundary (可省略自动抓)定义零件高度(需要有Package boundary才可定义)1Setup-Area-Package Boundry Height层面为Package Geometry下的Place_Bound_Top2点先前建的Package Boundry 区域3输入高度值如180若没设则以Drawing option下的symbol Height为其内定高度值存零件文件(两者都要存)1选File Æ Create Symbol存成可放到PCB上的.PSM檔2选File Æ SAVE存成供以后修改的图形.DRA檔以自动程序建零件利用Symbol Wizard填入参数自动建零件1、File /New后在Drawing Name键入名称如dip16在Drawing type选PackageSymbol [Wizard] 后选OK2选Package Type为dip后点Next (选零件包装)3套用CADENDCE规划选Default Cadence Supplied template套用其它零件则选Custom template后选.Dra档套入后选Next4设定使用的公英制准确位数及名称前字符串prefix5依不同零件外形设定其参数如脚数Number of Pins脚距LeadPitch行距Terminal row spacing文字面的宽及长Width&Length)6选套用的焊点(一般焊点及第一脚)7定零件原点为中心center of body或第一脚pin1 of symbol及是否另存.PSM檔8选Finish 即OKCHAPTER 3板框绘制板框在Allegro中属于特殊的Mechanical Symbol板框为电路板的外形尺寸,其来源可由手工绘入.,键坐标输入画成.如果有Option 接口的话可由AUTOCAD转入DXF或Pro-Engineer的IDF.键坐标画图框1选File一New,在檔名Drawing Name中敲入如cds_outline.请注意格式务必改成Mechanical Symbol后按OK2设绘图区选Setup一Drawing Size.将图区Size设成A.并把DRAW Extent改设成Left X与Lower Y在设原点偏移量.Width 与Height设工作区大小设工作格点选Setup一Grids.将Non-Etch的格点设为25后按OK画板框选Add一Line.注意层面须改成BOARD GEOMETRY/OUTLINE.请输入x 0 200iy 2300ix 4000iy –2300ix –100iy –200ix –3700iy 200x 0 200 完毕按右键下的Done定工具孔Tooling Hole选指令Add Pin在右侧的Padstack中输入hole109再按Tab键.请在命令列输入x 100 300x 100 2400x 3900 2400 完毕按Done 结束标尺寸Dimension利用Dimension linear指令,层面会自跳到BOARD GEOMETRY下的DIMENSION.点选被测线段就可拖出其尺寸标注线放上.倒角Chamfer如果画的板框有直角要倒角,可用指令Edit一Chamfer.在右侧Options中TrimSegment的First栏设50.表示未倒角的两边线段长为50mil.试着点要倒角的第一段线,再点它的垂直线,就可做出倒角效果来设走线及摆零件区1先Zoom in到图框的左下角,2选Setup一Area一Route Keepin(走线区)在板框内的50mil(二个格点)内画出其布线限制区.(会在ROUTE KEEPIN下的ALL.)3选Setup一Area一Package Keepin(摆零件)画出相同的限制区设禁止摆零件及走线区选Setup一Area一Route Keepout(走线)画上不能走线的范围,其显示为一填满区.试画过后请Edit一Delete删除(在Find中要勾Shape),否则稍后可布线区域可能不够.其它如ViaKeepout则为禁打贯孔区存板框檔1选File一Create Symbol设入档名如cds_outline后选Save会存成cds_outline.bsm的Board Symbol 檔.2再选File一Save存成cds_outline.dra的图形文件.建立环境档Master Design File (.brd)环境档通常是只先放入板框而未含有逻辑数据的作图文件.利用它把大家讨论过认证的Geometry先设好的存在图档上.达到统一作图环境的目的.当成公司内的标准档.1选File一New,在檔名Drawing Name中敲入如cds_master.请注意格式为Layout 后按OK2设绘图区选Setup一Drawing Size.将图区Size设成B.,小数后位数Accuracy设成2.并把DRAW Extent的Left X设成-5000 ,Lower Y设成-5000完成按OK3放入板框零件,选Place一By Symbol一Mechanical,先点Library键才会列出各Mechanical Symbol,选先前建的cds_outline后按OK键准备放到图上4在命令列敲入x 0 0 ,放到图上(0,0)点.完毕按Done加图框Format Symbols如果要加上图框或其它注意事项宣告1Place一By Symbol 一Format, 先点Library键使列出各Format Symbol.如果点选Asizeh.表示要挂上A Size 横向的图框2利用光标把图框放至工作区上(请并确定板框数据含于图框范围内)3按右键选Next选到Note这个Symbol4请放在图框内板框外的适当区域中预放零件如果有特定的零件位置或固定的某几颗零件如connector.switch.等等.可以先摆到板上1选Place一By Symbol一Package.点Library使列出各实体零件.请选其中的conn140后按OK2在命令列输入x 3775 -200后按Done摆到图上设颜色1进到Color/Visibility中设定显示项目或其颜色.如果先前已存有Script 文件请Replay控制图形效果,请在命令列输入 replay colors层数设定Cross SectionAllegro内定的板层为二层板(指二个电气层).您如果是多层板则必须先宣告其层面结构.如层数.材质.用途.Subclass name.正负底片效果等.而其材质的种类及特性定义在<cds ins dir>/share/pcb/text/materials.dat檔中1选Setup一Cross Section点FR-4层名左侧的Edit后选Insert新增,则在原层之上会加入一个新的FR-4层.请总共新加入8层,因为我们待会要宣告此板为六层板,加上五层FR-4介质层及二层原有的空气层全部为13层.2点选第二个FR-4层准备把改设为内层的GND.请点其材质Material项目改设为铜箔Copper,将层面特性Layer Type改选成Plane,而Etch Subclass name取名成GND.最后把其底片效果由念Positive改为Negative表示此层为负片.3最后设定完成如下.表示此板为47.2mil厚的六层板.如果要删层则点选那一层其左侧的Edit键后按右键选删除Delete即可存环境档宣告完毕要存成环境档,请用File-Save As另存新档设入档名为cds_master1.brd 存入.通常Allegro的环境档可统一放在<course inst dir>/allegro/project1/worklib/esdesign/physical路径下CHAPTER 4加载联机关系与设定规范载入联机关系Load the Netlist联机关后档是一个由线路图程序所产生的文字文件netlist目的在交代零件(外型名称)及联机关系(接点及讯号名).要是零件需要作功能互换(gate swap或pin swap)则需另定零件宣告文件device file.如果有同类型但不同名零件可用对应文件map file宣告其对应不需每颗皆定义.以ORCAD为例,再执行完ERC电器检查后.即可执行其Tools-Netlist将线路图档转出联机关系档,其格式请选用others页面里的Allegro.就可把整份图转成一个联机档 .net或.txt零件若是在布线时会做swap的联机交换则须为零件定义其Device file 以宣告其零件之脚数闸数等到时:7400会对应7400.TXT套入宣告如果二者名称不同可以devices.map档宣告其对应性.以下devices.map为例零件7400会对应到74abcd.txt的device檔而非7400.txt如果要零件宣告文件device file,新版的ORCAD 9.x可用指令Accessories-Allergo Netlist自动产生各零件的device file.不需手动以文字编辑程序逐一编写载入联机 Import Logic1. 选File/Import Logic定来源格式Logic Type为Third party.2. 来源档案 Import From 点选后再选Browse键选文字联机文件的3rdparty.txt.3. 是否替换新零件Replace changed component.设Always4. 是否允许拆原有布线Allow etch removed during eco依情况而定5. 设定转联机关系时取代原图上的逻辑数据supersede All logical.6. 要加载联机成为电路板文件选加载Import.设计规范Allegro的设计规范是在定义设计过程中的条件限制,这些条件的设定是用来作为设计时安全检查的标准.例如我们可以定义层数,各层的规范,特殊讯号的限制条件如线宽间距打贯孔数,或特定区域条件等等,以配合电器或机构考量.而且宣告过的规范存在图档上,可避免以后布线时因考量因素众多而疏漏所造成需重修的情况.设定内定设计规则内定设计规则是给图文件中未经特定宣告的任意讯号(一般线)所套用进入Setup-Constraints请点选内定标准值Default Value设定其线到线,线到点,点到点,线宽,套用的贯孔等设定其它的设计规则在一份图档上有些特殊的线有其不同的规则相对于先前定的内定标准值如CLOCK讯号它的间距如为10 mil不同于先前内定的 5 mil.其步骤为定RULE SET请点选SPACING RULE SET下的SET V ALUE.在DELETE后的空白处输入 10 MIL SPACE后点选加入键加入新的RULE SET.随后输入其各间距的值再按OK键确定宣告相关讯号选ATTACH PROPERTY -NET,选右侧的FIND点选下方的FIND BY NAME切换成NET后再输入CLK2.程序跳出其PROPERTY画面请选NET-SPACING-TYPE, 在其V ALUE中输入其组别名称如CLOCK后按APPLY确定讯号套上RULE SET选在SPACING RULE SET中的ASSIGMENT TABLE设定各个RULE SET之间的规范如CLOCK与NO_TYPE指先前订的CLOCK(本例中只有CLK2)与一般讯号NO_TYPE所套用的间距值为10 MIL SPACE设定实体规范在实体规范PHYSICAL RULE SET中选其SET V ALUE键,在DELETE后的空白处输入10 MIL LINE 后点选加入ADD键,建立新的PHYSICAL SET.随后输入其允许最小线宽MIN LINE WIDTH,缩线后最小线宽,最大线宽,是否形走线,套用的贯孔焊点为何等等.,结束按宣告相关讯号选ATTACH PROPERTY-NET,选右侧的FIND点选下方的FIND BY NAME切换成NET后再输入REF.程序跳出其PROPERTY画面请选NET-PHYSICAL_TYPE在其V ALUE中输入其组别名称如ANALOG后按APPLY确定讯号套上RULE SET选在PHYSICAL RULE SET中的ASSIGMENT TABLE套上各个RULE SET的规范如把ANALOG套上先前订的10 MIL LINE,NO_TYPE指一般讯号请套上DEFAULT.第二项为AREA是当有设定特定区域AREA时才有对应的新值可输入STUB LENGTH,允许最多贯孔数MAX VIA等等而AREA则是以特定区域的方式来宣告其特别的设定值如线宽间距等设计规范存盘我们可将前面所设好的规范存成一个技术文件TECH FILE,请选指令FILE-EXPORT-TECHFILE设好文件名再按执行RUN键即可产生下次开新文件时层面只有二层,也没有特殊线宽或间距等设定,这时你可以加载技术档..这样这些设定即不须重设只须要把新讯号重新指定其对应的规则就可了查属性要检查己订属性可用1选EDIT-PROPERTIES配合右侧FIND2 选DISPLAY-PROPERTIES指令后选要查询的值如NET_SPACING_TYPE,再于V ALUE栏输入查询值如 * 表示任意即可查到先前订的CLOCK.在您绘图的过程中Allegro会以先前订的规范持续的检查你的图档当它有违规时则会有DRC的标记在上面.而这个蝴蝶形的标记的两边各有一个英文字母代表它检查的数据种类如L表线段LINE,.V表VIA,P表PAD等等,使我们能很快的知道错误在那儿而侦测到的错误项目又是什么数据间的状况可以马上加以改正.您也可以用SHOW ELEMENT的指令来查看更详细的结果Chaper 5摆放零件在建完零件,传入联机关系,订好规则之后紧接着的就是零件的摆放动作在图示中通常已经挂上了一些有关摆放零件的图标而这些图标就如同指令PLACE下的各个摆放功能请开启位于c:\\allegroclass\user1\ 底下的constrainted.brd手动编名因为置于板上的金手指尚未命名所以我们必须手动的帮它编名请选Logic-Assign RefDes并点选右侧Options下方的RefDes字段中输入J1 点选金手指则会把这颗零件命名为J1设定摆放格点设摆放零件时移动零件的距离请选Setup-Grid下的Non-Etch将其Spacing X:值输入50,Y:值输入50.要不要显示格点则设定左上角的GRID ON以零件名称摆放Placed By RefDes一般摆零件时习惯边看线路图边摆零件,所以我们须将相关的零件逐一叫出这样就会用到此功能请选Place By RefDes指令敲入零件名U5后按OK就可抓出U5到图上准备摆入.如果想要旋转,请按鼠标右键选择Rotate这时零件上就会跑出一根控制杆到光标位置利用鼠标转动即可控制其旋转角度.按左键可停止旋转.移动到要摆的中下图区后按右键选Done放置如果摆上的零件看起来是一个填满的大方块是因为开启了它的限制区.想关闭请至Display-Color/Visibility把Package Geometry/Place_Bound_Top项目勾勾去掉除了此种方法外如果新摆入的零件都须转一个特定角度的话可到Setup-Draw Options选其中的SYMBOL把Angle字段输入或改选成90再点OK键试着抓U7进来摆,你可看到它己是旋转了90度等着您摆入移动零件如果已摆入零件其位置须要挪移请选Edit一Move后再到右侧的Find项中全关只留Symbols.请点选要移动的零件(最好点它的名称字符串)零件就会被抓到光标上,待移到新位置后,点右键按Done即完成移动一群零件同样以Edit一Move指令以鼠标左键框出一个区域,框住要一齐挪移的零件(如果要放弃框选范围可选右键下的Oops).再以左键定其基准点就可一齐移动到时再以右键下的Done确定.再框选时请勿框到 Board Outline,Keepins,keepouts的Board Symbol资料.其它摆放的动作有Place一Component一ICs 摆IC类零件Place一Component一IOs 摆输出入类零件Place一Component一Discrete 摆附属小零件Place一Component一ALL 摆所有零件联机互换的动作有Place一Swap一Component 零件位置互换Place一Swap一Functions 闸联机互换(需有device宣告)Place一Swap一pins 接点联机互换(需有device宣告)联机显示控制联机指点到点间用来表示其电气接续性的表示线.我们会依不同需求开关某些零件或讯号的显示效果来达到评估布线策略的目的显示(关闭)所有联机Display一Show(Blank) Rats一All显示(关闭)单颗零件Display一Show(Blank) Rats一Component显示(关闭)单条联机Display一Show(Blank) Rats一Net产生摆放零件报表您可以产生一份摆放零件报表它可列出图中已摆放及未摆放之零件数据您在摆完零件后可用它来再确认是否有漏网之鱼尚未摆入HAPTER 6 布线布线相关指令设定布线格点随着不同的布线须求.您可为不同层设定不同的布线格点或是设定所谓的不等距格点如8 9 8这样的工作格点.指令为Setup一Grids设定格点,其中左上角的Grids On 为设定是否显示格点.Non-Etch为非电气层格点如摆零件.All Etch为所有电气层之走线格点.Top….为各电气层之走线格点值在布线时我们必须在右侧的Options中设定布线的工作层Act及代换层Alt在走线时首先走在工作层上如果要换层只须连续点二下左键(双击)则您的工作层及代换层会自动互换并打上贯孔试走第一条线1请先关闭所有联机显示,然后选Display一Show Rats一Net按鼠标右键选其中的Net Name输入 clk2使只开此讯号的显示效果2 Zoom in到U15 选择布线图示或Route一Connect将右侧的Options中的Act 层设为Top,Alt层设为IS3,线的角度设45度线宽设5,布线效果RouteType设手动布线Manual.3 试着点线开始布线,一开始走出时是在正面ToP层,如果觉得走得不好请用右键按OoP取消删除布线如果不满意先前所走的布线结果可以用Delete指令予以删除但是请配合右侧Options或Find的选项让使用上更加的便利1.全线删除请选择删除示或指令Edit一Delete在Find下请先选ALL OFF再开Clines请点CLK2的布线,此线会全部高亮请再按右键下的Done就会把它删掉(请救回此线以执行以试作底下其它动作)2.线段删除如果要删掉的只是某些线段非整条布线,请在右侧的下Find关所有项目只留ClineSegs同样点CLK2你会只看到此线段高亮,如果点其它线段则先前的线段即消失被删除了3.二点间线段删除如果要删掉的只是某些线段内的一小段,选Edit一Delete按右键下的Cut,点要删掉线段内的第一点(线段变亮)再点第二点,则剩此区间高亮可删除.布线效果Routing Type在走线的过程中我们有三种效果可以选择,分别是手动布线Manual,循迹布线To Cursor,结点布线To Pick1.手动布线Manual--------在前一光标位置与目前的光标位置间显示出走线’不会自动闪其中的障碍但推线效果明显2.循迹布线To Cursor-----随游标带出布线的走向,可动态的看出将布线的效果,会自动的闪避其中的障碍3.结点布线To Pick--------前后光标点间无法看到动态的布线轨迹,但是会自动闪线且速度比较快走线的过程中按鼠标右键会出现一些选项Done =>布线停止,回到空-状态IdleOops =>取消前线段动作Cancel =>取消前指令Next =>布线暂停,改走其它线Temp Group =>宣告走bus线讯号Complete =>结束bus线讯号选入动作Reject =>放弃现有选取,可改选其它Add Via =>打贯孔Finish =>以同层自动走完未布线段Snap Rat T =>移动讯号T点位置Neck =>窄线布线,须依Physical Rule Set宣告New Target =>改定同讯号的目的点(布线终点)No Target =>尾段讯号不显示Swap Layer =>走线换层(Act层换到Alt层) Toggle =>出线角度切换(先直再斜或先斜再直)打贯孔贯孔是用来导通层到层之间的讯号关系,贯孔必须有焊点的特性在布线的过程若加入贯孔则其工作层与代换层就会自动切换走到对应的布线层面.动作为连续点二下左键(双击)或选右键里的Add Via.移线利用移线指令SLIDE可移动先前所布的线段.你只需要选好指令后用左键点选要移动的线段即可动态的移动此线段,而与此线段相连的线段效果也会自动调整保持整体的完整性1请开启档案CDS_ROUTED.BRD稍为Zoom in到局部区域上.请选图标区上的移线图示或ROUTE一SLIDE2在右侧的Find项目中全清只留Via及Segment3以左键点选线段移动看看,也以左键定其新的落点4可以试着改变调整右边设定如角度CORNER或最大斜线长度Max 45 Len看看它的效果修端点VERTEX要挪动,新增,重迭,删除(选右键下的DELETE VERTEX),请利用EDIT-VERTEX或按F7键.即可修整端点自动整线有Route-Custom Smooth或Route-Gloss可执行SPECCTRA自动布线当您执行ROUTE一SPECCTRA-Auto儿时Allegro会发起SPECCTRA的自动布线程序并建立一个同档名的.dsn檔.在自动布线结束后SPECCTRA会产生一个.ses檔在回到Allegro时转入成已布线档SPECCTRA手动布线执行ROUTE一SPECCTRA-Interactive,可转档到Specctra并以其EditRoute作手动布线产生未布线报表在布线完毕后.我们如果要确定定否有未布线点仍然存在.可以执行TOOLS一Reports选输出的资料为Unconnected pins再点Run键就会产生此报表加以查核CHAPTER 7 内层及铺铜如果您的设计超过二层,那么您就须要设定其内层铜箔的效果包括它的铺铜箔效果,所带的讯号名,避开的间距,内层切割等等的问题通常铜箔分二种,正片铜及负片铜.正片铜显示的是含铜的部分,也就是黑的部分以后就是铜箔.在Allegro中的正片铜您可以看到它所挖开的开孔void 及所接的梅花瓣Thermal 它的缺点是一但铜箔的接续性更改如移零件或贯孔.则铜箔须要重铺以重新连结正确的梅花瓣及挖开不同讯号点负片铜显示的是以后要挖掉铜的部分,反而是白色的部分以后才会有铺铜在Allegro中负片铜只是显示一些点在内层上面.随着所设定的讯号.程序会自动判定那些点该是要改成内层要接的Thermal Relief定义效果,那些不接的点其内层必须是挖开的Anti-Pad定义.Allegro并不会把那些焊点挂在层面上.好处是零件或是贯孔可随意移动不须重铺重算.只有在他产生底片输出时才会将焊点数据并入处理.而它的缺点是您无法在图上即看到真实的底片效果.(尤其是梅花瓣)宣告内层负片铜l.Add一Shape一Solid Fill画内层铺铜范围2.Edit一Change Net(Pick)宣告铜箔的讯号名3.Shape一Fill填铜箔1请开cds_routed.brd檔.设定Setup一Drawing Options在Display项目中勾选Thermal Pads(显示梅花瓣) 及Filled Pads and Cline Endcaps(填满式显示)选项2 选Display一Color/Visibility把Group项目改成Stack再把底下的Etch项全关只留VCC层.其它项的PIN与VIA也是只留VCC后跳出3选Add一Shape一Solid Fill在右侧设Etch及VCC层,在板内的走线区范围内Route Keepin画一个Polygon画完按右键Done结束4宣告内层讯号选Edit一Change Net(Name)在列表中选VCC后跳出5填铜箔.选Shape一Fill这样会灌满并显示出Thermal Pad(单线)及AntiPad的效果宣告内层正片铜l.Add一Shape一Solid Fill画内层铺铜范围2.Edit一Change Net(Pick)宣告铜箔的讯号名3Shape一Parameter设定自动挖开铜箔的效果4V oid一Auto执自动清铜动作(讯号不同者挖开,相同者挖开后架上桥接花辫)5Shape一Fill填满铜箔效果1 选Display一Color/Visibility把Group项目改成Stack再把底下的Etch项全关只留GND层.其它项的PIN与VIA也是只留GND后跳出2选Add一Shape一Solid Fill在右侧设Etch及GND层,在板内的走线区范围内Route Keepin画一个Polygon画完按右键Done结束3宣告内层讯号选Edit一Change Net(Name)在列表中选GND后跳出4选Shape一Parameters设定挖开的项目,间距值,效果等参数5选V oid一Auto在跑了几秒后可看到铜箔该接的变成正片的梅花瓣.不该接的自动避开挖空。

Allegro15.0_Testpoint

Allegro15.0_Testpoint

Allegro15.0 新功能――测点篇Allegro15.0添加测点的方法和步骤与先前版本有些不同,主要区别见下面:1.菜单Testprep的位置由原来的Route下面改到了现在的Manufacture下面:2. 自动产生测点自动产生测点设置窗体:一些常用设定可在这窗体里设置,点击执行自动添加测点动作注意:可以发现现在的没个窗体都有Close和Cancel这两个按钮,点击Close将保存所修改的参数设定关闭窗体,Cancel就是取消当前动作,即不保存关闭窗体。

(下同)点击按钮出现新的测点参数设定窗体:这个窗体和先前版本执行Auto…出现的窗体很相似,基本设置也差不多,Disable cline bubbling:在自动收手动添加测点时是否禁止自动推挤走线未打勾打勾3. 人工手动方式手动添加测点有了很大的改变,执行Manual…可以在控制栏的Options下设置所做动作。

而且下面有参数设定和属性设定按钮,可以很方便地进行参数和属性的设置。

其中Add(Scan and highlight)是新增功能,这功能可以逐个地搜索未加测点的net并Highlight。

4. 测点参数设定对Net设定和删除相关属性这里设定非常简单,只有在下面Property点选和设定好相关属性点击需填加或删除设定的net就可以了5. 测点锁定与解锁点选Fixed或Unfixed然后点击OK就可以完成全部测点的锁定和解锁。

6. Create FIXTURE在MANUFACTURE下面产生FIXTURE_TOP and FIXTURE_BOTTOM两个层面,并把PROBE_TOP 和PROBE_BOTTOM信息复制到新加的这两层中,以便后面检查使用。

7. 产生NC drill文档在当前工作路径产生bottom_probe.tap或top_probe.tap坐标资料以便后期使用。

8. 在Constraints的Design Constraints…窗体里也加了测点的相关DRC检查。

Allegro操作说明(中文) Word 文档

Allegro操作说明(中文) Word 文档

26、非电气引脚零件的制作1、建圆形钻孔:(1)、parameter:没有电器属性(non-plated)(2)、layer:只需要设置顶层和底层的regular pad,中间层以及阻焊层和加焊层都是null。

注意:regular pad要比drill hole大一点27、Allegro建立电路板板框步骤:1、设置绘图区参数,包括单位,大小。

2、定义outline区域3、定义route keepin区域(可使用Z-copy操作)4、定义package keepin区域5、添加定位孔28、Allegro定义层叠结构对于最简单的四层板,只需要添加电源层和底层,步骤如下:1、Setup –> cross-section2、添加层,电源层和地层都要设置为plane,同时还要在电气层之间加入电介质,一般为FR-43、指定电源层和地层都为负片(negtive)4、设置完成可以再Visibility看到多出了两层:GND和POWER5、铺铜(可以放到布局后再做)6、z-copy –> find面板选shape(因为铺铜是shape)–> option面板的copy to class/subclass选择ETCH/GND(注意选择create dynamic shape)完成GND层覆铜7、相同的方法完成POWER层覆铜Allegro生成网表1、重新生成索引编号:tools –> annotate2、DRC检查:tools –> Design Rules Check,查看session log。

3、生成网表:tools –> create netlist,产生的网表会保存到allegro文件夹,可以看一下session log内容。

29、Allegro导入网表1、file –> import –> logic –> design entry CIS(这里有一些选项可以设置导入网表对当前设计的影响)2、选择网表路径,在allegro文件夹。

Allegro基本规则设置指导书

Allegro基本规则设置指导书

Allegro基本规则设置指导书下面介绍基本规则设置指导书之Analysis Modes 点击set-up-constrains-Modes调出Analysis Modes,这个是所有DRC的总开关下面介绍常用的一些开关设置1.Design Options (Soldermask)从上往下阻焊到阻焊的间距阻焊到pad和走线间距阻焊到shape1的间距钢网到钢网的间距2.Design Mode从上往下测试点Pad到器件DRC开关测试点到器件的DRC开关测试点在器件下方的DRC开关重孔开关3.Design Mode(soldermask)从上往下阻焊到阻焊的DRC开关阻焊到Pad和线的DRC开关阻焊到shape的DRC开关钢网到钢网的DRC开关4.Design Modes(Package)从上到下器件和器件的DRC开关器件超出package keepin的DRC开关器件在器件禁布的DRC开关5.Electric options从上往下开启最短长度延时开启相对长度延时开启pin delay开启Z轴延时6.Electric Modes从上往下绝对长度延时开关相对长度延时开关总长DRC开关差分检查DRC开关7.Physical Mode从上往下走线出现T分支DRC开关Pad和Pad连接的DRC开关过孔使用类型DRC开关8.Spacing Modes默认全部选择所有间距相关的DRC开关都要打开9.Same Net Spacing Modes同名网络DRC开关,默认全部打开10.SMD Pins Modes盘中孔DRC默认是关闭的,可以用来检查孔是否打在SMD的pin上的情况11.开启DRC总开关On-line DRC是需要开启的,否则所有DRC都不起作用Physical规则设置下面介绍规则设置指导书之Physical规则设置点击Set-up-constraints-Constraint Manager打开规则管理器1.设置Physical规则2.打开时默认有个Default规则从左往右Line Width最小线宽最大线宽Neck最小线宽Neck的走线长度3.如果是差分规则,需要额外设以下参数从左往右最小线间距差分对之间的间距Neck走线差分之间的间距正公差负公差4.Pad-Pad connect选择Not Allowed,不允许Pad和Pad直接连接简而言之,就是允许盘中孔Physical规则匹配下面介绍基本规则设置指导书之Physical规则匹配1.在这里给网络匹配上相应的规则2.可以给同一类型的网络建立一个Net Class,匹配规则更方便选中需要的net右击创建Class3.同时如果是差分对的话,需要创建差分对选择需要的两个net,Create Differential PairPhysical Region下面介绍基本规则设置指导书之Physical Region1.空白的地方创建一个Region2.给新建的Region匹配一个规则,所有区域里面的Physical相关的都按照Region的规则来3.当部分网络想按照本身的规则来匹配,可以创建region-Class4.然后匹配回它原来的规则5.后面这些规则一般按照Physical里面设置的规则不修改Spacing规则设置下面介绍基本规则设置指导书之Spacing规则设置1.设置Line到其它的间距规则从左往右线到线,通孔pin,表贴pin,测试pin,通孔Via,盲埋孔,测试孔,微孔,铜皮,Bond finger,hole之间的间距2.设置pin到其它的间距,通孔pin和表贴pin3.设置Via到其它的间距4.设置shape到其它的间距5.设置Bond Finger到其它的间距7.设置盲埋孔之间的间距Spacing规则匹配下面介绍基本规则设置指导书之Spacing规则匹配2.可以把同一类网络创建一个Net Class给Net Class匹配间距规则会更为方便Spacing规则Class to Class 下面介绍基本规则设置指导书之Spacing规则Class to Class1.当我们需要给组和组之间设置一个间距规则时候需要用到这个功能在需要的Net Class地方创建一个Class to Class2.Class to Class匹配一个规则Spacing Region 下面介绍基本规则设置指导书之Spacing Region1.空白的地方创建一个Region2.给创建好的Region 匹配一个规则3.当网络需要在Region中需要按照自身的规则匹配时,可以创建RegionClass来匹配4.Region也支持Class to Class规则,点击ok即可5.设置好的如下图Same Net Spacing规则设置下面介绍基本规则设置指导书之Same Net Spacing规则设置8.设置Line到其它的间距规则从左往右线到线,通孔pin,表贴pin,测试pin,通孔Via,盲埋孔,测试孔,微孔,铜皮,Bond finger,hole之间的间距9.设置pin到其它的间距,通孔pin和表贴pin10.设置Via到其它的间距11.设置shape到其它的间距12.设置Bond Finger到其它的间距13.设置Hole到其它的间距14.打开或者关闭同名网络开关Same Net Spacing规则匹配下面介绍基本规则设置指导书之Same Net Spacing规则匹配3.匹配设置好的Same Net间距规则Same Net Spacing Region下面介绍基本规则设置指导书之Same Net Spacing Region6.空白的地方创建一个Region7.给创建好的Region 匹配一个规则8.当网络需要在Region中需要按照自身的规则匹配时,可以创建RegionClass来匹配Electrical Min Max Propagation Delay下面介绍基本规则设置指导书之Electrical Min Max Propagation Delay在这里可以设置走线的最短和最长的长度,这个过孔和pin delay的长度也会计算进去Electrical Total Etch Length下面介绍Allegro基本规则设置指导书之Electrical Total Etch Length这里可以设置走线的最短和最长的值,这里的值只是走线长度,不包含过孔和pin delay的长度Electrical Differentail Pair下面介绍基本规则设置指导书之 Electrical Differentail Pair这里一般用来设置差分的对内等长,在tolerance这里设置Electrical Relative Propagation Delay下面介绍基本规则设置指导书之 Electrical Relative Propagation Delay1.这里用来设置等长规则2.在创建Match Group之前要创建pin pair3.创建好pin pair之后,选中需要做等长的网络,创建Match Group4.创建好Match Group之后,Scope选择Global, Tolerance 输入公差值5.选择一个网络作为基准。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

Allegro PCB如何正确添加测试点
——孙海峰
电路板加工完成后需要进行测试,即对P CB 板的性能进行测试,例如检测所有元件引脚间的连接,确保没有短路和断路的情况出现。

测试点均需要在PCB设计过程中完成添加,那么在Allegro PCB设计过程中,如何正确添加测试点呢?
1. 测试点参数设置
执行“Manufacture/Testprep/Parameters”,打开测试点参数设置对话框:
在设置时要注意的问题:
(1) 确定测试点添加位置,在P in Type 中设置(即设置允许添加测试点的引脚类型),包括I nput、Output、Any Pin、Via、Any Pnt(全部允许)五个选项;
(2) 确定测试点类型,在Pad stack type中设置测试点焊盘的类型,其中Thru表示测试点为通孔焊盘,SMD表示测试点为贴片焊盘,Either表示测试点类型支持通孔与贴片焊盘两种均可;
(3) 确定测试点添加在哪一层上,在L ayer 中设置(Top层或者Bottom层);(4) 确定每个网络上的测试点数量,在T est method 中设置。

包括S ingle、Node、
Flood 三个选项:Single表示一个网络加一个测试点 Node,Flood表示在网络的每个拐点加测试点,Node表示在网络的每个引脚都添加测试点;
(5) 测试点的过孔或贴片焊盘类型,通过参数设置中的“Padstack Selection”选项卡来确定(SMT Testprep设置哪个贴片焊盘作为测试点,Thru Via设置哪个过孔焊盘作为测试点),如下图所示:
2. 添加测试点
2.1 设置测试点可见性
执行“Display-Color/Visibility…”命令,在“Manufacture”选型中打开“Probe_Top”和“Probe_Bottom”的显示(测试点层),并设置颜色,如图:
2.2 测试点自动添加
执行“Manufacture/Testprep/Automatic”命令,在弹出的测试点自动添加对话框中,设置自动添加规则,然后点击“Generate Testpoints”即可自动为网络添加测试点。

其中设置如下所示:
(1) Allow test directly on pad:允许直接在焊盘上添加测试点;
(2) Allow test directly on trace:允许直接在走线上添加测试点,这种方法是在网络
走线上创建一个测试用过孔(或者采用网络本身的过孔作为测试点),然后在过孔上添
加测试点的方法,如下图所示;
(3) Allow pin escape insertion:这种方法是将测试点优先添加在网络的第一个过孔处,如果没有合适的位置,则距离网络连接的引脚周围自动生成一个过孔来添加测试点;
(4) Execute mode设置: Overwrite表示加入测试点时,先将旧有的测试点删除
(覆盖式),Incremental表示保留旧有的测试点,添加新的测试点(增量式);
(5) Via displacement参数设置:在进行“Allow pin escape insertion”插入测试点时,设置所添加的测试点距离引脚的最小与最大距离。

注意:如果都设置为0,则不会执行过孔的自动添加。

2.3点击“Generate testpoints”,则Allegro即可对PCB实现测试点的自动添加。

3. 手动编辑测试点
自动添加测试点并不能将所有网络的测试点全部添加完成,这时需要手动添
加所需的测试点。

执行“Manufacture/Testprep/Manual…”命令,在右侧Option 中选择手动编辑测试点的
操作,包括:手动添加、删除、较好测试点,如下图所示。

Options设置如下所示:
(1) Add:手工添加测试点;
(2) Add(Scan and highlight):点击此项,将没有添加测试点的网络的引脚高亮显示,
并将之置于视图,便于查看;
(3) Delete:手动删除测试点(选择该操作后,手动点击测试点所在位置即可);(4) Swap:手动进行测试点交换,点击一个测试点,此测试点所在的网络高亮显示,这时点击此网络的其它引脚或过孔,即可将网络中的测试点实现交换;
(5) Query:该操作显示测试点所在的引脚/过孔、网络的属性信息。

完成这些手动编辑测试点的参数设置后,我们只要手动用鼠标点击需要编辑的网络或
者测试点,即可完成对测试点的编辑操作,非常方便简单。

4. 测试点添加问题小结
对于没有添加测试点的网络,可以通过“Add/Add(Scan and highlight)”精确定位然后手动添加测试点,添加时会遇到以下几个问题,值得工程师注意,以提高测试点的添加效率。

(1) 对贴片元件添加测试点时显示“Pad shape is null”的问题。

解决方法:自动添加测试点时,默认选项是B ottom,即将测试点添加在底层,但是对于
贴片焊盘,测试点只能添加在T op层,因此,必须将参数设置中的测试点添加层选择
TOP 或E ither,如下图所示。

(2) 对贴片元件添加测试点时显示“Pad is Under a pin”的问题。

解决方法:添加测试点操作时,在O ption 面板中的P roperties/Symbol栏中选择TESTPOINT_ALLOW_UNDER属性,即自动为表贴式元件添加“允许在标贴元件下方
添加测试点”的属性,自动为元件添加这个属性,即可解决这个问题。

5. 测试点钻孔文件的创建
执行“Manufacture/Testprep/Create NC drill data”命令,创建测试点钻孔文件,完成后
在命令窗口中显示如下信息:“Probe drill file creation complete”即表示文件创建成功。

其中在PCB路径中的“bottom_probe.drl”或“top_probe.drl”即为Top层与Bottom层的测
试点钻孔文件。

执行“File/File Viewer”可以查看文件内容。

综合以上的说明,我们就可以很轻松的完成Allegro PCB设计后期的测试点创建及其
钻孔文件输出,可以大大提高测试点的创建效率。

相关文档
最新文档