orcad cadence使用技巧
Cadence 技巧集锦
Cadence 使用技巧 1 orcad 转换为 cadence 的时候电源网络或者其它 NET 不显示，仅仅高亮 在 ORCAD 或者 cadence PCB 环境中取消 no_rat 属性即可 2 orcad 做的元件封装，一定不要重名，特别是 GND VCC 可以这样使用 GND_1 GND_2 等 以区别 3 更改覆铜与布线及、焊盘之间距离方法 选择 Setup->Constraints->选择 Spaceing rule set 中 Set valuses...按钮 Shape To Pin (覆铜到管脚) Shape To Via (覆铜到过孔) Shape To Line (覆铜到走线) Shape To Shape(覆铜到覆铜) 依据具体情况更改其值。
然后确定退出对话框。
选择 Shape->Polygon 在版图上画上所要覆铜的区域。
注意在 Option 选项卡上选择覆铜所在的层。
Shape Fill 选择 Dynamic copper。
Assign net name 为覆铜添加网络(例如覆铜选 GND 网络， 则覆铜自动和网络名为 GND 的焊 盘相连) 选择 Shape->Delete Islands,删除覆铜上的孤岛。
4 spb15.5 没有提供元件对齐等功能，可以使用网络上的一个制作 cadence PCB 封装的插件 来实现 5 不画原理图直接给管脚定义网络名的方法 1.勾选 SETUP->USER PREFERENCES->MISC->LOGIC＿EDIT＿ENABLED 2.使用 LOGIC〉NET LOGIC 6 setup-->user proferences 下面的 set pcb_cursor cross 小十字，set pcb _cursor infiniter 这是 大十字 cadence 使用时间不长， 虽然画几块板子， protel 相比有很多不同的地方。
cadence orcad capture 复制粘贴电路时保持元器件自动编号的方法
cadence orcad capture 复制粘贴电路时保持元器件自动编号的方法【最新版4篇】目录（篇1）1.引言2.cadence orcad capture 复制粘贴电路的概述3.保持元器件自动编号的方法4.结论正文（篇1）1.引言在电子设计自动化（EDA）领域，cadence orcad capture 是一款广泛应用的电路设计软件。
在设计过程中，工程师需要对电路进行复制、粘贴等操作，以提高工作效率。
然而，复制粘贴操作可能会导致元器件的自动编号发生变化，给后续设计带来困扰。
本文将介绍如何在 cadence orcad capture 中复制粘贴电路时保持元器件自动编号的方法。
2.cadence orcad capture 复制粘贴电路的概述cadence orcad capture 是一款强大的电路设计软件，它支持多种操作模式，包括复制、粘贴等。
在设计过程中，工程师可以通过复制、粘贴操作快速完成电路的复制和修改。
但是，在复制粘贴过程中，元器件的自动编号可能会发生变化，导致工程师无法准确地跟踪和管理元器件。
3.保持元器件自动编号的方法为了解决这个问题，工程师可以采用以下方法来保持元器件自动编号：(1) 使用 orcad capture 的“复制粘贴特殊”功能在 cadence orcad capture 中，有一个“复制粘贴特殊”功能，它可以在复制粘贴电路时保持元器件的自动编号不变。
具体操作方法如下：- 首先，打开需要复制的电路文件；- 其次，选中需要复制的部分，按住快捷键 Ctrl+C 进行复制；- 然后，打开需要粘贴的电路文件；- 最后，按住快捷键 Ctrl+V 进行粘贴，即可完成复制操作。
(2) 手动修改元器件编号如果使用的是其他版本的 cadence orcad capture，或者无法使用“复制粘贴特殊”功能，工程师可以手动修改元器件编号。
具体操作方法如下：- 首先，打开需要粘贴的电路文件；- 其次，找到复制来的元器件，选中它们；- 最后，手动修改元器件的编号，使之与原始电路中的编号一致。
（完整版）OrCADCaptureCIS（Cadence原理图绘制）
（完整版）OrCADCaptureCIS（Cadence原理图绘制）OrCAD Capture CIS(Cadence原理图绘制)1.新建原理图 (2)1,打开软件 (2)2，设置标题栏 (2)3，创建⼯程⽂件 (4)4,设置颜⾊ (4)2.制作原理库 (6)1,创建元件库 (6)2，修改元件库位置，新建原理图封库 (6)3，原理封装库的操作 (7)3.绘制原理图 (9)1.加⼊元件库，放置元件 (9)2.原理图的操作 (10)3. browse命令的使⽤技巧 (12)4.元件的替换与更新 (13)4.导出⽹表 (14)1.原理图器件序号修改 (14)2.原理图规则检查 (15)3.显⽰DRC错误信息 (16)4.创建⽹表 (17)5.⽣成元件清单(.BOM) (18)设计⽬的：创建如图RS232转换RS422原理图1.新建原理图1,打开软件2，设置标题栏Options-------DesignTemplate创建完原理图⼯程后，也可以修改标题栏Options--------Schematic Page Properties3，创建⼯程⽂件File------New------Projet4,设置颜⾊Options--------Preferences2.制作原理库1,创建元件库File-------New----Library2，修改元件库位置，新建原理图封库点击如图位置⿏标右击，点击Save As另存为。
New Part新建⼀个封装库。
3，原理封装库的操作Place------Pin 放置管脚选中管脚，按住键盘Ctrl同时⿏标拖动器件完成管脚的复制选中管脚⿏标右击Edit Properties 编辑选中管脚信息，如下图Place------Rectangle 放置矩形Place------line 放置线Place------Text 放置⽂字Place------ellipse 放置椭圆Options-----Part Properties 原理封装库属性Options-----Package Properties 原理封装库信息View------- Package 显⽰这个封装库的所有部分快捷键I-----放⼤O----缩⼩Delete-------删除最终根据操作完成MAX3221ECAE原理图库的编辑3.绘制原理图1.加⼊元件库，放置元件1.打开原理图⼯程，打开原理图2.Place-------Part（快捷键P）添加封装注：软件⾃带库路径，如下图所⽰常⽤到的电容电阻库2.原理图的操作1.快捷键I-----放⼤O----缩⼩Delete-------删除W-------放置⾛线R----旋转⽅向按住Alt键拖动器件可以切断⽹络连接Edit-----Mirror-----Horizontally ⽔平⽅向镜像Edit-----Mirror------ vertically垂直⽅向镜像Edit-----Mirror---------Both整体镜像Edit-----Properties显⽰修改PCB封装信息2.选中器件，按住键盘Ctrl同时⿏标拖动器件完成器件的复制3.放置⾛线 1.⿏标左键双击终⽌布线2.画线时按住键盘Shift 任意⾓度⾛线4.放置电源5.放置地6.放置空⽹络7.放置节点8.相同原理图放置⽹络连接（快捷键N）9. 放置总线10. 总线⼊⼝（F4连续放置总线⼊⼝⽹络等⾃动递增）11. 不同原理图页⾯的⽹络连接12. 放置⽂字13.Options--------Preferences3. browse命令的使⽤技巧1.选中.dsn⽂件如图2.Edit----Browse-----Parts显⽰修改器件信息Edit----Browse-----Nets显⽰修改⽹络信息Edit----Browse-----DRC markers显⽰DRC错误信息Edit----Browse-----off-page connectors显⽰不同原理图页⾯的⽹络连接4.元件的替换与更新1.选中打开原理图⼯程中Design cache,如图⿏标右击Cleanup Cache清除原理图中不存在的元件封装库2.⿏标右击Design cache下所需要更新替换的封装库Replace Cache-------替换元件封装库，如图所⽰Update Cache--------更新封装库最终经过以上操作完成如图所⽰原理图绘制4.导出⽹表注:导⽹表之前的注意事项：1.原理图器件序号修改2.原理图规则检查3.PCB封装库是否正确⽆误，属性是否正确4.⽹络管脚顺序是否准确5.如果建⽴⽹络表时出现错误，查看“Sessions log”中错误信息1.原理图器件序号修改1.选中.dsn⽂件如图2.Tools-------Annotate第⼀步：清除所有器件序号第⼆步：重新增加器件序号2.原理图规则检查Tools-----Design Rules Check3.显⽰DRC错误信息Edit----Browse-----DRC markers4.创建⽹表Tools------Create Netlist如果建⽴⽹络表时出现错误，查看“Sessions.log与netlist.log”中错误信息5.⽣成元件清单(.BOM) 注：⽣成清单前请先创建⽹表1，先选中如图.dsn⽂件2，Tools---------Bill of Materials按照公司规范进⾏元件清单处理：10KMCSY清单.xlsx。
Cadence_Allegro16.2常用操作方法
Cadence_Allegro16.2常用操作方法Orcad中图纸模版的设置1.Option—>Design Template—>Title Block,Symbol栏中输入Title Block所在的.OLB库文件位置（E:\cadence_design\schlib\DIDIDEV.OLB），Title Block中输入模版文件名“TitleBlock_SHU”，内有公司的logo。
2.Text栏内Title中输入正在设计的板的名称，Document Number中输入文件编号，Revision中输入版本号。
3.在添加新页时，模版图纸的上述信息会自动添加Orcad 中快速修改所有零件的Footprint方法一：一页一页修改，打开某页，按CTRL＋A，选中当前页所有器件，再点右键，选Edit属性，在弹出对话框中选Parts栏，按要修改REF 排序，用左键拖拉要修改的为同种封装器件再点右键，然后击EDIT，填入封装就成批修改了方法二：选择顶层原理图（SCHEMATIC1），右键选Edit Object Properties，列出所有元件，找到PCB Footprint 那项，可以逐个填入，也可以相同封装填一个，然后拖动该黑框的右下角十字形复制。
Orcad BOM表中输出原件的PCBfootprint封装型号选中顶层项目设计.dsn标题，在tools菜单中选择bill of materials,在header栏追加填入“\tPCBFootPrint”，在Combined property string栏中追加填入“\t{PCB footprint}”,不选Open in Excel,生成.BOM文件后，用excel手工导入.BOM文件，在导入步骤三中选择“文本”方式。
然后在Excell 中修改BOM表的边框等格式。
Orcad还有一处地方可输出带有机械尺寸的BOM表，选中顶层项目设计.dsn标题，在report菜单中选择CIS bill of Materials,有standard和Crystal report两种形式输出。
cadence 教程
cadence 教程Cadence 是一种电子设计自动化工具，常用于模拟、验证和布局设计。
它可以帮助工程师在各种电子系统中设计和验证电路，从而提高电路设计的效率和可靠性。
下面将介绍一些 Cadence 的基本使用方法和技巧。
1. 创建新项目要使用 Cadence，首先需要创建一个新项目。
可以通过菜单栏上的"File" -> "New"来创建新项目。
然后输入项目名称、路径等信息，并选择适当的项目类型。
2. 添加电路在 Cadence 中，可以通过绘制电路原理图来添加电路。
可以使用"Create Schematic"工具来创建新的电路原理图。
在绘制电路原理图时，注意使用正确的元件符号和连线方式。
3. 设置仿真参数在进行电路仿真之前，需要设置仿真参数。
可以通过菜单栏上的"Simulator" -> "Edit Simulation"来打开仿真设置窗口。
在仿真设置窗口中，可以设置仿真类型（如DC、AC、Transient 等）、仿真时间范围、仿真步长等参数。
4. 运行仿真设置好仿真参数后，可以通过菜单栏上的"Simulator" -> "Run Simulation"来运行仿真。
运行仿真后，可以查看仿真结果，如电压波形、电流波形等。
5. 进行验证在验证电路设计时，可以使用 Cadence 提供的调试工具和验证功能。
可以通过菜单栏上的"Debug" -> "Start Debugging"来启动调试。
在调试过程中，可以查看电路元件的属性、信号的波形等信息，以发现和解决问题。
6. 进行布局设计在电路设计完成后，可以进行布局设计。
可以使用 Cadence 提供的布局工具来布局电路版图。
布局时，要注意合理安排电路元件的位置和走线方式，以满足电路设计的要求。
orcad 使用技巧
OrCAD使用技巧===========OrCAD是一款广泛使用的电路设计软件，它提供了丰富的功能和工具，帮助用户进行高效的电路设计和分析。
下面将介绍一些OrCAD的使用技巧，涵盖了绘图环境设置、元件操作、绘图工具使用、电路设计、仿真分析、文件管理与打印输出、团队协作与版本控制以及二进制文件与库管理等方面。
1. 绘图环境设置----------* 设置工作区域：在OrCAD中，你可以通过“设置”菜单来调整工作区域的尺寸和背景颜色。
为了更好地观察电路元件，建议将工作区域背景设置为白色。
* 快捷键设置：OrCAD提供了大量的快捷键，你可以根据个人习惯进行设置。
在“工具”菜单下的“选项”对话框中，选择“快捷键”选项卡，即可自定义快捷键。
2. 元件操作-------* 查找元件：在OrCAD中，你可以使用“元件库浏览器”窗口来查找和添加所需元件。
为了提高查找效率，你可以使用筛选功能来限定元件类型和属性。
* 放置元件：将鼠标移至工作区域，单击即可放置元件。
若要调整元件位置，选中元件后，拖动鼠标即可。
* 属性编辑：双击元件，即可打开属性编辑器，修改元件参数和属性。
3. 绘图工具使用----------* 导线绘制：选择“导线”工具，然后在工作区域点击两点来确定导线的起点和终点。
你也可以使用“连续导线”工具来连续绘制多条导线。
* 总线绘制：选择“总线”工具，然后在工作区域点击两点来确定总线的起点和终点。
总线可以用来表示一组信号线。
* 电源和接地符号：选择“电源”或“接地”工具，然后在工作区域放置相应符号。
4. 电路设计-------* 元件布局：合理的元件布局可以提高电路性能和美观度。
在OrCAD中，你可以使用“布局”工具来进行元件布局调整。
* 连接线路：选择“连接线路”工具，然后依次点击两个元件的引脚即可建立连接关系。
* 网络标号：为连接线路添加网络标号可以提高电路的可读性和可维护性。
选择“网络标号”工具，然后单击连接线路即可添加网络标号。
222cadence OrCAD经典教程-1
创建工程
• 创建工程 首先启动OrCAD Capture CIS选design entry CIS， 如图
启动后弹出对话框，对话窗中有很多程序组件， 不要选OrCAD Capture，这个组件和OrCAD Capture CIS相比少了很多东西，对元件的管 理不方便。选OrCAD Capture CIS，如图
打开程序界面，这时界面中是空的，只有 左下角有一个session log最小化窗口。 现在我们可以开始建立工程project。选 主菜单file->new->project，弹出 project wizard对话框，如图
在这里选择要建立的工程的类型。因为我们 要用它进行原理图设计，所以选schematic 选项。在name对话框中为你的工程起一个 名字，最好由清一色的小写字母及数字组 成，别加其他符号，如myproject。下面 location对话框是你的工程放置在那个文件 夹，可以用右边的browse按钮选择位置或 在某个位置建立新的文件夹，本例已经事 先在E盘建立了一个叫usecadence的文件 夹，我把工程放在这里。点击OK按钮，工 程就建好了。界面如图
修改网络名称，赋给相应电压等级。 浏览命令中其他的命令使用也类似。在 画完原理图后全面检查阶段很有用。
如何创建元件库
通常在画原理图时，需要自己生成所要用到器件 的元件图形。这时可以建立一个自己的元件库， 不断向其中添加，积累起来，就可以形成自己常 用器件的元件库了，以后用起来会很方便。
创建元件库的方法： 激活工程管理器， file -> new – >library，元件库被 自动加入到工程中
知道了上面的东西，就能明白分裂元件的意义了。 有些芯片管脚数非常多，像XILINX virtex4系列 的FPGA有一千多个管脚，没办法在一个图中画 出来。所以这时都会把它分成很多个部分分别画 出来，把属于同一个功能模块的管脚分离出来， 单独画在一个元件图形里。 上图中的parts per Pkg意思就是同一个封装（对 应一个芯片），在原理图中用几个部分表示。如 果你选择8，并把一个芯片的所有管脚分8个部分 画出来，那么软件就知道这8个元件实际上是同 一个芯片的不同部分。
Cadence OrCAD Capture教程
Cadence OrCAD Capture 中文培训教程上海银利电子有限公司Shanghai Winnet Electronic Co., Ltd目 录第一章 Capture基础知识 (3)1.1 Capture设计流程 (3)1.2 Capture工作界面 (4)1.3 Capture常用文档类型 (4)第二章设置原理图设计环境 (5)2.1 新项目建立 (5)2.2 系统属性设置 (7)2.3 页面参数设置 (10)2.4 建立标题栏 (12)第三章新元件的建立 (13)3.1 直接绘制元件 (13)3.2 用电子表格新建元件 (19)3.3 将常用电路图保存为部件使用 (21)3.4 将电路图中的元器件放在同一个Lib中 (22)3.5 特殊管脚名称的设置 (23)3.6 修改已经建好的元件 (24)3.7 修改元器件属性参数 (24)3.8 元件库修正功能 (26)第四章原理图的绘制 (27)4.1 单页电路图的绘制 (27)4.2 拼接式电路图的绘制 (33)4.3 层次电路图的绘制 (34)4.4 全局封装指定 (39)4.5 Transfer Occ. Prop. to Instance (41)4.6 Hierarchy Report (41)第五章设计后续处理 (43)5.1 电气规则设置与检查 (43)5.2 自动零件编序 (48)5.3 网络表的产生 (51)5.4 元件清单输出 (55)附录：Capture 快捷键一览表 (58)第一章 Capture 基础知识1.1 Capture 设计流程Capture 原理图设计工具是世界著名的原理图输入解决方案，针对设计一个新的模拟电路、修改现有的一个PCB 的原理图，或者绘制一个HDL 模块的方框图，Capture 都提供了设计所需要的全部功能。
其设计流程从新建设计项目开始，设置原理图设计环境，新建元器件、绘制原理图和设计后续处理。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
orcad/allegro使用小技巧60个问题CAPTURE一1、 CAPTURE版本选择CAPTURE建议使用10.0以上版本。
因为9.0的撤消只有一次，用得很郁闷。
此外CAPTURE10.0以上版。
CAPTURE10.0以上版本对ALLEGRO的支持更好本增加了从网上原理图库中找元件封装的功能。
虽然元件不是很多，但是比自己画方便了很多。
我是在画完原理图之后才发现这个功能的。
操作：在原理图编辑窗口点右键，PLACE DATABASE PART再点ICA，然后搜索零件就行了。
可以直接放到原理图。
2、命名（1）、元件编号一定不要重名，虽然文档里不同文件夹内的元件编号可以相同，但是这样会在DRC检测时出问题，所以最好不要这么做。
（2）、CAPTURE的元件库中有两个“地”易弄混。
虽然它们的符号不一样。
一个叫GND＿SIGNAL，另一个叫GND,这个要在使用中要注意。
3、元件封装（1）、元件封装的引脚不可重名。
如GND，要命名为GND＿1，GND＿2。
（2）、为了使原理图摆放更合理，使线交叉更少，经常要调整引脚位置。
调整位置的时候建议不要更改库里的东东(如果库里的东东没有大问题)，只改放在原理图上的INSTANCE就行了。
操作：在元件上点右键EDIT PART。
(3)、也可以改库里的元件，但会使CACHE里的元件与库里的不一样，想让库里的元件刷新CACHE里的，或删掉CACHE里的，可进行如下操作。
点CACHE里的元件，DESIGH->Replace Cache 或Update Cache.(4)、Cadence不允许符号 . / 而Protel可以，如AXIAL0.4在CAPTURE里要改为AXIAL04或其它名称。
4、方向键使用CAPTURE的上下左右方向键可以控制鼠标每次移动一个栅格。
合理使用方向键可以大大画图效率。
例如要添加总线各分支的NET，可以点一次下键，再按一下鼠标左键。
5、模块的使用模块看起来很舒服的，它直观地表示了各个模块的连接。
比只用NET表示要舒服得多，至少我这么认为。
块的原理图可用多次，借用C++的概念，定义了块相当于定义一种数据类型，并未实例化，应用才算实例化。
新建模块时，REFERENCE里写编号，只有一个Reference，Implementation Type 里选Schematic View，Implementation name里写模块所放文件夹的名称，而不是模块文件名。
如果一切正确，拖出模块之后，模块的端口会自动出现。
根据原理图放置位置再调一下就可以了。
6、防止误连有时会不小心把某条线拖到其它地方，或者一不小心动了某个元件。
这样就可能使这条线与其它线连在一起。
所以一定要小心。
否则会导出非计划的网表，会超级郁闷的。
有时觉得ALLEGRO设计的有道理，它的思路是选指令之后再进行具体操作。
偶像肖博士说，ALLEGRO的这种程序更好编，我目前的VC水平还无法理解，今晚要发奋学C了。
7、 DRC检测DRC检测可以发现设计中的许多错误，强烈建议使用。
8、生成ALLEGRO专用网表在元件属性中，设置PCB FOOTPRINT为封装。
封装名称要与ALLEGRO库中的名称对应。
正确生成网表的条件：（1）、每个出现在原理图的元件都要有封装。
如果此条件不满足，生成网表的过程就会出错。
（2）、原理图的封装引脚要与ALLEGRO库中元件封装的引脚相一致。
如果此条件不满足，则在ALLEGRO摆元件时，元件不会出现。
导致这种现象还有另外一个原因。
ALLEGRO库里没有这个封装，或者库的搜索路径没有设。
ALLEGRO专用网表生成之后会放在当前的工程文件夹内，默认为.\ALLEGRO。
文件是pstxnet.dat、 pstchip.dat、 pstxprt.dat，对一般使用者意义不大。
9、 CAPTURE和ALLEGRO联合使用要注意凡是ALLEGRO里出现的东东，在CAPTURE里一定要有。
这样会避免ALLEGRO 里出现未连的线。
因为如果只在ALLEGRO里加元件而CAPTURE里没有元件，就不会有飞线显示。
没有飞线易把这些后来加的导线忘掉。
10、其它CAPTURE非常好用，简单易学。
祝大家使用顺利。
ENJOY。
二、 ALLEGRO总述：与CAPTURE 相比，ALLEGRO要复杂一点。
ALLEGRO的特点是灵活，它为用户提供了很大的发挥空间。
用户可以设置电路板的很多细节。
使用ALLEGRO生成GERBER文件，再交给制板厂制板。
从本质上讲，PCB软件的目的就是生成GERBER 文件和钻孔文件，所以至于在GERBER之前用什么软件无所谓。
GERBER文件是按层组织的，制板厂制板也是按层来做板，所以出GERBER还是比较接近生产实际的。
其实用PROTEL画完的板子交给制板厂之后也是要出GERBER的。
只不过PROTEL在中国大陆地区使用太多，制板厂为了方便用户就直接收PROTEL格式的文件了。
有的光绘机可直接读PROTEL 格式文件。
我觉得用ALLEGRO画完板子之后，最大的进步是把电路板当成一层一层看了。
评价一个PCB软件的好坏，据偶像翟博士说是看这个软件拉线的水平怎样，偶像说的，一定有道理。
沉思中。
1、操作快速入门：(1)、ALLEGRO使用的是先发出指令再执行选择的方式。
发出指令之后，要特别注意OPTION栏内的参数。
如执行MOVE指令，在OPTION里可以设置指令选项，在FIND一档里可以设置选择的对象，如设本次操作的对象为TEXT，或VIAS等。
Find的最下面的一栏是Find by name，它支持通配符查找象。
如果找不到某个元件的位置，可以用这个功能快速查找。
Visibility里用于设置开关当前显示的层，但不是很全。
(2)、SLIDE命令拉完线之后，用于移动导线。
它也可以一次SLIDE选择的所有导线。
这是画板后期最常用的一个命令。
(3)、MIRROR将元件从TOP层移动到BOTTOM层或移回来。
(2)、显示某些元件的飞线。
这个功能刚开始拉线的时候可以只看想看的元件飞线，你的眼前将出现一片红樱桃，绿芭蕉，特清楚。
操作：Display->Show Rats->Components(2)、经常使用的快捷键。
F9：全局显示，类似于AUTOCAD里的Z (空格)A(空格) ；F10：放大，相当于CAPTURE里的I；F11：缩小，相当于CAPTURE里的O；F12：更改对象属性。
这里的属性不同于一般的属性概念。
较常用的是FIXED，如果将些属性值设为TRUE，则此对象将被固定。
Shift + F5: Measure测距；(3)、有特色的命令。
A、 F3，OOPS：在一个操作中撤消一小步。
例如删除指令是一个操作，在这个操作中删除了许多封装，若要撤消删除前一个封装的操作，使用OOPS指令，如果要撤消整个删除操作，就用撤消指令。
B、 Tools->Utilities->Stoke Editor: 我最喜欢的一个工具。
它完成的功能是按住右键在屏幕上画图形，如果图形和已经设好的图形类似，则执行预定的功能。
这个功能很好玩。
My favorite !C、 Z-COPY ：将属于某一层的对象移动到另一层，并且可以放大或者缩小。
画板框的时候使用。
如画好了OUTLINE，要把这个范围COPY到Route Keepin层，用这个指令，就不用再画一遍。
(4)、Setup->Constrains设置DRC校验规则。
这个DRC校验的功能很强大。
Spacing rule set设置线线间距或线与焊盘间距等间距规则；Physical rule set 用于设置最小线宽等。
2、 ALLEGRO中的文件(1)、文件名：*.dra: ALLEGRO绘图的图形文件，供编辑用，不可被ALLEGRO数据库调用。
做一个封装、焊盘等都要有这种格式的文件；*.psm：封装文件，画好*.dra文件后，手动生成；(2)、库文件。
最好建一个自己的库，将搜索路径指向那里。
操作：Setup->User Preferences->PATH。
元件的管理方式与PROTEL不一样，所有元件和焊盘都以单独的文件存储起来的。
可以单独编辑。
3、 ALLEGRO中的层ALLEGRO里的层太多，以前认为PROTEL中的层已经够多得了，见了ALLEGRO之后，顿觉PROTEL中层真是太稀少了。
把思路拉到画PCB的目的中去，可以这样理解层：制板厂要什么层，PCB软件就生成什么层。
其它层起到的只是辅助作用。
以下几层是制板厂要的层：Silkscreen Top :Silkscreen Bottom :Top Layer ….Second Layer…..Bottom Layer :Soldermask Top :阻焊层顶层Soldermask Bottom : 阻焊层底层Pastemask Top :助焊层顶层。
助焊层对于只做两块板的用户来说是用不着的，用户自己焊就行。
这层用于批量生产。
Pastemask Bottom :助焊层底层。
Design*.drl：钻孔文件。
正片，负片的使用：电源和地层一般设为负片，负片的数据量少。
其它层要设为正片。
4、焊盘焊盘的制作过程中也要注意层的设置。
表贴的焊盘要加助焊层，通孔无此层。
在做焊盘的时候有可以设Silkscreen Top 、Silkscreen Bottom 、Soldermask Top、 Soldermask Bottom的大小，但实际上只需要设TOP就行了，BOTTOM层是不需要设置的。
使用过程中将位于顶层的封装MIRROR到底层之后，相关层的焊盘设置也自动移动到底层来了。
故做焊盘的时候，所有有关BOTTOM层的设置留空就行了。
各层的大小要特别注意：Drill Diameter是指实际钻孔的大小。
因制板过程中，孔的内壁要镀铜加锡，所以实际用的钻头可能要稍大一点。
Regular Pad 指正常的焊盘大小；Thermal Relief 指热焊盘大小；热焊盘是与大片地，电源相连的焊盘形状。
铺地层之后把Drawing Option->Display->Thermal Pads勾上就可以看到热焊盘了，这是检查热焊盘的的最好的方法。
若显示细十字，则表示热焊盘有问题，要重新检查热焊盘的设置。
热焊盘要自己做。
方法和做封装一样。
Anti Pad ：与大片地、电源不连时，孔的大小。
这个数值一定不可以设小了，小了就要和地、电源连在一起了。
一般情况下，Thermal Relief、Anti Pad的数值要一样大。
VIA推荐的数值是比Regular Pad大20MIL，Regular Pad比Drill Diameter大20MIL。