【数字电路课件】数字电子技术基础-6
合集下载
数字电子技术基础-第六章_时序逻辑电路(完整版)
T0 1
行修改，在0000 时减“1”后跳变 T1 Q0 Q0(Q3Q2Q1)
为1001，然后按
二进制减法计数
就行了。T2 Q1Q0 Q1Q0 (Q1Q2Q3 )
T3 Q2Q1Q0
50
能自启动
47
•时序图 5
分 频
10 分 频c
0
t
48
器件实例：74 160
CLK RD LD EP ET 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数
49
②减法计数器
基本原理：对二进 制减法计数器进
——74LS193
异步置数 异步清零
44
（采用T’触发器，即T=1）
CLKi
CLKU
i 1
Qj
j0
CLKD
i 1
Qj
j0
CLK0 CLKU CLKD
CLK 2 CLKU Q1Q0 CLK DQ1Q0
45
2. 同步十进制计数器 ①加法计数器
基本原理：在四位二进制 计数器基础上修改，当计 到1001时，则下一个CLK 电路状态回到0000。
EP ET 工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括C）
X 1 1 X 0 保持（C=0）
1 1 1 1 计数
39
同步二进制减法计数器 原理：根据二进制减法运算 规则可知：在多位二进制数 末位减1，若第i位以下皆为 0时，则第i位应翻转。
Y Q2Q3
数字电子技术第6章 时序逻辑电路
RD—异步置0端（低电平有效） 1 DIR—右移串行输入 1 DIL—左移串行输入 S0、S1—控制端 1 D0D1 D2 D3—并行输入
《数字电子技术》多媒体课件
山东轻工业学院
4、扩展：两片74LS194A扩展一片8位双向移位寄存器
《数字电子技术》多媒体课件
山东轻工业学院
例6.3.1的电路 （P276) 74LS194功能 S1S0=00,保持 S1S0=01,右移 S1S0=10,左移 S1S0=11,并入
（5）状态转换图
《数字电子技术》多媒体课件
山东轻工业学院
小结
1、时序逻辑电路的特点、组成、分类及描述方法； 2、同步时序逻辑电路的分析方法； 课堂讨论： 6.1，6.4
《数字电子技术》多媒体课件
山东轻工业学院
6.3 若干常用的时序逻辑电路
寄存器和移位寄存器 时序 逻辑电路 计数器 顺序脉冲发生器 序列信号发生器
移位寄存器不仅具有存储功能，且还有移位功能。 可实现串、并行数据转换，数值运算以及数据处理。 所谓“移位”，就是将寄存器所存各位数据，在每个移 位脉冲的作用下，向左或向右移动一位。
2、类型： 根据移位方向，分成三种：
左移 寄存器 (a) 右移 寄存器 (b) 双向 移位 寄存器 (c)
《数字电子技术》多媒体课件
学习要求 ：
* *
自学掌握
1. 掌握寄存器和移位寄存器的概念并会使用； 2. 掌握计数器概念，熟练掌握中规模集成计数器74161 和74160的功能，熟练掌握用160及161设计任意进制计 数器的方法。
《数字电子技术》多媒体课件
山东轻工业学院
6.3.1寄存器和移位寄存器
一、寄存器
寄存器是计算机的主要部件之一， 它用来暂时存放数据或指令。
数字电路技术基础全清华大学出版社PPT课件
《数字电子技术基础》
《数字电子技术基础》
电子课件
郑州大学电子信息工程学院 2020年6月16日
《数字电子技术基础》
第一章 逻辑代数基础
《数字电子技术基础》
1.1 概述
1.1.1 脉冲波形和数字波形
图1.1.1几种常见的脉冲波形，图(a)为 矩形波、图(b)为锯齿波、图(c)为尖峰波、 图(d)为阶梯波。
八进制有0~7个数码，基数为8，它的计数 规则是“逢八进一”。八进制一般表达式为
D 8 ki8i
《数字电子技术基础》
十六进制数的符号有0、1、2、…、8、9、 A、B、C、D、E和F，其中符号0~9与十进制符 号相同，字母A~F表示10~15。十六进制的计数 规则“逢十六进一”，一般表示形式为
D 16 ki 16 i
十进制数325.12用位置计数法可以表示为
D 1 0 3 1 2 2 0 1 1 5 0 1 0 1 0 1 1 0 2 1 20
任意一个具有n为整数和m为小数的二进制 数表示为
D 2 k n 1 2 n 1 k n 2 2 n 2 k 1 2 1 k 0 2 0 k 1 2 1 k m 2 m
14 2
12
4
10 8 6
• 0110 + 1010 =24 • 1010是- 0110对模24 （16） 的补码
《数字电子技术基础》
四、BCD码（Binary Coded Decimal）
8421BCD码与十进制数之间的转换是直接按位转 换，例如
(2.3 9 )D (001 10 0 . 0 01 0 )84 1 21 1 B
母A、B、C、…表示。其取值只有0或者l两 种。这里的0和1不代表数量大小，而表示两 种不同的逻辑状态，如，电平的高、低；晶 体管的导通、截止；事件的真、假等等。
《数字电子技术基础》
电子课件
郑州大学电子信息工程学院 2020年6月16日
《数字电子技术基础》
第一章 逻辑代数基础
《数字电子技术基础》
1.1 概述
1.1.1 脉冲波形和数字波形
图1.1.1几种常见的脉冲波形，图(a)为 矩形波、图(b)为锯齿波、图(c)为尖峰波、 图(d)为阶梯波。
八进制有0~7个数码，基数为8，它的计数 规则是“逢八进一”。八进制一般表达式为
D 8 ki8i
《数字电子技术基础》
十六进制数的符号有0、1、2、…、8、9、 A、B、C、D、E和F，其中符号0~9与十进制符 号相同，字母A~F表示10~15。十六进制的计数 规则“逢十六进一”，一般表示形式为
D 16 ki 16 i
十进制数325.12用位置计数法可以表示为
D 1 0 3 1 2 2 0 1 1 5 0 1 0 1 0 1 1 0 2 1 20
任意一个具有n为整数和m为小数的二进制 数表示为
D 2 k n 1 2 n 1 k n 2 2 n 2 k 1 2 1 k 0 2 0 k 1 2 1 k m 2 m
14 2
12
4
10 8 6
• 0110 + 1010 =24 • 1010是- 0110对模24 （16） 的补码
《数字电子技术基础》
四、BCD码（Binary Coded Decimal）
8421BCD码与十进制数之间的转换是直接按位转 换，例如
(2.3 9 )D (001 10 0 . 0 01 0 )84 1 21 1 B
母A、B、C、…表示。其取值只有0或者l两 种。这里的0和1不代表数量大小，而表示两 种不同的逻辑状态，如，电平的高、低；晶 体管的导通、截止；事件的真、假等等。
数字电子技术课件.ppt
个对应的二进制代码
• 普通编码器 • 优先编码器
《数字电子技术基础》
一、普通编码器
输
入
输出
• 特点：任何时 刻只允许输入 一个编码信号。
• 例：3位二进 制普通编码器
I0 I1
10 01 00 00
I2 I3 I4 I5
0 0 00 0 0 00 1 0 00 0 1 00
I6 I7 Y2 Y1 Y0
用电路进行实现
《数字电子技术基础》
集成译码器实例：74HC138
附加 控制端
S S3S2 S1
Yi' ( S mi )'
低电平 输出
74HC138的功能表：
《数字电子技术基础》
输
入
输
出
S1
S
' 2
S3'
A2
A1
A0
Y7' Y6' Y5' Y4' Y3'
Y2' Y1' Y0'
0
X
XXX1 1 1 1 1 1 1 1
变换（用MSI）； 或进行相应的描述（PLD） 五、画出逻辑电路图，或下载到PLD
根据功能要求 列真值表
填卡诺图化简逻辑函数
写最简与或式
用多种基本门设计逻辑电路
变为与非与非式 用与非门设计逻辑电路
《数字电子技术基础》
4.3 若干常用组合逻辑电路
4.3.1 编码器 • 编码：将输入的每个高/低电平信号变成一
I
' 0
I
' 7
I
6
I5'
I
' 4
I3'
I
• 普通编码器 • 优先编码器
《数字电子技术基础》
一、普通编码器
输
入
输出
• 特点：任何时 刻只允许输入 一个编码信号。
• 例：3位二进 制普通编码器
I0 I1
10 01 00 00
I2 I3 I4 I5
0 0 00 0 0 00 1 0 00 0 1 00
I6 I7 Y2 Y1 Y0
用电路进行实现
《数字电子技术基础》
集成译码器实例：74HC138
附加 控制端
S S3S2 S1
Yi' ( S mi )'
低电平 输出
74HC138的功能表：
《数字电子技术基础》
输
入
输
出
S1
S
' 2
S3'
A2
A1
A0
Y7' Y6' Y5' Y4' Y3'
Y2' Y1' Y0'
0
X
XXX1 1 1 1 1 1 1 1
变换（用MSI）； 或进行相应的描述（PLD） 五、画出逻辑电路图，或下载到PLD
根据功能要求 列真值表
填卡诺图化简逻辑函数
写最简与或式
用多种基本门设计逻辑电路
变为与非与非式 用与非门设计逻辑电路
《数字电子技术基础》
4.3 若干常用组合逻辑电路
4.3.1 编码器 • 编码：将输入的每个高/低电平信号变成一
I
' 0
I
' 7
I
6
I5'
I
' 4
I3'
I
《数字电子技术基础》第六版--门电路-1117省名师优质课赛课获奖课件市赛课一等奖课件
S
D
B
不论D、S间有无电压， 均无法导通，不能导电
第 章 门电路
3.3.1 MOS管旳开关特征 以N沟道增强型为例研究通电情况：
数字电子技术基础 第六版
2、添加垂直电压VGS
形成电场G—B,把衬底中旳电子吸引 到上表面，除复合外，剩余旳电子在 上表面形成了N型层（反型层）为D、 S间旳导通提供了通道。
VGS(th)称为阈值电压(开启电压）
第 章 门电路
数字电子技术基础 第六版
3.3.1 MOS管旳开关特征
MOS管输入特征和输出特征
① 输入特征：直流电流为0，看进去有一种输入电 容CI，对动态有影响。
② 输出特征： iD = f (VDS) 相应不同旳VGS下得一族曲线 。
第 章 门电路
3.3.1 MOS管旳开关特征 输出特征曲线（分三个区域）
第 章 门电路
3.2.2 二极管或门 二极管构成旳门电路旳缺陷
• 电平有偏移 • 带负载能力差
数字电子技术基础 第六版
• 只用于IC内部电路
第 章 门电路
集成门电路
数字电子技术基础 第六版
集成门电路
双极型 TTL (Transistor-Transistor Logic Integrated Circuit)
第 章 门电路
数字电子技术基础 第六版
3.3.2 CMOS反相器旳电路构造和工作原理 三、输入噪声容限
噪声容限－－衡量门电路旳抗干扰能力。 噪声容限越大，表白电路抗干扰能力越强。
测试表白：CMOS电路噪声容限VNH=VNL＝30％VDD，且 随VDD旳增长而加大。所以能够经过提升VDD来提升噪声容限
第 章 门电路
半导体基础知识（2）
数字电子技术基础6时序逻辑电路
Q* Q1 Q2 Q3 Q2Q3 3
Q1 Q3 * Q2 * Q1 * Y
输 出 方 程
Y Q2Q3
Q1 Y
CLK Q3 Q2
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0 0 0 1 1 1 0 0
0 1 1 0 0 1 0 0
1 0 1 0 1 0 0 0
DI 串行 输入
D Q3 Q D Q2 Q D Q1 D Q0 Q
0 0 0 0 0 0 1 1
0 0 0 0 0 1 0 1 0 缺少111为 0 1 1 初态的情况 1 0 0 1 0 1 1 1 0 1 1 1
0 0 0 0 0 0 1 1
7进制计数器
其中Q3Q2Q1为计数状态，Y为进位
我们可以把状态转换表表示为状态转换图的形式
/Y /0 /0
CLK Q3 0 1 0 0
*
Q
* 3
Q Q Q (Q )
1 2 3 0
C Q0Q3
设初态为0000
作状态转换图
可以看出这是一个异步十进制加法计数器！ 3. 检验其能否自动启动 ？
什么叫 “自动启动” ? 四个触发器本应有十六个稳定状态 ，可 上图电路的状态图中只有十个状态。如果由 于某种原因进入了其余的六个状态当中的任 一个状态，若电路能够自动返回到计数链 ( 即有效循环 ) ，人们就称其为能自动启动。
*6.2.3
异步时序逻辑电路的分析方法
例6.2.4 分析图6.2.10所示电路的逻辑功能。
1、写三大方程
驱 动 方 程 状 Q0 Q 0 cp0 Q 0 (cp0 ) * 态 Q1 Q 3 Q 1 (cp1 ) Q 3 Q 1 (Q0 ) * 方 Q2 Q 2 (cp2 ) Q 2 (Q1 ) 程 *
Q1 Q3 * Q2 * Q1 * Y
输 出 方 程
Y Q2Q3
Q1 Y
CLK Q3 Q2
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0 0 0 1 1 1 0 0
0 1 1 0 0 1 0 0
1 0 1 0 1 0 0 0
DI 串行 输入
D Q3 Q D Q2 Q D Q1 D Q0 Q
0 0 0 0 0 0 1 1
0 0 0 0 0 1 0 1 0 缺少111为 0 1 1 初态的情况 1 0 0 1 0 1 1 1 0 1 1 1
0 0 0 0 0 0 1 1
7进制计数器
其中Q3Q2Q1为计数状态，Y为进位
我们可以把状态转换表表示为状态转换图的形式
/Y /0 /0
CLK Q3 0 1 0 0
*
Q
* 3
Q Q Q (Q )
1 2 3 0
C Q0Q3
设初态为0000
作状态转换图
可以看出这是一个异步十进制加法计数器！ 3. 检验其能否自动启动 ？
什么叫 “自动启动” ? 四个触发器本应有十六个稳定状态 ，可 上图电路的状态图中只有十个状态。如果由 于某种原因进入了其余的六个状态当中的任 一个状态，若电路能够自动返回到计数链 ( 即有效循环 ) ，人们就称其为能自动启动。
*6.2.3
异步时序逻辑电路的分析方法
例6.2.4 分析图6.2.10所示电路的逻辑功能。
1、写三大方程
驱 动 方 程 状 Q0 Q 0 cp0 Q 0 (cp0 ) * 态 Q1 Q 3 Q 1 (cp1 ) Q 3 Q 1 (Q0 ) * 方 Q2 Q 2 (cp2 ) Q 2 (Q1 ) 程 *
数字电子技术基础
第六章数字电子技术基础1．学习目的:2．数字电路有什么特点？3．数字电路中的基本门电路和常见的复合门电路有哪些, 他们各有哪些逻辑功能, 常见的组合逻辑电路有哪些, 集成们电路的分类及其使用中的应注意哪些问题？第一节常见的触发器有哪些, 各有哪些逻辑功能, 寄存器和计数器各有什么功能？第二节什么是D/A转换器, 什么是A/D转换器, 他们常用产品各管脚引线的功能是什么,与8031单片机是怎样连接的？第三节概述电子技术电路分为两类: 模拟电路和数字电路。
一、数字电路和模拟电路相比, 具有抗干扰能力强、能耗低、便于集成等优点。
二、应用: 计算机、通信、工业自动化控制、家电等领域。
三、数字信号及数字电路电子电路中的信号分为模拟信号和数字信号两大类。
模拟信号是指电信号随时间而连续变化的, 处理模拟信号的电路称为模拟电路。
数字信号是不连续变化的脉冲信号, 处理数字信号的电路称为数字电路。
数字电路主要是研究脉冲信号的产生、变换、控制和对数字进行逻辑运算等, 因此数字电路又称为逻辑电路。
在生产与生活的实践中, 存在着大量相应的逻辑状态, 如开关的接通与断开、电灯的亮与暗、信号电平的高与低、脉冲的有和无等, 这些相应的状态, 可以用数字符号1和0表示, 分别称为逻辑1和逻辑0。
（0和1不是数量的大小, 只表示两种对立的状态。
在数字电路中, 这两种对立的状态分别用信号电平的高和低反映。
）四、数字电路按电路的组成结构可分为分立电路和集成电路, 其中集成电路又可分为小规模（SSI）、中规模（MSI）、大规模（LSI）和超大规模集成电路（VSI）；按电路所用的器件可分为双极型和MOS型；按电路的逻辑功能可分为逻辑电路和时序逻辑电路。
五、脉冲波形及参数常用的脉冲有矩形波和尖峰波等（1）脉冲幅度A（2）脉冲宽度tp（3）脉冲周期T（4）脉冲频率f六、二进制数字电路是采用二进制进行计数和运算的。
数字电路中的开关元件都具有两个稳定状态, 采用二进制可以将数码和电路的两个状态对应起来。
数字电子技术基础第六章触发器PPT课件
根据D触发器的逻辑功能，可以 画出其状态转换图，直观地表示
出触发器的状态转换过程。
典型应用案例分析
分频器
利用D触发器的存储功能，可以实现分频器电路。通过合理设置反馈网络，可以将输入信 号的频率降低到所需的分频系数。
序列信号发生器
通过级联多个D触发器，并设置不同的反馈网络，可以实现序列信号发生器。该电路可以 产生一系列具有特定时序关系的脉冲信号。
01
02
03
04
基本RS触发器
由两个与非门交叉耦合构成， 具有置0、置1和保持功能。
同步RS触发器
在基本RS触发器的基础上，引 入时钟信号CP，实现触发器的
同步翻转。
触发器的输入端
R（置0端）、S（置1端）和 CP（时钟信号输入端）。
触发器的输出端
Q和Q'（互补输出端）。
工作原理及逻辑功能
工作原理
序列信号发生器设计原理及实现方法
序列信号发生器定义
序列信号发生器是一种能够产生特定序列信号的电子器件， 具有信号发生、信号转换等功能。
序列信号发生器设计原理
利用触发器的状态转换特性和适当的逻辑电路，实现特定 序列信号的生成和输出。
序列信号发生器实现方法
采用移位寄存器或计数器等作为核心器件，通过适当的逻 辑电路实现序列信号的生成、转换和输出等操作。同时， 需要考虑信号的稳定性和可靠性等因素。
的使能状态。
工作原理及逻辑功能
工作原理
在CP上升沿到来时，触发器将输 入端D的电平状态存储到输出端 Q，并保持到下一个CP上升沿到
来之前。
逻辑功能
D触发器的逻辑功能可以用特性 方程来描述，即Q(n+1)=D。其 中，Q(n+1)表示下一个CP上升 沿到来时的输出状态，D表示输
出触发器的状态转换过程。
典型应用案例分析
分频器
利用D触发器的存储功能，可以实现分频器电路。通过合理设置反馈网络，可以将输入信 号的频率降低到所需的分频系数。
序列信号发生器
通过级联多个D触发器，并设置不同的反馈网络，可以实现序列信号发生器。该电路可以 产生一系列具有特定时序关系的脉冲信号。
01
02
03
04
基本RS触发器
由两个与非门交叉耦合构成， 具有置0、置1和保持功能。
同步RS触发器
在基本RS触发器的基础上，引 入时钟信号CP，实现触发器的
同步翻转。
触发器的输入端
R（置0端）、S（置1端）和 CP（时钟信号输入端）。
触发器的输出端
Q和Q'（互补输出端）。
工作原理及逻辑功能
工作原理
序列信号发生器设计原理及实现方法
序列信号发生器定义
序列信号发生器是一种能够产生特定序列信号的电子器件， 具有信号发生、信号转换等功能。
序列信号发生器设计原理
利用触发器的状态转换特性和适当的逻辑电路，实现特定 序列信号的生成和输出。
序列信号发生器实现方法
采用移位寄存器或计数器等作为核心器件，通过适当的逻 辑电路实现序列信号的生成、转换和输出等操作。同时， 需要考虑信号的稳定性和可靠性等因素。
的使能状态。
工作原理及逻辑功能
工作原理
在CP上升沿到来时，触发器将输 入端D的电平状态存储到输出端 Q，并保持到下一个CP上升沿到
来之前。
逻辑功能
D触发器的逻辑功能可以用特性 方程来描述，即Q(n+1)=D。其 中，Q(n+1)表示下一个CP上升 沿到来时的输出状态，D表示输
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Q
0 0 1 1 0 0 1 1
n 1
Q
n 0
Q
n 1 1
Q
n 1 0
Y
1 1 1 1 0 0 1 1
画状态图 时序图
0/1 00 01 1/0 1/0 1/1 1/1 11 10 0/1 (a) 状态图
0 1 0 1 0 1 0 1
0 1 1 0 1 0 0 1
1 0 1 0 1 0 1 0
4
n 1 X Qn Qn 1 Q 1 1 0 1 1 0 0 0 1 00 1 1 n1 n n Q Q 0 0 0 Q0 1 0 1 1 0
X
0 0 0 0 1 1 1 1
Q Q
0 0 1 1 0 0 1 1
Q
n 1 1
时序电路逻辑功能的表示方法
时序电路的逻辑功能可用逻辑表达式、状态表、状态图、 时序图4种方式表示，这些表示方法在本质上是相同的，可以 互相转换。 输出方程 逻辑表达式有： n n Yi Fi ( X1 , X2 ,, Xp ; Q1 , Q2 ,, Qn i 1,2,, m q)
n n n W G ( X , X , , X ; Q , Q , , Q j j 1 2 p 1 2 q ) j 1,2,, r n 1 n n , Q2 ,, Qn ) k 1,2,, t Qk Hk ( W1 , W2 ,, Wr ; Q1 q
Q0
FF1 1D C1
Q1
FF2 1D C1
Q2
D触发器的特性方程：
Q0
Q1
Q2
Q
n 1 Q2 D2 Q2n n 1 n Q D Q 1 1 1 n 1 n Q D Q 0 0 0
/0 101 /1 (b) 无效循环
状态图
(a)
有效循环
排列顺序：
Q Q Q
n 2
n 1
n 0
/Y
/0 /0 000→ 001→ 011 /1↑ ↓ /0 010 100← 110← 111 /0 /0 (a) 有效循环
/0 101 /1 (b) 无效循环
CP
时 序 图
Q0 Q1 Q2 Y
排列顺序：
CP Q3 Q2 Q1 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 0 0 0 0 1 1 1 1 0 0 0
Y 0 0 0 0 0 0 1 0 1 0
每经过七个时钟触发脉冲以 后输出端Y从高电平跳变为 低电平，且电路的状态循环 一次。 所以此电路具有对时钟信号 进行计数的功能，且计数容 量等于七，称为七进制计数 器。 若电路初态为111，代入方程 得： Q3Q2Q1=000，Y=1
Q
n 1 0
Y
1 1 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0 1 1 0 1 0 0 1
1 0 1 0 1 0 1 0
n1 n n Q1 X Q0 Q1 n1 n Q Q 0 0 n Y X Q1
输入
现
态
次
态
输出
X
0 0 0 0 1 1 1 1
计算、列状态表
现
n 2 n 1
态
n 0
次
态
n 1 1
输出
n 1 0
Q Q Q
0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1
Q
0 0 1 1 0 0 1 1
n 1 2
Q
Q
Y
Q n 1 Q n 1 2 n1 n Q Q 1 0 n1 n Q Q 2 0
Y
CP
Q0
Q1
1
同步时序电路，时钟方程省去。 输出方程：
n n Y XQ1 X Q1
输出与输入有关，为 米利型时序电路。
驱动方程：
n T1 X Q 0 T0 1
2 T触发器的特性方程：
求状态方程
Q
n 1
TQ
n
将各触发器的驱动方程代入， 即得电路的状态方程：
状态转换图：
000 /1 111
/0 /1 110
001
/0
010
/0
011 /0
Q3 Q2 Q1
/0
101
/0
100
代表状态
→代表转换方向，输入变量取值写出斜线之上，输出值写在斜线 之下。
时序图：
CP t
Q1
Q2
t
Q3
t
Y
t
t
例
X “1”
FF0 1T C1
Q0
FF1 =1 1T C1 Q1
&
例
写出电路的驱动方程、状态方程和输出方程，画出电路 的状态转换图，并分析电路的逻辑功能。
驱动方程： 状态方程：
D 1 Q 1 D 2 A Q 1 Q 2
n1 Q1 D1 Q 1 1 Qn D 2 A Q1 Q 2 2
…
P265例
FF0
例
CP
1D C1
第六章
6.1 6.2 6.3
时序逻辑电路
时序逻辑电路的分析方法 时序逻辑电路的设计方法 若干常用的时序逻辑电路
时序电路的特点
X1 … … Xp 组合电路 Q1 Qt 存储电路 … … Y1 Ym 输入 输出
W1 Wr
时序电路在任何时刻的稳定输出，不仅与该时刻 的输入信号有关，而且还与电路原来的状态有关。
例:做出下图此时序逻辑电路的状态转换表,状态转换图和 时序图
1J F 1 C 1 1K
Q
1J F 2 C 1 & 1K
Q
1J F 3 C 1 1K
Q
&
1
Y
C P
1J
Q
1J F 2 C 1 & 1K
Q
1J F 3 C 1 1K
Q
&
1
Y
①根据图可写出电路的驱动 方程： J1=Q2nQ3n ，K1=1 J2=Q1n ，K2=Q1n Q3n J3=Q1n Q2n ，K3=Q2n
Q n 1 J Q n KQ n
n K 2 Q1 n K 1 Q0
J Qn 2 1 将各触发器的驱动方程代入， n J Q 1 0 即得电路的状态方程： n J Q 2 0
K 0 Qn 2
Q n 1 J Q n K Q n Q n Q n Q n Q n Q n 2 2 2 2 1 2 1 2 1 2 n 1 n n n n n n n Q J Q K Q Q Q Q Q Q 1 1 1 1 1 0 1 0 1 0 n 1 n n n n n n n Q J Q K Q Q Q Q Q Q 0 0 0 0 2 0 2 0 2 0
状态方程 驱动方程
时序电路的分类
（1）根据时钟分类 同步时序电路中，各个触发器的时钟脉冲相同，即电路 中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态 只改变一次。 异步时序电路中，各个触发器的时钟脉冲不同，即电路 中没有统一的时钟脉冲来控制电路状态的变化，电路状态改 变时，电路中要更新状态的触发器的翻转有先有后，是异步 进行的。 （2）根据输出分类 米利(Mealy)型时序电路的输出不仅与现态有关，而且还 决定于电路当前的输入。 穆尔(Moore)型时序电路的输出仅决定于电路的现态，与 电路当前的输入无关；或者根本就不存在独立设置的输出， 而以电路的状态直接作为输出。
Q Q Q
n 2
n 1
n 0
/Y
/0 /0 000→ 001→ 011 /1↑ ↓ /0 010 100← 110← 111 /0 /0 (a) 有效循环 (b)
/0 101 /1 无效循环
5
电 路 功 能
000→001→011→111→110→100→000→… 所以这是一个扭环形计数器。当对第6个脉冲计数时， 计数器又重新从000开始计数，并产生输出Y＝1。
第六章
6.1 6.2 6.3
时序逻辑电路
时序逻辑电路的分析方法 时序逻辑电路的设计方法 若干常用的时序逻辑电路
时序电路的分析步骤：
1
电路图
驱动方程和 输出方程
2
状态方程
3
判断电路 逻辑功能
5
状态图、状态 表或时序图
4
计算
例
& FF0 1J C1 1K CP Q0 FF1 1J C1 1K Q1 FF2 1J C1 1K Q2
n n Y Q1 Q2
0 1 0 1 0 1 0 1
0 1 0 1 0 1 0 1
1 1 1 1 0 0 0 0
0 0 0 0 1 1 0 0
现
n 2 n 1
态
n 0
次
态
n 1 1
输出
n 1 0
Q Q Q
0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1
Q
0 0 1 1 0 0 1 1
Q0
FF1 1D C1
Q1
FF2 1D C1
Q2
Q0
Q1
Q2
1
异步时序电路，时钟方程：
写 方，CP 0 CP
电路没有单独的输出，为穆尔型时序电路。 驱动方程：
D2 Q2n， D1 Q1n， D0 Q0n
2
求状态方程
FF0 CP 1D C1
3
n+1 n 1 n n 1 Q 0Q 1 Q2 2 =1 2 n n 1 n n+1 1 Q Q Q1 = 0 0 0 1 1 =1 Q 1 n 1 n n+1 n 1 Q Q 0 = 2 Q 0 1 =1 = 0 0 Q 0 1 0 0 n n Y 0 Q Q Y 1 1 0 0 Y = 1 0 1 = 0 1 2