数字电子技术基础 教学课件全套课件
合集下载
数字电子技术基础全套ppt课件
输出方程
Y ( A Q ( 1 Q 2 ) ( A Q 1 Q 2 ) ) A Q 1 Q 2 A Q 1 Q 2
③计算、 列状态转
换表
Y 输A 入Q 1 Q 2 现A Q 态1 Q 2
A Q2 Q1
次
Q2*
态
Q1*
00 0
01
00 1
10
01 0
11
QQ102*1*AQ01 1 Q1
双向移位寄存器
2片74LS194A接成8位双向移位寄存器
用双向移位寄存器74LS194组成节日彩灯控制电路
1k
LED 发光 二极管
Q=0时 LED亮
+5V
RD Q0 DIR D0
Q1
Q2
Q3 S1
74LS194
S0
D1 D2 D3 DIL CLK +5V
RD Q0 DIR D0
Q1
Q2
Q3 S1
二.一般掌握的内容：
（1）同步、异步的概念，电路现态、次态、有效 状态、无效状态、有效循环、无效循环、自启动的 概念，寄存的概念；
（2）同步时序逻辑电路设计方法。
6.1 概述
一、组合电路与时序电路的区别
1. 组合电路： 电路的输出只与电路的输入有关， 与电路的前一时刻的状态无关。
2. 时序电路：
电路在某一给定时刻的输出
1 0 Q2
0 1
0 1
10 1
00
11 0
01
11 1
10
输出
Y
0 0 0 1 1 0 0 0
Q Q2*1*D D21A Q1 Q1 Q2
YA Q 1 Q 2A Q 1 Q 2
转换条件
Y ( A Q ( 1 Q 2 ) ( A Q 1 Q 2 ) ) A Q 1 Q 2 A Q 1 Q 2
③计算、 列状态转
换表
Y 输A 入Q 1 Q 2 现A Q 态1 Q 2
A Q2 Q1
次
Q2*
态
Q1*
00 0
01
00 1
10
01 0
11
QQ102*1*AQ01 1 Q1
双向移位寄存器
2片74LS194A接成8位双向移位寄存器
用双向移位寄存器74LS194组成节日彩灯控制电路
1k
LED 发光 二极管
Q=0时 LED亮
+5V
RD Q0 DIR D0
Q1
Q2
Q3 S1
74LS194
S0
D1 D2 D3 DIL CLK +5V
RD Q0 DIR D0
Q1
Q2
Q3 S1
二.一般掌握的内容：
（1）同步、异步的概念，电路现态、次态、有效 状态、无效状态、有效循环、无效循环、自启动的 概念，寄存的概念；
（2）同步时序逻辑电路设计方法。
6.1 概述
一、组合电路与时序电路的区别
1. 组合电路： 电路的输出只与电路的输入有关， 与电路的前一时刻的状态无关。
2. 时序电路：
电路在某一给定时刻的输出
1 0 Q2
0 1
0 1
10 1
00
11 0
01
11 1
10
输出
Y
0 0 0 1 1 0 0 0
Q Q2*1*D D21A Q1 Q1 Q2
YA Q 1 Q 2A Q 1 Q 2
转换条件
数字电子技术基础教学课件PPT
小结
日常生活中使用十进制，但在计算机中基本上使用二进制， 有时也使用八进制或十六进制。利用权展开式可将任意进制数
常用的几种 BCD 码
十进 制数 8421 BCD码 2421 BCD码 5121 BCD码 余 3码 余3 循环码
0 1 2 3 4 5 6 7 8 9
0000 0001 0010 0011 0100 0101 0110 0111 1000 1001
0000 0001 0010 0011 0100 1011 1100 1101 1110 1111
注意：如无特别说明，本课程中的BCD码一概指组合的8421BCD码。
格雷码（Gray）
任意两个相邻码组之间只有一位码元不同（0和最大 数之间也只有一位不同），因此格雷码也称为循 环码；这种编码在形成和传输时不易出错。
比如：十进制3转换为4时，对应二进制的每一位变化，都会产
生很大的尖峰电流脉冲
上述编码方式是针对 “一位” 十进制数字而言的，一个多位的十进制数 与相应的8421BCD码之间的转换关系如下例所示： 3 0 9 1 十进制数：
对应的8421BCD码：
0011
0000
1001
0001
这样得到的BCD码在存放或处理时有两种格式： • 组合BCD码格式：每位十进制数字对应的BCD编码以四个二进制位来存放； （3091）10＝（0011 0000 1001 0001）BCD • 非组合BCD码格式：每位十进制数字对应的BCD编码以八个二进制位来存放， 其中低四位存放真正的BCD码，高四位根据具体应用的不同定义为不同的 值 —— 如无特殊要求，高四位通常为全0； （3091）10＝（00000011 00000000 00001001 00000001）BCD
《数字电子技术基础》(第四版)
CPLD结构特点
CPLD（复杂可编程逻辑器件）是一种基于乘积项的可编程逻辑器件，具有简单的结构和较快 的处理速度。它采用与或阵列（AND-OR Array）来实现逻辑功能，适用于中小规模的数字 电路设计。
FPGA与CPLD比较
FPGA和CPLD在结构、性能和适用场景上有所不同。FPGA具有更高的逻辑密度和更灵活 的可编程性，适用于大规模的数字电路设计和复杂的算法实现；而CPLD则具有更简单的 结构和更快的处理速度，适用于中小规模的数字电路设计和控制应用。
容量和提高存取速度
应用实例
如计算机的内存条就是采用RAM 存储器进行扩展的；而一些嵌入 式系统中则采用ROM存储器来
存储固件和程序代码等
发展趋势
随着科技的不断发展，存储器的 容量不断增大，存取速度不断提 高，功耗不断降低，未来存储器 将更加智能化、高效化和绿色化
05 可编程逻辑器件与EDA技 术
PLD可编程逻辑器件概述
要点一
PLD定义与分类
可编程逻辑器件（PLD）是一种通用集 成电路，用户可以通过编程来配置其逻 辑功能。根据结构和功能的不同，PLD 可分为PAL、GAL、CPLD、FPGA等类 型。
要点二
PLD基本结构
PLD的基本结构包括可编程逻辑单元 、可编程互连资源和可编程I/O单元 等。其中，可编程逻辑单元是实现逻 辑功能的基本单元，可编程互连资源 用于实现逻辑单元之间的连接，可编 程I/O单元则负责与外部电路的连接 。
逻辑代数法
利用逻辑代数化简和变换电路 表达式
图形化简法
利用卡诺图化简电路
பைடு நூலகம்
状态转换表
列出电路的状态转换过程，便 于分析和理解电路功能
状态转换图
以图形方式表示电路的状态转 换过程，直观易懂
CPLD（复杂可编程逻辑器件）是一种基于乘积项的可编程逻辑器件，具有简单的结构和较快 的处理速度。它采用与或阵列（AND-OR Array）来实现逻辑功能，适用于中小规模的数字 电路设计。
FPGA与CPLD比较
FPGA和CPLD在结构、性能和适用场景上有所不同。FPGA具有更高的逻辑密度和更灵活 的可编程性，适用于大规模的数字电路设计和复杂的算法实现；而CPLD则具有更简单的 结构和更快的处理速度，适用于中小规模的数字电路设计和控制应用。
容量和提高存取速度
应用实例
如计算机的内存条就是采用RAM 存储器进行扩展的；而一些嵌入 式系统中则采用ROM存储器来
存储固件和程序代码等
发展趋势
随着科技的不断发展，存储器的 容量不断增大，存取速度不断提 高，功耗不断降低，未来存储器 将更加智能化、高效化和绿色化
05 可编程逻辑器件与EDA技 术
PLD可编程逻辑器件概述
要点一
PLD定义与分类
可编程逻辑器件（PLD）是一种通用集 成电路，用户可以通过编程来配置其逻 辑功能。根据结构和功能的不同，PLD 可分为PAL、GAL、CPLD、FPGA等类 型。
要点二
PLD基本结构
PLD的基本结构包括可编程逻辑单元 、可编程互连资源和可编程I/O单元 等。其中，可编程逻辑单元是实现逻 辑功能的基本单元，可编程互连资源 用于实现逻辑单元之间的连接，可编 程I/O单元则负责与外部电路的连接 。
逻辑代数法
利用逻辑代数化简和变换电路 表达式
图形化简法
利用卡诺图化简电路
பைடு நூலகம்
状态转换表
列出电路的状态转换过程，便 于分析和理解电路功能
状态转换图
以图形方式表示电路的状态转 换过程，直观易懂
数字电子技术PPT全套课件
A B C D A B C D A B C D A B C D
第1章 逻辑代数基础
1.2.3 逻辑代数的基本公式、常用公式和基本定理
八进制：由0、1…7八个数码组成，进位规则是逢八进一， 计数基数为8，其按权展开式为。 例如：
D k i 8i
1 0 -1 33 . 1 3 3 1 8 8 8 8
第1章 逻辑代数基础
十六进制：由0、1…9、A、B…F十六个数码组成，进位规 则是逢十六进一，计数基数为16，其按权展开式
逻辑函数：当输入变量取值确定之后，输出变量取值便随之 而定，输出变量和输入变量之间是一种函数关系。
逻辑函数的表示方法：逻辑真值表、逻辑函数式、逻辑图和 卡诺图。 1.逻辑函数的表示方法 （1）逻辑真值表：是由输出变量取值与对应的输入变量取 值所构成的表格。列写方法是： a) 找出输入、输出变量，并用相应的字母表示； b)逻辑赋值。 c)列真值表。
第1章 逻辑代数基础
[例1-1] 将函数式化成最小项和的形式。
解：
Y ABC BD ABC D
ABC D D A A B C C D ABC D ABC D ABC D ABC D ABCD ABC D ABCD ABC D m9 m8 m5 m7 m13 m15 m10 m5 , m7 , m8 , m9 , m10 , m13 , m15 m5,7,8,9,10,13,15
a)找出真值表中使函数值为1的输入变量取值；
b）每个输入变量取值都对应一个乘积项，变量取值为1，用 原变量表示，变量取值为0，用反变量表示。 c)将这些乘积项相加即可。
数字电子技术基础全套课件ppt
二进制 补码的 形式编 码
经 营 者 提 供 商品或 者服务 有欺诈 行为的 ，应当 按照消 费者的 要求增 加赔偿 其受到 的损失 ，增加 赔偿的 金额为 消费者 购买商 品的价 款或接 受服务 的费用
二、直接A/D转换器
并联比较型
0≤vi ＜ VREF/15 时，7个比较 器输出全为0， CP 到来后，7 个触发器都置 0。经 编码器编码后 输出的二进制 代 码 为 d2d1d0 ＝000。
教学内容
§11.1 概述 §11.2 D/A转换器 §11.3 A/D转换器
教学要求
1、掌握DAC和ADC的定义及应用； 2、了解DAC的组成、倒T型电阻网络、集 成D/A转换器、转换精度及转换速度； 3、了解ADC组成、逐次逼近型A/D转换器、 积分型A/D转换器、转换精度及转换速度。
11.1 概述
取 1 8
取 2 15
最大量化误差为 △，即1／8V
最大量化误差为 1/2△，即1／15V
经 营 者 提 供 商品或 者服务 有欺诈 行为的 ，应当 按照消 费者的 要求增 加赔偿 其受到 的损失 ，增加 赔偿的 金额为 消费者 购买商 品的价 款或接 受服务 的费用
对双极性模拟电压的量化和编码
由于V-≈V+=0,所以开关S合到哪一边，都相当 于接到了“地”电位，流过每条电路的电流始终不 变。可等效为：
经 营 者 提 供 商品或 者服务 有欺诈 行为的 ，应当 按照消 费者的 要求增 加赔偿 其受到 的损失 ，增加 赔偿的 金额为 消费者 购买商 品的价 款或接 受服务 的费用
i2 Id34 Id28 Id11Id 60 取RF=R
CB7520电路原理图
经 营 者 提 供 商品或 者服务 有欺诈 行为的 ，应当 按照消 费者的 要求增 加赔偿 其受到 的损失 ，增加 赔偿的 金额为 消费者 购买商 品的价 款或接 受服务 的费用
经 营 者 提 供 商品或 者服务 有欺诈 行为的 ，应当 按照消 费者的 要求增 加赔偿 其受到 的损失 ，增加 赔偿的 金额为 消费者 购买商 品的价 款或接 受服务 的费用
二、直接A/D转换器
并联比较型
0≤vi ＜ VREF/15 时，7个比较 器输出全为0， CP 到来后，7 个触发器都置 0。经 编码器编码后 输出的二进制 代 码 为 d2d1d0 ＝000。
教学内容
§11.1 概述 §11.2 D/A转换器 §11.3 A/D转换器
教学要求
1、掌握DAC和ADC的定义及应用； 2、了解DAC的组成、倒T型电阻网络、集 成D/A转换器、转换精度及转换速度； 3、了解ADC组成、逐次逼近型A/D转换器、 积分型A/D转换器、转换精度及转换速度。
11.1 概述
取 1 8
取 2 15
最大量化误差为 △，即1／8V
最大量化误差为 1/2△，即1／15V
经 营 者 提 供 商品或 者服务 有欺诈 行为的 ，应当 按照消 费者的 要求增 加赔偿 其受到 的损失 ，增加 赔偿的 金额为 消费者 购买商 品的价 款或接 受服务 的费用
对双极性模拟电压的量化和编码
由于V-≈V+=0,所以开关S合到哪一边，都相当 于接到了“地”电位，流过每条电路的电流始终不 变。可等效为：
经 营 者 提 供 商品或 者服务 有欺诈 行为的 ，应当 按照消 费者的 要求增 加赔偿 其受到 的损失 ，增加 赔偿的 金额为 消费者 购买商 品的价 款或接 受服务 的费用
i2 Id34 Id28 Id11Id 60 取RF=R
CB7520电路原理图
经 营 者 提 供 商品或 者服务 有欺诈 行为的 ，应当 按照消 费者的 要求增 加赔偿 其受到 的损失 ，增加 赔偿的 金额为 消费者 购买商 品的价 款或接 受服务 的费用
数字电子技术基础全套课件-3
为什么需要OD门？ 普通与非门输出不能 直接连在一起实现“线与”！
1
A B C D
Y 0
产 生 一 个 很 大 的 电 流
Y ( AB) (CD)
需将一个MOS管的漏极开路构成OD门。
A B Y
Y ( A B)
OD输出与非门的逻辑符号及函数式
OD门输出端可直接连接实现线与。
VDD RL A B C D 需加一上 拉电阻
三、MOS管的基本开关电路
当vI=vGS<VGS(th)时，MOS管工作在截止区。D-S间 相当于断开的开关，vO≈vDD.
当vI>VGS(th)且vI继续升高时，MOS管工作在可变 电阻区。MOS管导通内阻RON很小，D-S间相当于闭合 的开关,vO≈0。
四、MOS管的四种基本类型
D G S N沟道增强型
能上有与门、或门、非门、与非门、或非门、与或
非门、异或门等。
正逻辑：高电平表示逻辑1、低电平表示逻辑0。 负逻辑：高电平表示逻辑0、低电平表示逻辑1。
获得高、低电平的基本方法：利用半导体开关元件的
导通、截止（即开、关）两种工作状态。
3.2
§3.2.1
半导体二极管门电路
半导体二极管的开关特性
iD (mA) Ui<0.5V时，二极管 截止，iD=0。 IF
uY
0.7V 0.7V 0.7V 3.7V
3V
D1 A D2 B
Y
0V
A
0 0 1 1
B
0 1 0 1
Y
0 0 0 1
Y=A· B
A B Y
§3.2.3
二极管或门
uA uB
0V 0V 0V 3V 3V 0V 3V 3V
1
A B C D
Y 0
产 生 一 个 很 大 的 电 流
Y ( AB) (CD)
需将一个MOS管的漏极开路构成OD门。
A B Y
Y ( A B)
OD输出与非门的逻辑符号及函数式
OD门输出端可直接连接实现线与。
VDD RL A B C D 需加一上 拉电阻
三、MOS管的基本开关电路
当vI=vGS<VGS(th)时，MOS管工作在截止区。D-S间 相当于断开的开关，vO≈vDD.
当vI>VGS(th)且vI继续升高时，MOS管工作在可变 电阻区。MOS管导通内阻RON很小，D-S间相当于闭合 的开关,vO≈0。
四、MOS管的四种基本类型
D G S N沟道增强型
能上有与门、或门、非门、与非门、或非门、与或
非门、异或门等。
正逻辑：高电平表示逻辑1、低电平表示逻辑0。 负逻辑：高电平表示逻辑0、低电平表示逻辑1。
获得高、低电平的基本方法：利用半导体开关元件的
导通、截止（即开、关）两种工作状态。
3.2
§3.2.1
半导体二极管门电路
半导体二极管的开关特性
iD (mA) Ui<0.5V时，二极管 截止，iD=0。 IF
uY
0.7V 0.7V 0.7V 3.7V
3V
D1 A D2 B
Y
0V
A
0 0 1 1
B
0 1 0 1
Y
0 0 0 1
Y=A· B
A B Y
§3.2.3
二极管或门
uA uB
0V 0V 0V 3V 3V 0V 3V 3V
《数字电子技术基础》第六版--门电路-1117省名师优质课赛课获奖课件市赛课一等奖课件
S
D
B
不论D、S间有无电压， 均无法导通，不能导电
第 章 门电路
3.3.1 MOS管旳开关特征 以N沟道增强型为例研究通电情况：
数字电子技术基础 第六版
2、添加垂直电压VGS
形成电场G—B,把衬底中旳电子吸引 到上表面，除复合外，剩余旳电子在 上表面形成了N型层（反型层）为D、 S间旳导通提供了通道。
VGS(th)称为阈值电压(开启电压）
第 章 门电路
数字电子技术基础 第六版
3.3.1 MOS管旳开关特征
MOS管输入特征和输出特征
① 输入特征：直流电流为0，看进去有一种输入电 容CI，对动态有影响。
② 输出特征： iD = f (VDS) 相应不同旳VGS下得一族曲线 。
第 章 门电路
3.3.1 MOS管旳开关特征 输出特征曲线（分三个区域）
第 章 门电路
3.2.2 二极管或门 二极管构成旳门电路旳缺陷
• 电平有偏移 • 带负载能力差
数字电子技术基础 第六版
• 只用于IC内部电路
第 章 门电路
集成门电路
数字电子技术基础 第六版
集成门电路
双极型 TTL (Transistor-Transistor Logic Integrated Circuit)
第 章 门电路
数字电子技术基础 第六版
3.3.2 CMOS反相器旳电路构造和工作原理 三、输入噪声容限
噪声容限－－衡量门电路旳抗干扰能力。 噪声容限越大，表白电路抗干扰能力越强。
测试表白：CMOS电路噪声容限VNH=VNL＝30％VDD，且 随VDD旳增长而加大。所以能够经过提升VDD来提升噪声容限
第 章 门电路
半导体基础知识（2）
数电基础ppt课件(2024版)
或：103.45=1×100+0×10+3×1+4×0.1+5×0.01
*
2、二进制
计数的基数是2，进位规则是“逢二进一”
其中ki是第i位的数码（0或1）2i 称为第i 位的权
如：(1010.11)2=1×23+0×22+1×21+0×20 +1×2-1+1×2-2=（10.75)10
与（AND）
或（OR）
非（NOT）
A
B
Y
A
B
Y
A
Y
0 0 0
0 1 0
1 0 0
1 1 1
0 0 0
0 1 1
1 0 1
1 1 1
0 1
1 0
1.逻辑真值表
（二）逻辑运算的描述
2.逻辑表达式
3.逻辑符号
*
以上定律可以用真值表证明，也可以用公式证明。例如， 证明加对乘的分配律A+BC=(A+B)(A+C)。 证： (A+B)(A+C)= (A+B)A+ (A+B)C =A·A+A·B+A·C+B·C =A+AB+AC+BC =A(1+B+C)+BC=A+BC 因此有 A+BC=(A+B)(A+C)
A
B
Y
0 0 1
与非
或非
异或
同或
0 1 1
1 0 1
1 1 0
只有输入都是1时,输出才是0
A
B
Y
0 0 1
0 1 0
1 0 0
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
若在数字电路中采用十进制，必须 要有十个电路状态与十个记数码相对应。 这样将在技术上带来许多困难，而且很 不经济。
（2）二进制： 以二为基数的记数体制 表示数的两个数码： 0, 1 遵循逢二进一的规律 如 1 + 1 = 10
i （N） K 2 i B
（1001) B = 1 23 0 22 0 21 1 20 = ( 9 ) 10 = ( 1001 ) 2
1, 2, 3, 4, 5, 6, 7, 8, 9, 0
遵循逢十进一的规律 143.75= 1102 4 101 3 100 7 101 5 102
一个十进制数数 N可以表示成： 第I位的系数 第I位的权
( N ) D Ki 10i
表示方法： 123.4D 或 （123.4）10
模拟信号
随时间连续变化的信号
数字信号
时间和幅度都是离散的
模拟信号：
正弦波信号 u t u t
研究模拟信号时，我们注重电路 输入、输出信号间的大小、相位关系。 相应的电子电路就是模拟电路，包括 交直流放大器、滤波器、信号发生器 等。
在模拟电路中，晶体管一般工作 在放大状态。
数字信号：
数字信号 产品数量的统计。 数字表盘的读数。 数字电路信号： u t
… … 取整数 0 … … K-1
… … 取整数 0 … … K-2
… … 取整数 1 … … K-3
小数部分乘2取整的过程，不一定能使最后乘积 为0，因此转换值存在误差。通常在二进制小数 的精度已达到预定的要求时，运算便可结束。
例： (0.654)D=( 0.101001 )B
0. 654 × 2 1.308 0.308 × 2 0.616 0.616 × 2 1.232 0. 232 × 2 0.464 0.464 × 2 0.928 0.928 × 2 1. 856
研究数字电路时注重电路输出、输 入间的逻辑关系，因此不能采用模 拟电路的分析方法。主要的分析工 具是逻辑代数，电路的功能用真值 表、逻辑表达式或波形图表示。
在数字电路中，晶体管工作在开关 状态下，即工作在饱和状态或截止 状态。
1.1.2 数制 ---- 数的构成以及进位规则 （1）十进制： 以十为基数的记数体制 表示数的十个数码：
§1.1 §1.2 §1.3 §1.4 §1.5 §1.6 §1.7 概述 逻辑代数的基本运算 逻辑代数的基本公式和常用公式 逻辑代数的基本定理 逻辑函数及其表示方法 逻辑代数的公式化简法 逻辑代数的卡诺图化简法
§1.8
具有无关项的逻辑函数及其化简
§ 1.1 概述
1.1.1 数字信号和模拟信号 电 子 电 路 中 的 信 号
= ( 101 ) D
（b）十进制与二进制之间的转换： 整数部分除以2，余数是二进制 数的K0 ，然后依次用2除所得的商， 余数依次是K1、K2、…… 、Kn 。转 换结果为（ K n、Kn-1 … K0 ）2 。 小数部分乘以2，整数是二进制 数的K-1 ，然后依次用2乘所得的积， 整数依次是K-2、K-3、…… K-m 。转 换结果为（ K -1K-2 … K-m ）2 。
0 1 2 3 4 5 6 7
8 9 10 11 12 13 14 15
1000 1001 1010 1011 1100 1101 1110 1111
8 9 A B C D E F
（4）数制转换
二进制
十进制
十进制
二进制
二进制
十六进制
十六进制
二进制
（a）二进制与十进制之间的转换： 转换方法：按权(或多项式)展开相加 例：( 1001 ) 2 = 1 23 0 22 0 21 1 20 =(9)D 例：( 1101.01 ) 2
例：
(25)D=( 11001 )B 余 1 K0
转换过程：
2 2 25 12 6 3 1
余 0 K1
余 0 K2 余 1 K3 余 1 K4
2 2
2
0
例： (0.125)D=( 0.001
)B
转换过程：
0. 125 × 2 0.250 0.250 × 2 0.500 0.500 × 2 1.000
数字电子技术基础
信息科学与工程学院· 基础电子
第一章 逻辑代 数学方法。
首先介绍了数制和码制的概念、逻 辑代数的三种基本运算、逻辑代数的常 用公式和重要定理，然后讲述逻辑函数 及其表示方法，最后重点介绍如何应用 这些公式和定理化简逻辑函数。
第一章 逻辑代数基础
取整数 1 … K-1
取整数 0 … K-4
取整数 0 … K-2 取整数 1 … K-3
取整数 0 … K-5 取整数 1 … K-6
i （N） K 16 i H
(4E6)H = 4162+14 161+6 160 = ( 1254 ) D 三种常用进制对应表
十（D） 二（B） 十六（H） 十（D） 二（B） 十六（H）
0 1 2 3 4 5 6 7
0000 0001 0010 0011 0100 0101 0110 0111
1 23 1 22 0 21 1 20 0 21 1 22
= ( 13.25 ) 10
同理，若将任意进制数转换为十进 制数，只需将数（N）R写成按权R 展开的多项式表示式，并按十进制 规则进行运算， 便可求得相应的 十进制数（N）10。
例：( 145 ) 8 = 1 82 4 81 5 80
用电路的两个状态---开关来表示 二进制数，易于物理实现；操作 简单，运算方便；可靠性高，抗 干扰能力强；逻辑设计方便。
位数较多，不好读、不易记，使 用不便。
（3）十六进制：以十六为基数的记数体制 十六进制记数码： 0,1, 2, 3, 4, 5, 6, 7, 8, 9, A(10), B(11), C(12), D(13), E(14), F(15) 遵循逢十六进一的规律 如 F + 1 = 10 表示方法： 2A.FFH 或 （2A.FF）16