CCD图像传感器拖尾的研究

1 前言
由于电荷耦合器件 (CCD ) 摄像机所具有的各种 突出优点, 数十年来取得了惊人的发展速度, CCD 摄像机的应用已深入到各个领域。CCD 传感器有多 种, 按光谱范围分为普通可见光 CCD 和非可见光
CCD 传感器, 如红外 CCD 芯片 ( 红外焦平面阵列器
2 CCD 器件简介
211 CCD 原理
光区的 CCD 一直处于光收集 ( 光积分) 状态, 当然加 入电子快门可以改变光积分时间的长短, 那是通过 调整驱动时序, 人为地在遮光期间将探测器已经收 集到的光信号泄放掉, 但是在快转期间感光区的光 敏元还处于感光状态, 位于成像区前一行的光敏元 就会对成像区后一行的光敏元造成影响, 形成垂直 拖尾现象。 整帧图像的反差不大, 垂直拖尾现象不太 明显。 如果反差过大, 出现局部的亮区域, 并且亮区 域位于图像的上部分, 会对亮区以下的图像造成严 重干扰, 形成较为明显的拖尾, 如图 4 所示天花板上 的日光灯图像。 帧转移结构的 CCD 探测器造成的垂 直拖尾是不可避免的, 采用缩短快转时间的办法能 够减低这种影响 ( 但不能消除) , 但随着 CCD 探测面 积的增大, 需要不断提高转移频率是不现实的。 本文 试着采用数字处理的方法解决, 取得了较好的效果。
摘 要: 对帧转移型 CCD 的结构进行分析, 研究了造成垂直拖尾的原因, 找到解决问题的方法。在摄像机系统 中运用数字处理技术, 实时地降低了垂直拖尾对图像的影响。 关键词: CCD 图像传感器; 垂直拖尾; 现场可编程逻辑阵列; 高速集成电路硬件描述语言 中图分类号: TN 957 文献标识码: A
设计可以简化系统设计, 缩小系统规模, 提高系统的 稳定性。X I LI N X 公司的 FPGA XC2S100 器件还内 含多种存储器, 如随机静态存储器、 先进先出存储器 及双端口存储器等, 可以方便数据的存储。 数据处理过程中, 对应第 n 行 M 列像元信号, 参照式 ( 6 ) , G T (n) 为当前输入的数据, ∃ t T 为一常
Abstract: T he structure of fram e tran sfer array CCD i m age sen so r is analyzed in the article1 T he reason of vertical
s m earing fo rm ation is studied to find out a w ay to so lve p roblem 1 T he digital p rocessing techno logy has been used in the cam era system so that the effect of vertical s m earing to i m age can be m odified in real2ti m e1 Key words: CCD i m age sen so r; vertical s m earing; FPGA ; V HDL
CCD 存储区的转移, 这一过程称之为快转。 快转完
成以后, 图像区重新开始下一帧的感光, 感光结束后
CCD 传感器又能获得一幅新的图像。
图 4 带垂直拖尾的日光灯
图 3 I A2 D 4 的结构示意图
3 垂直拖尾解决的方法
311 算法模型的建立 31111 存储模型
存储区好比数字电路中经常用到的随机存储器 (SRAM ) , 不过它存储的是模拟信号, 起到缓存图像 的作用。 存储区包含 1 024×1 030 个单元, 这些单元
析, 找到了一种消除垂直拖尾的方法。
收稿日期: 2002209216 作者简介: 傅平 (19702) , 男, 四川省泸州市人, 高级工程师, 硕士, 研究方向: 数字图像处理.
© 1994-2010 China Academic Journal Electronic Publishing House. All rights reserved.
感光时间为 T ( 可以连续调节) , 快转时间为 Q , 快转 1 030 行, 行到行转移时间为 ∃ t = Q 1 030; 第
1 行的信号直接送入存储区, 不存在垂直拖尾的影
响, 实际值 G R (1) = 探测值 G T (1)。 第 2 行的信号送入 存储区之前需要先通过第 1 行, 持续的时间为 ∃ t,
n- 1
数, ∑G R ( i) 为 M 列所有 n 行以下像元信号之和, 就
i= 1
图 5 存储模型
பைடு நூலகம்
31112 计算像元数据真实值
需要将M 列的所有信号进行缓存。 FPGA 内就要设立一个帧存储器, 存储一帧图 像, 需要复杂的控制时序; 作完一个像元的处理, 最 多要有 1 024 ( 处理第 1 024 行) 次加法运算, FPGA 内部资源被大量地浪费。 设立的存储器过于庞大, 以 数据 12 位为例, FPGA 要提供 1 024×1 024×12 bit = 12 M bit 的 RAM , 超出通常 FPGA 的设计容量。 312 优化设计 优化设计流程如图 6 所示。
第 2 6 卷第 1 期
20 0 4 年 2 月
压 电 与 声 光
P IEZO EL ECTR ICS & A COU STOO PT ICS
. 26 N o. 1 Vol Feb. 2004
文章编号: 100422474 ( 2004) 0120072204
CCD 图像传感器拖尾的研究
傅 平
( 重庆港宇高科技开发有限公司, 重庆 400060)
G T (2) = G R (2) + ∃G (1)
( 1)
探测值 G T (2) 包括第 2 行的真实值 G R (2) 和第 1
( 2) ( 3) ( 4)
得到
G R (2) = G T (2) - ∃G (1)
第 2 行 ∃ t 持续时间产生的输出值 ∃G (2) = G R (2) ×∃ t T 第 3 行的真实值
Research on Chanc i n g Vertica l Sm ear i n g of Fram e Tran sfer Array CCD I mage Sen sor
FU P in g
(Chongqing Gangyu T echno logy D evelopm en t Co 1L td. , Chongqing 400060, Ch ina)
存 储 中 间 结 果 ∃ t T × ∑G R ( i) , 一 帧 图 像 共 i= 1
1 024 列只需要 1 024 个存储单元, 占用 FPGA 内部 RAM : 1 024×12 bit 。 作一次校正, 如第 n 行 M 列 像元信号, 参照式 ( 4) , 则有
n- 1
1)
∃G ( i) = G T (n) - ∃ t T ×∑ G R ( i) i= 1
实时校正算法应植入摄像机内, 完成对信号的 实时处理。 这里采用现场可编程逻辑阵列 (FPGA ) 作为处理器, 可编程逻辑阵列器件是可以由用户进 行编程以实现所需逻辑功能的数字集成电路, 利用 其内部的逻辑结构实现任何布尔表达式、 寄存器函 数。FPGA 具有高密度 ( 一个器件内部可用逻辑门 可达数十万门) 、 运行速度快 ( 管脚间的延时小, 仅几 个纳秒) 的特点, 能够满足实时处理的要求。 用它来
2 048、 4 096 × 4 096 发展, 但它产生的垂直拖尾比
图 1 CCD 器件结构原理
内线转移型 CCD 大, 影响到它的使用范围。 本文以
DAL SA I A2 D 4 芯片为例, 对垂直拖尾现象进行分
图 2 展示了三相驱动 CCD 传感器电荷转移过 程, 根据能量定理电荷总是从能量高的向能量低的 方向运动, 电极 Ф 2 电压比电极 Ф 1 高, 在电极 Ф 2 处
CCD 输出的第 2 行光积累电荷为第 2 行的真实光
积累电荷与第 1 行在 ∃ t 持续时间内光积累电荷之 和, 光积累电荷由光入射能量决定, 与感光时间成正 比。 ∃ t 持续时间产生的输出值为 ∃G (1) = G R (1) ×∃ t T 行在 ∃ t 持续时间内光输出值 ∃G (1) , 即
G R (3) = G T (3) - ∃G (1) - ∃G (2) = G T (3) 图 6 优化设计流程
( 1) 为每列信号分配一个存储单元 ( 5) = G T (n) ( 6)
n- 1
∃ t T × (G R (1) + G R (2) ) 第 n 行的真实值
G R (n) = G T (n ) - ∃G (1) - ∃G (2) - ∃G (n n- 1
G R (n ) = G T (n) - ∃ t T ×
∑G
i= 1
R ( i)
( 5)
只需要做一次减法运算: 取当前 CCD 输入数据与存 储单元 RM 的数据之差即可。 ( 2) 计算校正参数
n- 1
∃ t T ×∑ G R ( i) 称为校正参数, ∃ t T 称为校正 i= 1 系数, 提前得到下一行的校正参数:
图 5 为每个像元分配一个存储单元, 存放该像 元数据的真实值。

© 1994-2010 China Academic Journal Electronic Publishing House. All rights reserved.
74
压 电 与 声 光
2004 年

第 1 期
傅 平: CCD 图像传感器拖尾的研究
73
形成的势阱高于电极 Ф 1 处, 电荷从电极 Ф 1 向电极
2 转移。 只要下一时刻电极 Ф 3 电压比电极 Ф 2 高, Ф
实际上仍然由 CCD 构成, 与图像感光区的结构相 同, 只不过它的表面覆盖了一层遮光膜, 阻止外来光 线进入存储区。 快转期间接收感光区的图像, 并在存 储区转移脉冲的作用下, 将来自图像区的信号一行 接一行接受、 转移, 直到充满整个存储区的 1 030 行 ( 包括 6 个隔离行) 。