计算机组成原理第六章总线系统
合集下载
计算机组成原理第六章 总线系统
连接到总线上的功能模块有主动和被动两 种形态。
为了解决多个主设备同时竞争总线控制权， 必须具有总线仲裁部件，以某种方式选择其中 一个主设备作为总线的下一次主方。一般采用 优先级或公平策略进行仲裁。
按照总线仲裁电路的位置不同，仲裁方式 分为集中式仲裁和分布式仲裁两类。
6.3.1 总线的仲裁
计算机组成原理
传送的信息必须采用并行传送方式。
计算机组成原理
6.2.1信息的传送方式
1.串行传送
当信息以串行方式传送时: •只有一条传输线; •采用脉冲传送; •每个位时间传送一位； •低位在前，高位在后。 •并－－串变换，和串－－并变换。
1.串行传送
计算机组成原理
1.串行传送
计算机组成原理
串行传送的主要优点是只需要一条传 输线，这一点对长距离传输显得特别重 要，不管传送的数据量有多少，只需要 一条传输线，成本比较低廉。
计算机组成原理
典型的接口通常具有如下功能：
1.控制
接口靠程序的指令信息来控制外围设备的 动作，如启动、关闭设备等。
2.缓冲
接口在外围设备和计算机系统其他部件之 间用作为一个缓冲器，以补偿各种设备在速度 上的差异。
3.状态
接口监视外围设备的工作状态并保存状态 信息。状态信息包括数据“准备就绪”、 “忙”、“错误”等等，供CPU询问外围设备 时进行分析之用。
PCI总线是一个32(或64位)的同步总线，32 位(或64位)数据/地址线是同一组线，分时复用。
总线时钟频率为33.3MHz，总线带宽是 132MB/s。PCI总线采用集中式仲裁方式，有专 用的PCI总线仲裁器。主板上一般有3个PCI总线 扩充槽。
计算机组成原理
ISA总线： pentium机使用该总线与低速I/O
为了解决多个主设备同时竞争总线控制权， 必须具有总线仲裁部件，以某种方式选择其中 一个主设备作为总线的下一次主方。一般采用 优先级或公平策略进行仲裁。
按照总线仲裁电路的位置不同，仲裁方式 分为集中式仲裁和分布式仲裁两类。
6.3.1 总线的仲裁
计算机组成原理
传送的信息必须采用并行传送方式。
计算机组成原理
6.2.1信息的传送方式
1.串行传送
当信息以串行方式传送时: •只有一条传输线; •采用脉冲传送; •每个位时间传送一位； •低位在前，高位在后。 •并－－串变换，和串－－并变换。
1.串行传送
计算机组成原理
1.串行传送
计算机组成原理
串行传送的主要优点是只需要一条传 输线，这一点对长距离传输显得特别重 要，不管传送的数据量有多少，只需要 一条传输线，成本比较低廉。
计算机组成原理
典型的接口通常具有如下功能：
1.控制
接口靠程序的指令信息来控制外围设备的 动作，如启动、关闭设备等。
2.缓冲
接口在外围设备和计算机系统其他部件之 间用作为一个缓冲器，以补偿各种设备在速度 上的差异。
3.状态
接口监视外围设备的工作状态并保存状态 信息。状态信息包括数据“准备就绪”、 “忙”、“错误”等等，供CPU询问外围设备 时进行分析之用。
PCI总线是一个32(或64位)的同步总线，32 位(或64位)数据/地址线是同一组线，分时复用。
总线时钟频率为33.3MHz，总线带宽是 132MB/s。PCI总线采用集中式仲裁方式，有专 用的PCI总线仲裁器。主板上一般有3个PCI总线 扩充槽。
计算机组成原理
ISA总线： pentium机使用该总线与低速I/O
计算机组成原理-总线系统
数据传送总线：由地址线、数据线、控制线组成。其结构 与简单总线相似，但一般是32条地址线，32或64条数据 线。为了减少布线，64位数据的低32位数据线常常和地 址线采用多路复用方式。
仲裁总线：包括总线请求线和总线授权线。 中断和同步总线：用于处理带优先级的中断操作，包括中
断请求线和中断认可线。 公用线：包括时钟信号线、电源线、地线、系统复位线以
3.独立请求方式
在独立请求方式中，每一个共享总线的设备均有一对总线请求线BRi和总线授权 线BGi。当设备要求使用总线时，便发出该设备的请求信号。总线仲裁器中有一 个排队电路，它根据一定的优先次序决定首先响应哪个设备的请求，给设备以授 权信号BGi。独立请求方式的优点是响应时间快，即确定优先响应的设备所花费 的时间少，用不着一个设备接一个设备地查询。其次，对优先次序的控制相当灵 活。它可以预先固定，例如BR0优先级最高，BR1次之…BRn最低；也可以通过 程序来改变优先次序；还可以用屏蔽（禁止）某个请求的办法，不响应来自无效 设备的请求。因此当代总线标准普遍采用独立请求方式。
及加电或断电的时序信号线等。
14
6.1.4 总线结构实例
奔
腾
计
算
机
主
板
的
总
线 结
南桥
构
图
北桥
15
大多数计算机采用了分层次的多总线结构。
CPU总线 Pentium计算机是一个三层次的多总线结构： PCI总线
ISA总线
CPU总线：也称CPU-存储器总线，是一个64位数据线和32位地址 线的同步总线。可连接4~128MB的主存。CPU总线还有L2级 cache。主存控制器和cache控制器芯片用来管理CPU对主存和 cache的存取操作。
计算机组成原理第六章_系统总线
给出起始地址，将固定块长的数据一个接一个地从相邻 地址读出或写入
写后读（Read-After-Write）
先写后读同一个地址单元，适用于校验
读修改写（Read-Modify-Write）
先读后写同一个地址单元，适用于共享数据保护
广播（Broadcast）
一个主设备对多个从设备的写入操作
在某一时刻，只允许有一个部件向总线发送信息，而多个部件可以同 时从总线上接收相同的信息。
串行
并行
四、总线结构的计算机举例
1. 面向 CPU 的双总线结构框图
中央处理器 CPU
输入/输出总线（I/O总线）
存
储
I/O接口
I/O接口 … I/O接口
总
线
主存
I/O 设备1
I/O 设备2
…
I/O 设备n
2. 单总线结构框图
6. 2 总线接口
1.串行传送
只有一条传输线，每次一位，按顺序来传送表示一个数码的所有二进制位(bit)。
2.并行传送
每个数据位都需要单独一条传输线。二进制数“0”或“1”在不同的线上同 时进行传送。
串行通信
COM口( cluster
communication port ) 即串行通讯端口
串行通信：将数据分解成二进制位用一条信号线，一位一位顺序传送的方式。
控
制
BG0
部
BR0
BG1 BR1
BG-总线同意 BR-总线请求
BGn BRn
数据线 地址线
件
I/O接口0 I/O接口1 … I/O接口n
排队器
响应时间快，确定优先响应的设备所花费的时间少。
分布式仲裁
分布式仲裁是以优先级仲裁策略为基础的仲裁方式。它不需要中央仲 裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有总 线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将 仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它 的总线请求不予响应，并撤销它的仲裁号。最后，获胜者的仲裁号保留在 仲裁总线上。
写后读（Read-After-Write）
先写后读同一个地址单元，适用于校验
读修改写（Read-Modify-Write）
先读后写同一个地址单元，适用于共享数据保护
广播（Broadcast）
一个主设备对多个从设备的写入操作
在某一时刻，只允许有一个部件向总线发送信息，而多个部件可以同 时从总线上接收相同的信息。
串行
并行
四、总线结构的计算机举例
1. 面向 CPU 的双总线结构框图
中央处理器 CPU
输入/输出总线（I/O总线）
存
储
I/O接口
I/O接口 … I/O接口
总
线
主存
I/O 设备1
I/O 设备2
…
I/O 设备n
2. 单总线结构框图
6. 2 总线接口
1.串行传送
只有一条传输线，每次一位，按顺序来传送表示一个数码的所有二进制位(bit)。
2.并行传送
每个数据位都需要单独一条传输线。二进制数“0”或“1”在不同的线上同 时进行传送。
串行通信
COM口( cluster
communication port ) 即串行通讯端口
串行通信：将数据分解成二进制位用一条信号线，一位一位顺序传送的方式。
控
制
BG0
部
BR0
BG1 BR1
BG-总线同意 BR-总线请求
BGn BRn
数据线 地址线
件
I/O接口0 I/O接口1 … I/O接口n
排队器
响应时间快，确定优先响应的设备所花费的时间少。
分布式仲裁
分布式仲裁是以优先级仲裁策略为基础的仲裁方式。它不需要中央仲 裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有总 线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将 仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它 的总线请求不予响应，并撤销它的仲裁号。最后，获胜者的仲裁号保留在 仲裁总线上。
计算机组成原理第六章总线系统
异步通信
数据传送以字符为单位，字符之间没 有固定的时间间隔，发送方和接收方 不需要使用相同的时钟信号。
总线的仲裁机制
集中仲裁
使用一个中央仲裁器来管理总线的访问，例如：计数器、链表或优先级队列。
分布仲裁
没有中央仲裁器，而是通过硬件电路或软件算法来实现总线的访问控制。
总线的数据传输方式
并行传输
数据在多个通道上同时传输，每个通道传输一部分数据。
确定总线的控制方式
根据总线上主设备和从设备的数量和通信需求，选择合适的总线控制 方式，如同步控制或异步控制。
确定总线的仲裁方式和优先级
根据总线上主设备的数量和通信需求，设计合适的仲裁方式和优先级 确定机制。
硬件实现
选择合适的芯片和元件
01
根据设计需求，选择合适的芯片和元件来实现总线系统的硬件
部分。
计算机组成原理第六章总线 系统
• 总线系统的概述 • 总线的基本工作原理 • 常见总线系统介绍 • 总线系统的应用与发展 • 实验与实践：设计一个简单的总线
系统
01
总线系统的概述
总线的定义与分类
定义
总线是连接多个部件的信息传输 线，是多个部件共享的传输介质 。
分类
根据传输方式，总线可分为单向 总线和双向总线；根据连接的部 件数目，总线可分为局部总线和 系统总线。
THANKS
感谢观看
总线系统的基本组成
总线控制器
负责协调各个部件的通信，管 理总线的使用。
数据总线
用于传输数据，通常由双向线 组成。
地址总线
用于传输地址信息，确定要访 问的内存单元或I/O端口。
控制总线
用于传输控制信号，如读写信 号、中断信号等。
数据传送以字符为单位，字符之间没 有固定的时间间隔，发送方和接收方 不需要使用相同的时钟信号。
总线的仲裁机制
集中仲裁
使用一个中央仲裁器来管理总线的访问，例如：计数器、链表或优先级队列。
分布仲裁
没有中央仲裁器，而是通过硬件电路或软件算法来实现总线的访问控制。
总线的数据传输方式
并行传输
数据在多个通道上同时传输，每个通道传输一部分数据。
确定总线的控制方式
根据总线上主设备和从设备的数量和通信需求，选择合适的总线控制 方式，如同步控制或异步控制。
确定总线的仲裁方式和优先级
根据总线上主设备的数量和通信需求，设计合适的仲裁方式和优先级 确定机制。
硬件实现
选择合适的芯片和元件
01
根据设计需求，选择合适的芯片和元件来实现总线系统的硬件
部分。
计算机组成原理第六章总线 系统
• 总线系统的概述 • 总线的基本工作原理 • 常见总线系统介绍 • 总线系统的应用与发展 • 实验与实践：设计一个简单的总线
系统
01
总线系统的概述
总线的定义与分类
定义
总线是连接多个部件的信息传输 线，是多个部件共享的传输介质 。
分类
根据传输方式，总线可分为单向 总线和双向总线；根据连接的部 件数目，总线可分为局部总线和 系统总线。
THANKS
感谢观看
总线系统的基本组成
总线控制器
负责协调各个部件的通信，管 理总线的使用。
数据总线
用于传输数据，通常由双向线 组成。
地址总线
用于传输地址信息，确定要访 问的内存单元或I/O端口。
控制总线
用于传输控制信号，如读写信 号、中断信号等。
计算机组成原理(白中英)
D0
D1
D2
D3
A校验码 B校验码 C校验码 D校验码
系统结构
RAID4
I/O系统
❖ 专用奇偶校验独立存取盘阵列
❖ 数据以块（块大小可变）交叉的方式存于各盘， 奇偶校验信息存在一台专用盘上
数据块
校验码 产生器
A0
A1
A2
A3
B0
B1
B2
B3
C0
C1
C2
C3
D0
D1
D2
D3
A校验码 B校验码 C校验码 D校验码
❖ 只写一次光盘
只写一次光盘（Write Once Only）：可以由用户写入 信息，不过只能写一次，写入后不能修改，可以多次读 出，相当于PROM。在盘片上留有空白区，可以把要修 改和重写的的数据追记在空白区内。
❖ 可檫写式光盘
可檫写式光盘（Rewriteable）：利用磁光效应存取信 息，采纳特殊的磁性薄膜作记录介质，用激光束来记录、 再现和删除信息，又称为磁光盘，类似于磁盘，可以重 复读写。
RAID6
I/O系统
❖ 双维奇偶校验独立存取盘阵列
❖ 数据以块（块大小可变）交叉方式存于各盘， 检、纠错信息均匀分布在全部磁盘上
系统结构
A0 A1 A2
3校验码 D校验码
B0 B1
2校验码 C校验码
B2
C0
1校验码 B校验码
C1 C2
0校验码 A校验码
D1 D2 D3
校验码 产生器
7.7 光盘存储设备
– 正脉冲电流表示“1”，负脉冲电流表示“0”； – 不论记录“0”或“1”，在记录下一信息前，记录电流
恢复到零电流 – 简洁易行，记录密度低，改写磁层上的记录比较困难，
计算机组成原理习题 第六章
第六章一．填空题1. 现在主要采用结构作为微/小型计算机硬件之间的连接方式。
2. 系统总线是连接之间的信息传送线，按传输内容不同，又可分为、和，分别用来传送、和。
3. 一个总线传输周期包括、、和四个阶段。
4. 总线上的主模块是指，从模块是指。
5. 同步通信的主要特点是，一般用于场合；异步通信的特点是，一般用于场合。
6. 总线同步通信影响总线效率的原因是。
7. 在总线的异步通信方式中，通信的双方可以通过、和三种类型联络。
8. 按数据传送方式不同，总线可分为和。
9. 总线的判优控制可分为式和式两种。
10. 在计数器定时查询方式下，采用计数的方式，可使每个设备使用总线的优先级相等。
二．选择题1.系统总线中，划分数据线、地址线和控制线的根据是。
A. 总线所处的位置B．总线的传输方向C．总线的传输内容D．总线的控制方式2.系统总线中地址线的作用是。
A. 用于选择主存单元B．用于选择进行信息传输的设备C．用于指定主存单元和I/O设备接口电路的地址D．用于传送主存物理地址和逻辑地址3.挂接在总线上的多个部件。
A. 只能分时向总线发送数据，并只能分时从总线接收数据B．只能分时向总线发送数据，但可同时从总线接收数据C．可同时向总线发送数据，并同时从总线接收数据D．可同时向总线发送数据，但只能分时从总线接收数据4.一个计算机系统有以下I/O通道：①字节多路通道，带有传输速率为1.2KB/s的CRT终端5台，传输速率为7.5KB/s 的打印机2台；②选择通道，带有传输速率为1000KB/s的光盘一台，同时带有传输速率为800KB/s的温盘一台；③数组多路通道，带有传输速率为800KB/s及600KB/s的磁盘各一台。
则通道的最大传输速率为KB/s。
A. 1821 B．2421C．2621 D．32215.对于低速输入输出设备，应当选用的通道是。
A. 数组多路通道B．字节多路通道C．选择通道D．DMA专用通道6.总线的从设备指的是。
计算机组成原理第六章 总线系统
早期总线的内部结构: 早期总线的内部结构: 实际上是处理器芯片引脚的延伸,是处理 实际上是处理器芯片引脚的延伸, 器与I/O设备适配器的通道. I/O设备适配器的通道 器与I/O设备适配器的通道.
数据线 地址线 控制线
6.1总线结构——基本概念
存储器 模块
输入设备 接口 输出设备 接口
CPU
6.1总线结构——基本概念
33MH32位
CPU
局部总线控制器 33MH 32位
RAM
网络适配器
图形
磁盘
ISA扩展总线控制器
8MH 16位
CD-ROM
FAX
磁带
扫描仪
打印机
总线 ISA EISA
线宽
16位 32位
猝发 带宽 (MB/S) 方式
自动 配置
并行 工作
支持 3.3V
规范性
可扩 展性
8 33 132
132/26 4/528
系统总线
CPU
存储总线
主存
设备 适配器
设备 适配器
双总线结构
特点:由于CPU与主存交换数据的机会多, 特点:由于CPU与主存交换数据的机会多,故增 CPU与主存交换数据的机会多 加了存储总线解决此问题,减轻了总线的负担. 加了存储总线解决此问题,减轻了总线的负担.
系统总线
存储总线
CPU
主存
IOP
PCI扩展槽 电池
6.1总线结构——基本概念
总线的连接方式: 总线的连接方式: 通过设备适配器将种类繁多, 通过设备适配器将种类繁多,速度各异的外 围设备连接到CPU CPU上 围设备连接到CPU上,使他们能够一起正常工 设备适配器也称为接口. 作.设备适配器也称为接口.
数据线 地址线 控制线
6.1总线结构——基本概念
存储器 模块
输入设备 接口 输出设备 接口
CPU
6.1总线结构——基本概念
33MH32位
CPU
局部总线控制器 33MH 32位
RAM
网络适配器
图形
磁盘
ISA扩展总线控制器
8MH 16位
CD-ROM
FAX
磁带
扫描仪
打印机
总线 ISA EISA
线宽
16位 32位
猝发 带宽 (MB/S) 方式
自动 配置
并行 工作
支持 3.3V
规范性
可扩 展性
8 33 132
132/26 4/528
系统总线
CPU
存储总线
主存
设备 适配器
设备 适配器
双总线结构
特点:由于CPU与主存交换数据的机会多, 特点:由于CPU与主存交换数据的机会多,故增 CPU与主存交换数据的机会多 加了存储总线解决此问题,减轻了总线的负担. 加了存储总线解决此问题,减轻了总线的负担.
系统总线
存储总线
CPU
主存
IOP
PCI扩展槽 电池
6.1总线结构——基本概念
总线的连接方式: 总线的连接方式: 通过设备适配器将种类繁多, 通过设备适配器将种类繁多,速度各异的外 围设备连接到CPU CPU上 围设备连接到CPU上,使他们能够一起正常工 设备适配器也称为接口. 作.设备适配器也称为接口.
计算机组成原理第6版(白中英)第6章总线系统
6
2. 系统总线的标准化
PC中，系统总线布设在主板上。
为什么主板能支持很多厂家的显卡……？ 原因是，系统总线是按标准制作的。
总线标准规定总线的物理特性、功能特性、电气特性 和时间特性。
微机中的标准总线：ISA总线 (16位，8MB/s)、 EISA (32 位 ， 33.3MB/s) 总 线 、 VESA 总 线 (32 位 ， 132MB/s) 、 PCI总线(64位，100MB/s) PCI-Express 1.0总线(250MB/s) 。
15
6.1.5 总线结构实例
南北桥芯片将CPU总线、PCI总 线、ISA总线连成整体。桥芯片 起到了信号速度缓冲、电平转换、
控制协议的转换作用。
16
CPU总线
• 也称CPU-存储器总线，它是一个64位数据线和32
位地址线的同步总线。
PCI总线
• 用于连接高速的I/O设备模块，如图形显示卡适配
7
总线的主要参数
1.总线的带宽 （MB/s）
• 一定时间内总线上可传送的数据量
2.总线的位宽
• 总线能同时传送的数据位数。
即我们常说的32位、64位等总线宽度的概念。
3.总线的工作时钟频率 （MHz）
• 总线的时钟频率
f
1 T
1 时钟周期
8
总线带宽
总线传输数据的速度。单位：MB/s
[例6.1]：(1)某总线在一个总线周期中并行传送4个字节的数据，假 设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则 总线带宽是多少? (2)如果一个总线周期中并行传送64位数据，总线 时钟频率升为66MHz，则总线带宽是多少?
4
1. 总线的特性(续) 电气特性
2. 系统总线的标准化
PC中，系统总线布设在主板上。
为什么主板能支持很多厂家的显卡……？ 原因是，系统总线是按标准制作的。
总线标准规定总线的物理特性、功能特性、电气特性 和时间特性。
微机中的标准总线：ISA总线 (16位，8MB/s)、 EISA (32 位 ， 33.3MB/s) 总 线 、 VESA 总 线 (32 位 ， 132MB/s) 、 PCI总线(64位，100MB/s) PCI-Express 1.0总线(250MB/s) 。
15
6.1.5 总线结构实例
南北桥芯片将CPU总线、PCI总 线、ISA总线连成整体。桥芯片 起到了信号速度缓冲、电平转换、
控制协议的转换作用。
16
CPU总线
• 也称CPU-存储器总线，它是一个64位数据线和32
位地址线的同步总线。
PCI总线
• 用于连接高速的I/O设备模块，如图形显示卡适配
7
总线的主要参数
1.总线的带宽 （MB/s）
• 一定时间内总线上可传送的数据量
2.总线的位宽
• 总线能同时传送的数据位数。
即我们常说的32位、64位等总线宽度的概念。
3.总线的工作时钟频率 （MHz）
• 总线的时钟频率
f
1 T
1 时钟周期
8
总线带宽
总线传输数据的速度。单位：MB/s
[例6.1]：(1)某总线在一个总线周期中并行传送4个字节的数据，假 设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则 总线带宽是多少? (2)如果一个总线周期中并行传送64位数据，总线 时钟频率升为66MHz，则总线带宽是多少?
4
1. 总线的特性(续) 电气特性
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
13
6.1.2总线的连接方式
单总线：使用一条单一的系统总线来连接CPU、 内存和I/O设备。
14
6.1.2总线的连接方式
单总线结构特点：
在单总线结构中，要求连接到总线上的逻辑 部件必须高速运行，以便在某些设备需要使用总线 时，能迅速获得总线控制权；而当不再使用总线时， 能迅速放弃总线控制权。否则，由于一条总线由多 种功能部件共用，可能导致很大的时间延迟。
4
6.1.1总线的基本概念
总线是构成计算机系统的互联机构，是多 个系统功能部件之间进行数据传送的公共 通路。借助于总线连接，计算机在各系统 功能部件之间实现地址、数据和控制信息 的交换，并在争用资源的基础上进行工作。
5
6.1.1总线的基本概念
总线可分为以下几类：
内部总线：CPU内部连接各寄存器及运算器部 件之间的总线。 系统总线：外部总线。CPU和计算机系统中其 他高速功能部件相互连接的总线。 I/O总线：中低速I/O设备相互连接的总线。
第六章 总线系统
1
本章内容
本章首先讲述总线系统的一些基本概念和 基本技术，在此基础上，具体介绍当前实用的 PCI总线和正在流行的InfiniBand标准。 6.1 总线的概念和结构形态 6.2 总线接口 6.3 总线的仲裁 6.4总线的定时和数据传送模式 6.5 HOST总线和PCI总线 6,6 InfiniBand标准
20
30 40
数据总线 DBUS
21
006
7
30 000 40 000
004
6.1.1总线的基本概念
总线的特性可分为：物理特性、功能特性、电 气特性、时间特性。
物理特性：总线的物理连接方式（根数、插头、插 座形状，引脚排列方式） 功能特性：每根线的功能 电气特性：每根线上信号的传递方向及有效电平范 围。 时间特性：规定了每根总线在什么时间有效。
简化系统设计 简化系统结构，提高系统可靠性 便于系统的扩充和更新
9
6.1.传输速率。
一次操作可以传输的数据位数 如S100为8位，ISA为16位，EISA为32位，PCI-2 可达64位。 总线宽度不会超过微处理器外部数据总线的宽度。
10
【例1】（1）某总线在一个总线周期中并行传送4个字节的 数据，假设一个总线周期等于一个总线时钟周期，总线时 钟频率为33MHz，总线带宽是多少? （2）如果一个总线周期中并行传送64位数据，总线时钟频 率升为66MHz，总线带宽是多少?
解：（1）设总线带宽用Dr表示，总线时钟周期用 T=1/f表示，一个总线周期传送的数据量用D表 示，根据定义可得 Dr=D/T=D×（1/T） =D×f=4B×33×106/s=132MB/s （2）64位=8B Dr=D×f=8B×66×106/s=528MB/s
6
ALU
操作控制器 执行指令控制 时序产生器
程序计数器 000 PC
指令译码器
021
+1
地址寄存器 000 AR
000 006 累加器 AC
STA CLA 40
指令寄存器 IR
030
缓冲寄存器DR
000 ADD CLA004 30
地址总线 ABUS
20 21 22 23 24
CLA ADD STA NOP JMP … …
8
6.1.1总线的基本概念
相同的指令系统，相同的功能，不同厂家生产的各功 能部件在实现方法上几乎没有相同的,但各厂家生产的 相同功能部件却可以互换使用，其原因何在呢? 为了使不同厂家生产的相同功能部件可以互换使用， 就需要进行系统总线的标准化工作。目前，已经出现 了很多总线标准，如PCI、ISA等。 采用标准总线的优点
11
6.1.2 总线的连接方式
总线的排列以及与其它各类部件的连接
方式影响计算机系统性能
单总线结构 多总线结构
12
6.1.2 总线的连接方式
系统总线
CPU
主存
设备 接口
· · · · · · 适配器 · · · · · · 设备
设备
适配器（接口）：实现高速CPU与低速外设
之间工作速度上的匹配和同步，并完成计算机 和外设之间的所有数据传送和控制。
系统总线含DBUS，ABUS，CBUS 特点：结构简单，易于扩充; 多部件共用一根总线，分时工作,传输效率较低。
15
单总线速度瓶颈
16
6.1.2总线的连接方式
多总线：在CPU、主存、I/O之间互联采用多条 总线。如图所示。
17
6.1.2总线的连接方式
高速的CPU总线：CPU和cache之间采用 系统总线：主存连在其上。 高速总线上可以连接高速LAN（100Mb/s局域网）、 视频接口、图形接口、SCSI接口（支持本地磁盘驱 动器和其他外设）、Firewire接口（支持大容量I/O设 备）。高速总线通过扩充总线接口与扩充总线相连， 扩充总线上可以连接串行方式工作的I/O设备。 通过桥CPU总线、系统总线和高速总线彼此相连。桥 实质上是一种具有缓冲、转换、控制功能的逻辑电路。 多总线结构体现了高速、中速、低速设备连接到不同 的总线上同时进行工作，以提高总线的效率和吞吐量， 而且处理器结构的变化不影响高速总线。
2
6.1总线的概念和结构形态
总线的基本概念 总线的连接方式 总线的内部结构 总线结构实例
3
6.1.1总线的基本概念
数字计算机是由若干系统功能部件构成的， 这些系统功能部件在一起工作才能形成一 个完整的计算机系统。 总线定义：计算机的若干功能部件之间不 可能采用全互联形式，因此就需要有公共 的信息通道，即总线。
18
6.1.3总线的内部结构
早期总线的内部结构 如图所示，它实际上 是处理器芯片引脚的 延伸，是处理器与I/O 设备适配器的通道。 这种简单的总线一般 也由50～100条线组成， 这些线按其功能可分 为三类：地址线、数 据线和控制线。
19
6.1.3总线的内部结构
早期总线结构的不足之处在于： CPU是总线上惟一的主控者。即使后来增加了 具有简单仲裁逻辑的DMA控制器以支持DMA 传送，但仍不能满足多CPU环境的要求。 总线信号是CPU引脚信号的延伸，故总线结构 紧密与CPU相关，通用性较差。
6.1.2总线的连接方式
单总线：使用一条单一的系统总线来连接CPU、 内存和I/O设备。
14
6.1.2总线的连接方式
单总线结构特点：
在单总线结构中，要求连接到总线上的逻辑 部件必须高速运行，以便在某些设备需要使用总线 时，能迅速获得总线控制权；而当不再使用总线时， 能迅速放弃总线控制权。否则，由于一条总线由多 种功能部件共用，可能导致很大的时间延迟。
4
6.1.1总线的基本概念
总线是构成计算机系统的互联机构，是多 个系统功能部件之间进行数据传送的公共 通路。借助于总线连接，计算机在各系统 功能部件之间实现地址、数据和控制信息 的交换，并在争用资源的基础上进行工作。
5
6.1.1总线的基本概念
总线可分为以下几类：
内部总线：CPU内部连接各寄存器及运算器部 件之间的总线。 系统总线：外部总线。CPU和计算机系统中其 他高速功能部件相互连接的总线。 I/O总线：中低速I/O设备相互连接的总线。
第六章 总线系统
1
本章内容
本章首先讲述总线系统的一些基本概念和 基本技术，在此基础上，具体介绍当前实用的 PCI总线和正在流行的InfiniBand标准。 6.1 总线的概念和结构形态 6.2 总线接口 6.3 总线的仲裁 6.4总线的定时和数据传送模式 6.5 HOST总线和PCI总线 6,6 InfiniBand标准
20
30 40
数据总线 DBUS
21
006
7
30 000 40 000
004
6.1.1总线的基本概念
总线的特性可分为：物理特性、功能特性、电 气特性、时间特性。
物理特性：总线的物理连接方式（根数、插头、插 座形状，引脚排列方式） 功能特性：每根线的功能 电气特性：每根线上信号的传递方向及有效电平范 围。 时间特性：规定了每根总线在什么时间有效。
简化系统设计 简化系统结构，提高系统可靠性 便于系统的扩充和更新
9
6.1.传输速率。
一次操作可以传输的数据位数 如S100为8位，ISA为16位，EISA为32位，PCI-2 可达64位。 总线宽度不会超过微处理器外部数据总线的宽度。
10
【例1】（1）某总线在一个总线周期中并行传送4个字节的 数据，假设一个总线周期等于一个总线时钟周期，总线时 钟频率为33MHz，总线带宽是多少? （2）如果一个总线周期中并行传送64位数据，总线时钟频 率升为66MHz，总线带宽是多少?
解：（1）设总线带宽用Dr表示，总线时钟周期用 T=1/f表示，一个总线周期传送的数据量用D表 示，根据定义可得 Dr=D/T=D×（1/T） =D×f=4B×33×106/s=132MB/s （2）64位=8B Dr=D×f=8B×66×106/s=528MB/s
6
ALU
操作控制器 执行指令控制 时序产生器
程序计数器 000 PC
指令译码器
021
+1
地址寄存器 000 AR
000 006 累加器 AC
STA CLA 40
指令寄存器 IR
030
缓冲寄存器DR
000 ADD CLA004 30
地址总线 ABUS
20 21 22 23 24
CLA ADD STA NOP JMP … …
8
6.1.1总线的基本概念
相同的指令系统，相同的功能，不同厂家生产的各功 能部件在实现方法上几乎没有相同的,但各厂家生产的 相同功能部件却可以互换使用，其原因何在呢? 为了使不同厂家生产的相同功能部件可以互换使用， 就需要进行系统总线的标准化工作。目前，已经出现 了很多总线标准，如PCI、ISA等。 采用标准总线的优点
11
6.1.2 总线的连接方式
总线的排列以及与其它各类部件的连接
方式影响计算机系统性能
单总线结构 多总线结构
12
6.1.2 总线的连接方式
系统总线
CPU
主存
设备 接口
· · · · · · 适配器 · · · · · · 设备
设备
适配器（接口）：实现高速CPU与低速外设
之间工作速度上的匹配和同步，并完成计算机 和外设之间的所有数据传送和控制。
系统总线含DBUS，ABUS，CBUS 特点：结构简单，易于扩充; 多部件共用一根总线，分时工作,传输效率较低。
15
单总线速度瓶颈
16
6.1.2总线的连接方式
多总线：在CPU、主存、I/O之间互联采用多条 总线。如图所示。
17
6.1.2总线的连接方式
高速的CPU总线：CPU和cache之间采用 系统总线：主存连在其上。 高速总线上可以连接高速LAN（100Mb/s局域网）、 视频接口、图形接口、SCSI接口（支持本地磁盘驱 动器和其他外设）、Firewire接口（支持大容量I/O设 备）。高速总线通过扩充总线接口与扩充总线相连， 扩充总线上可以连接串行方式工作的I/O设备。 通过桥CPU总线、系统总线和高速总线彼此相连。桥 实质上是一种具有缓冲、转换、控制功能的逻辑电路。 多总线结构体现了高速、中速、低速设备连接到不同 的总线上同时进行工作，以提高总线的效率和吞吐量， 而且处理器结构的变化不影响高速总线。
2
6.1总线的概念和结构形态
总线的基本概念 总线的连接方式 总线的内部结构 总线结构实例
3
6.1.1总线的基本概念
数字计算机是由若干系统功能部件构成的， 这些系统功能部件在一起工作才能形成一 个完整的计算机系统。 总线定义：计算机的若干功能部件之间不 可能采用全互联形式，因此就需要有公共 的信息通道，即总线。
18
6.1.3总线的内部结构
早期总线的内部结构 如图所示，它实际上 是处理器芯片引脚的 延伸，是处理器与I/O 设备适配器的通道。 这种简单的总线一般 也由50～100条线组成， 这些线按其功能可分 为三类：地址线、数 据线和控制线。
19
6.1.3总线的内部结构
早期总线结构的不足之处在于： CPU是总线上惟一的主控者。即使后来增加了 具有简单仲裁逻辑的DMA控制器以支持DMA 传送，但仍不能满足多CPU环境的要求。 总线信号是CPU引脚信号的延伸，故总线结构 紧密与CPU相关，通用性较差。