计算机组成原理(第六章1)解析
合集下载
计算机组成原理课后答案(第二版)_唐朔飞_第六章.
解：机器数与对应的真值形式如下：
真值
（二进制）
真值
（十进制）
原码
0，111 0，110 0，101 0，100 0，011 0，010 0，001 0，000
反码
补码
整 数
+111 +110 +101 +100 +011 +010 +001 +000
+7 +6 +5 +4 +3 +2 +1 +0
同 原 码
+7/8 +3/4 +5/8 +1/2 +3/8 +1/4 +1/8 +0
同 原 码
同 原 码
续表3：
真值
（二进制）
真值
（十进制）
原码 反码
无 1.111 1.110 1.101 1.100 1.011 1.010 1.001 1.000 无 1.000 1.001 1.010 1.011 1.100 1.101 1.110 1.111
（3）若要1/4 X > 1/16，只要a1=0，a2 可任取0或1； 当a2=0时，若a3=0，则必须a4=1， 且a5、a6不全为0（a5 or a6=1；若a3=1， 则a4~a6可任取0或1； 当a2=1时， a3~a6可任取0或1。 3. 设x为整数，[x]补=1，x1x2x3x4x5， 若要求 x < -16，试问 x1~x5 应取何值？ 解：若要x < -16，需 x1=0，x2~x5 任 意。（注：负数绝对值大的反而小。）
补码
1，000 1，001 1，010 1，011 1，100 1，101 1，110 1，111 0，000
计算机组成原理第六章习题解答
总线标准是计算机各部件之间进 行信息传输的一组公共规范。
常见的总线标准
PCI总线、USB总线、IEEE 1394 总线等。
总线接口电路设计与应用
总线接口电路的功能
实现数据的缓冲、电平转换和驱动能力的提高等。
总线接口电路的设计原则
满足数据传输速率的要求、实现数据的正确传输、具有足够的驱动 能力等。
总线接口电路的应用举例
以微程序为基本单位，通过微指令序列控制计算机各部件的操作。
微程序设计技术
包括微指令格式设计、微程序流程控制、微指令编码等技术。
微程序控制器应用
在复杂指令集计算机（CISC）和精简指令集计算机（RISC）中广 泛应用，实现指令的快速执行和复杂控制。
硬布线控制器原理及应用
硬布线控制器基本概念
01
通过硬件逻辑电路实现控制信号的产生和传输，控制计算机各
02
存储器层次结构习题解答
存储器基本概念及原理
存储器的定义与分类
存储器是计算机系统中的记忆设备，用来存放程序和数据。根据存储介质和读写方式的不同， 存储器可分为随机存取存储器（RAM）、只读存储器（ROM）、顺序存取存储器（SAM） 和直接存取存储器（DAM）等。
存储器的层次结构
计算机存储系统采用层次结构，包括寄存器、高速缓存（Cache）、主存储器（内存）、外 存储器（辅存）等层次，各层次之间通过接口进行连接和数据交换。
寄存器组织与操作
寄存器类型
通用寄存器、专用寄存器（如程序计数器 PC、堆栈指针SP等）和控制寄存器（如状 态寄存器PSW等）。
寄存器操作
包括寄存器的读写操作、寄存器间的数据传输和算 术逻辑运算等。
寄存器寻址方式
通过寄存器名或寄存器间接寻址方式访问内 存中的数据。
常见的总线标准
PCI总线、USB总线、IEEE 1394 总线等。
总线接口电路设计与应用
总线接口电路的功能
实现数据的缓冲、电平转换和驱动能力的提高等。
总线接口电路的设计原则
满足数据传输速率的要求、实现数据的正确传输、具有足够的驱动 能力等。
总线接口电路的应用举例
以微程序为基本单位，通过微指令序列控制计算机各部件的操作。
微程序设计技术
包括微指令格式设计、微程序流程控制、微指令编码等技术。
微程序控制器应用
在复杂指令集计算机（CISC）和精简指令集计算机（RISC）中广 泛应用，实现指令的快速执行和复杂控制。
硬布线控制器原理及应用
硬布线控制器基本概念
01
通过硬件逻辑电路实现控制信号的产生和传输，控制计算机各
02
存储器层次结构习题解答
存储器基本概念及原理
存储器的定义与分类
存储器是计算机系统中的记忆设备，用来存放程序和数据。根据存储介质和读写方式的不同， 存储器可分为随机存取存储器（RAM）、只读存储器（ROM）、顺序存取存储器（SAM） 和直接存取存储器（DAM）等。
存储器的层次结构
计算机存储系统采用层次结构，包括寄存器、高速缓存（Cache）、主存储器（内存）、外 存储器（辅存）等层次，各层次之间通过接口进行连接和数据交换。
寄存器组织与操作
寄存器类型
通用寄存器、专用寄存器（如程序计数器 PC、堆栈指针SP等）和控制寄存器（如状 态寄存器PSW等）。
寄存器操作
包括寄存器的读写操作、寄存器间的数据传输和算 术逻辑运算等。
寄存器寻址方式
通过寄存器名或寄存器间接寻址方式访问内 存中的数据。
计算机组成原理(蒋本珊)第六章
第六章１．控制器有哪几种控制方式？各有何特点？解：控制器的控制方式可以分为３种：同步控制方式、异步控制方式和联合控制方式。
同步控制方式的各项操作都由统一的时序信号控制，在每个机器周期中产生统一数目的节拍电位和工作脉冲。
这种控制方式设计简单，容易实现；但是对于许多简单指令来说会有较多的空闲时间，造成较大数量的时间浪费，从而影响了指令的执行速度。
异步控制方式的各项操作不采用统一的时序信号控制，而根据指令或部件的具体情况决定，需要多少时间，就占用多少时间。
异步控制方式没有时间上的浪费，因而提高了机器的效率，但是控制比较复杂。
联合控制方式是同步控制和异步控制相结合的方式。
２．什么是三级时序系统？解：三级时序系统是指机器周期、节拍和工作脉冲。
计算机中每个指令周期划分为若干个机器周期，每个机器周期划分为若干个节拍，每个节拍中设置一个或几个工作脉冲。
３．控制器有哪些基本功能？它可分为哪几类？分类的依据是什么？解：控制器的基本功能有：（１）从主存中取出一条指令，并指出下一条指令在主存中的位置。
（２）对指令进行译码或测试，产生相应的操作控制信号，以便启动规定的动作。
（３）指挥并控制CPU 、主存和输入输出设备之间的数据流动。
控制器可分为组合逻辑型、存储逻辑型、组合逻辑与存储逻辑结合型３类，分类的依据在于控制器的核心———微操作信号发生器（控制单元CU）的实现方法不同。
４．中央处理器有哪些功能？它由哪些基本部件所组成？解：从程序运行的角度来看，CPU 的基本功能就是对指令流和数据流在时间与空间上实施正确的控制。
对于冯·诺依曼结构的计算机而言，数据流是根据指令流的操作而形成的，也就是说数据流是由指令流来驱动的。
中央处理器由运算器和控制器组成。
５．中央处理器中有哪几个主要寄存器？试说明它们的结构和功能。
解：CPU 中的寄存器是用来暂时保存运算和控制过程中的中间结果、最终结果及控制、状态信息的，它可分为通用寄存器和专用寄存器两大类。
6计算机组成原理第6章流水线原理
1）对存储器的频繁访问 ① 有哪些访问：取指令、取操作 数、存放执行结果, I/O通道访问. ② 希望存储器为多体结构，以适 应多种访问源的需要。 ③ 当存储器为单体结构时，需要 将访问源排队，先后顺序为： 取指令、取数据、I/O通道访问、存
结果
6.1 先行控制技术
• 先行控制（look-ahead）技术最早在IBM公司研制的 STRETCH机器中采用。目前，许多处理机中都已经采 用了这种技术，包括超流水处理机和超标量处理机等。
6.4 线性流水线性能分析
衡量流水线的主要指标有吞吐率，加速比和效率。
6.4.1 吞吐率TP
吞吐率（TP ── ThroughPut）指流水线在单位时间内执行的任务数， 可以用输入任务数或输出任务数表示。
TP n Tk
其中k表示流水线划分的段数。
当满足 ti 条t 件时，有 Tk (n k 1) t。
第6章 流水线原理及其 §1 重叠方式
通常提高指令执行速度的途径有如下三种： 1. 提高处理机的工作主频。 2. 采用更好的算法和设计更好的功能部件。 3. 多条指令并行执行，称为指令级并行技术。
• 可以从两个方面来开发处理机内部的并行性：
– 空间并行性：即在一个处理机内设置多个独 立的操作部件，并让这些操作部件并行工作， 这种处理机称为多操作部件处理机或超标量 处理机;
• 超长指令字技术VLIW：指让一条指令包含多个独立的操 作字段，并且分别控制多个功能部件并行工作的技术。
一．重叠解释方式
1.一条指令的几个过程段
1）取指令：根据PC（指令计数器）从M（存储器）取 出指令送到IR（指令寄存器）
2）译码分析：译出指令的操作性质，准备好所需数 据
3）执行：将准备好的数按译出性质进行处理，主要 涉及ALU（算术逻辑运算部件）
结果
6.1 先行控制技术
• 先行控制（look-ahead）技术最早在IBM公司研制的 STRETCH机器中采用。目前，许多处理机中都已经采 用了这种技术，包括超流水处理机和超标量处理机等。
6.4 线性流水线性能分析
衡量流水线的主要指标有吞吐率，加速比和效率。
6.4.1 吞吐率TP
吞吐率（TP ── ThroughPut）指流水线在单位时间内执行的任务数， 可以用输入任务数或输出任务数表示。
TP n Tk
其中k表示流水线划分的段数。
当满足 ti 条t 件时，有 Tk (n k 1) t。
第6章 流水线原理及其 §1 重叠方式
通常提高指令执行速度的途径有如下三种： 1. 提高处理机的工作主频。 2. 采用更好的算法和设计更好的功能部件。 3. 多条指令并行执行，称为指令级并行技术。
• 可以从两个方面来开发处理机内部的并行性：
– 空间并行性：即在一个处理机内设置多个独 立的操作部件，并让这些操作部件并行工作， 这种处理机称为多操作部件处理机或超标量 处理机;
• 超长指令字技术VLIW：指让一条指令包含多个独立的操 作字段，并且分别控制多个功能部件并行工作的技术。
一．重叠解释方式
1.一条指令的几个过程段
1）取指令：根据PC（指令计数器）从M（存储器）取 出指令送到IR（指令寄存器）
2）译码分析：译出指令的操作性质，准备好所需数 据
3）执行：将准备好的数按译出性质进行处理，主要 涉及ALU（算术逻辑运算部件）
计算机组成原理第6章
5. 中断控制 CPU 除了执行程序外,还需要具备对突发事件的处理能 力。例如,运算器出现了结果溢出、某个部件出现了异常情 况、设备需要实时的数据服务等,这就需要 CPU 中断正在处 理的程序,并对这些突发事件进行响应,以保证计算机的正常 运转,这个能力称为中断处理能力。 总体来说,一条指令的执行过程就是在控制器的控制下, 先从内存中取出指令,然后对指令进行译码,在时序发生器和 控制器的控制下,在正确的时间发出指定部件的控制信号,保 证各部件能够执行正确的动作,从而保证该指令功能的实现。
第6章中央处理器
图 6－6 指令周期与 CPU 周期的包含关系
第6章中央处理器
6. 1. 4 指令执行流程 指令的执行是从取指周期开始的。取指周期主要完成从
内存取出要执行的指令,并使指针指向下一条指令,即 PC=PC+ “ 1 ”,这里的“ 1 ”表示当前这条指令的实际字长。 取指完成后,对指令进行译码,再转入具体的指令执行过程。 指令在执行过程中如果采用间接寻址方式,还需要增加间址 周期,如图 6－5 所示。
第6章中央处理器
3. 时序控制 每一条指令在执行的过程中,必须在规定的时间给出各 部件所需操作控制的信号,才能保证指令功能的正确执行。 因此,时序控制就是定时地给出各种操作信号,使计算机系统 有条不紊地执行程序。 4. 数据加工 数据加工是指对数据进行算术运算、逻辑运算或其他处 理。
第6章中央处理器
第6章中央处理器
图 6－7 所示是一个采用总线结构将运算器、寄存器连 接起来的控制器内部数据通路。其各部件与内部总线 IBUS 和系统总线 ABUS 、 DBUS 的连接方式如图中所示,图中的 “ o ”为控制门,在相应控制信号(信号名称标在“o ”上)的控 制下打开,建立各部件之间的连接。GR 是通用寄存器组, X 和 Z 是两个暂存寄存器。
第6章中央处理器
图 6－6 指令周期与 CPU 周期的包含关系
第6章中央处理器
6. 1. 4 指令执行流程 指令的执行是从取指周期开始的。取指周期主要完成从
内存取出要执行的指令,并使指针指向下一条指令,即 PC=PC+ “ 1 ”,这里的“ 1 ”表示当前这条指令的实际字长。 取指完成后,对指令进行译码,再转入具体的指令执行过程。 指令在执行过程中如果采用间接寻址方式,还需要增加间址 周期,如图 6－5 所示。
第6章中央处理器
3. 时序控制 每一条指令在执行的过程中,必须在规定的时间给出各 部件所需操作控制的信号,才能保证指令功能的正确执行。 因此,时序控制就是定时地给出各种操作信号,使计算机系统 有条不紊地执行程序。 4. 数据加工 数据加工是指对数据进行算术运算、逻辑运算或其他处 理。
第6章中央处理器
第6章中央处理器
图 6－7 所示是一个采用总线结构将运算器、寄存器连 接起来的控制器内部数据通路。其各部件与内部总线 IBUS 和系统总线 ABUS 、 DBUS 的连接方式如图中所示,图中的 “ o ”为控制门,在相应控制信号(信号名称标在“o ”上)的控 制下打开,建立各部件之间的连接。GR 是通用寄存器组, X 和 Z 是两个暂存寄存器。
计算机组成原理第四版第六章
Back
典型的接口通常具有如下功能：
➢ 1.控制：接口靠程序的指令信息来控制外围设备的动作，如启动、关 闭设备等。
➢ 2.缓冲：接口在外围设备和计算机系统其他部件之间用作为一个缓冲 器，以补偿各种设备在速度上的差异。
➢ 3.状态：接口监视外围设备的工作状态并保存状态信息。状态信息包 括数据“准备就绪”、“忙”、“错误”等等，供CPU询问外围设备 时进行分析之用。
➢ 6.程序中断：每当外围设备向CPU请求某种动作时，接口即发生一个 中断请求信号到CPU。
一个适配器必有两个接口：
一是和系统总线的接口，CPU和适配器的数据交换一定的是并行方式；
二是和外设的接口，适配器和外设的数据交换可能是并行方式，也可能是串行方式。根据
外围设备供求串行数据或并行数据的方式不同，适配器分为串行数据接口和并行数据接口
Back
当代总线：CPU和它私有的cache一起作为一个模块与总线相连。系统 中允许有多个这样的处理器模块。而总线控制器完成几个总线请求者之 间的协调与仲裁。
数据传送总线： 由地址线、数据线、控制线组成。 仲裁总线： 包括总线请求线和总线授权线。 中断和同步总线 公用线： 包括时钟信号线、电源线、地线、系统复位线以及加电或断电的时序信号线等。
➢ 4.转换：接口可以完成任何要求的数据转换，例如并－－串转换或串 －－并转换，因此数据能在外围设备和CPU之间正确地进行传送。
➢ 5.整理：接口可以完成一些特别的功能，例如在需要时可以修改字计 数器或当前内存地址寄存器。
➢ 6.程序中断：每当外围设备向CPU请求某种动作时，接口即发生一个 中断请求信号到CPU。
Back
➢ 为了同步主方、从方的操作，必须制订定 时协议。
➢ 定时：事件出现在总线上的时序关系。 ➢ 定时方式：
典型的接口通常具有如下功能：
➢ 1.控制：接口靠程序的指令信息来控制外围设备的动作，如启动、关 闭设备等。
➢ 2.缓冲：接口在外围设备和计算机系统其他部件之间用作为一个缓冲 器，以补偿各种设备在速度上的差异。
➢ 3.状态：接口监视外围设备的工作状态并保存状态信息。状态信息包 括数据“准备就绪”、“忙”、“错误”等等，供CPU询问外围设备 时进行分析之用。
➢ 6.程序中断：每当外围设备向CPU请求某种动作时，接口即发生一个 中断请求信号到CPU。
一个适配器必有两个接口：
一是和系统总线的接口，CPU和适配器的数据交换一定的是并行方式；
二是和外设的接口，适配器和外设的数据交换可能是并行方式，也可能是串行方式。根据
外围设备供求串行数据或并行数据的方式不同，适配器分为串行数据接口和并行数据接口
Back
当代总线：CPU和它私有的cache一起作为一个模块与总线相连。系统 中允许有多个这样的处理器模块。而总线控制器完成几个总线请求者之 间的协调与仲裁。
数据传送总线： 由地址线、数据线、控制线组成。 仲裁总线： 包括总线请求线和总线授权线。 中断和同步总线 公用线： 包括时钟信号线、电源线、地线、系统复位线以及加电或断电的时序信号线等。
➢ 4.转换：接口可以完成任何要求的数据转换，例如并－－串转换或串 －－并转换，因此数据能在外围设备和CPU之间正确地进行传送。
➢ 5.整理：接口可以完成一些特别的功能，例如在需要时可以修改字计 数器或当前内存地址寄存器。
➢ 6.程序中断：每当外围设备向CPU请求某种动作时，接口即发生一个 中断请求信号到CPU。
Back
➢ 为了同步主方、从方的操作，必须制订定 时协议。
➢ 定时：事件出现在总线上的时序关系。 ➢ 定时方式：
《计算机组成原理》第6章习题答案
第6章习题答案1．控制器有哪几种控制方式?各有何特点?解：控制器的控制方式可以分为3种：同步控制方式、异步控制方式和联合控方式。
同步控制方式的各项操作都由统一的时序信号控制，在每个机器周期中产生统一目的节拍电位和工作脉冲。
这种控制方式设计简单，容易实现；但是对于许多简单指令说会有较多的空闲时间，造成较大数量的时间浪费，从而影响了指令的执行速度。
异步控制方式的各项操作不采用统一的时序信号控制，而根据指令或部件的具体况决定，需要多少时间，就占用多少时间。
异步控制方式没有时间上的浪费，因而提高机器的效率，但是控制比较复杂。
联合控制方式是同步控制和异步控制相结合的方式。
2．什么是三级时序系统?解：三级时序系统是指机器周期、节拍和工作脉冲。
计算机中每个指令周期划分若干个机器周期，每个机器周期划分为若干个节拍，每个节拍中设置一个或几个工脉冲。
3．控制器有哪些基本功能?它可分为哪几类?分类的依据是什么?解：控制器的基本功能有：(1)从主存中取出一条指令，并指出下一条指令在主存中的位置。
(2)对指令进行译码或测试，产生相应的操作控制信号，以便启动规定的动作。
(3)指挥并控制CPU、主存和输入输出设备之间的数据流动。
控制器可分为组合逻辑型、存储逻辑型、组合逻辑与存储逻辑结合型3类，分类的依据在于控制器的核心——微操作信号发生器(控制单元CU)的实现方法不同。
4．中央处理器有哪些功能?它由哪些基本部件所组成?解：从程序运行的角度来看，CPU的基本功能就是对指令流和数据流在时间与空间上实施正确的控制。
对于冯·诺依曼结构的计算机而言，数据流是根据指令流的操作而形成的，也就是说数据流是由指令流来驱动的。
中央处理器由运算器和控制器组成。
5．中央处理器中有哪几个主要寄存器?试说明它们的结构和功能。
解：CPU中的寄存器是用来暂时保存运算和控制过程中的中间结果、最终结果及控制、状态信息的，它可分为通用寄存器和专用寄存器两大类。
计算机组成原理第六章课件优秀课件
微操作是指计算机中最基本的操作；微操作控制逻辑，用来产生机 器所需的全部的微操作信号。微操作控制逻辑的作用是把操作码译码 器输出的控制电位，时序信号以及各种控制条件进行组合，按一定时 间顺序产生并发出一系列微操作控制信号，以完成指令规定的全部操 作。 （4）中断控制逻辑
中断控制逻辑用来控制中断处理的硬件逻辑。
计算机组成原理第 六章课件
教学目标
• 掌握中央处理器的基本工作原理 • 掌握程序控制基本思想
教学重点
• 中央处理器的总体结构 • 指令的执行与时序产生器 • 微程序设计技术和微程序控制器 • 硬布线控制器与门陈列控制器
教学过程
• 6.1 中央处理器的总体结构 • 6.2 指令的执行与时序产生器 • 6.3 微程序设计技术与微程序控制器 • 6.4 硬布线控制器与门阵列控制器 • 6.5 CPU新技术
一条指令的功能往往是由若干个操作信号的组合来实现的。 （3）时间控制
对各种操作实施时间上的控制称为时间控制。 各种指令的操作信号均受到时间的严格控制； 一条指令的整个执行过程也受到时间的严格控制。 （4）数据加工
6.1.1 中央处理器的功能与组成
二、控制器的功能（基本功能） 控制器的基本功能就是负责指令的读出，进行识别和解释，并指挥协 调各功能部件执行指令。
阶段：取指令；分析指令；执行指令。 1、取指令 (1) (PC)→MAR，READ (2) (PC)+1→PC (3) 读操作（将MAR所指定的地址单元的内容读出）→MDR，并发出 MFC（Wait for MFC） (4) (MDR) →IR，指令译码器对操作码字段OC开始译码。
6.2.1 指令周期 (3/18)
6.2.1 指令周期 (5/18)
一、基本工作过程 3、执行指令
中断控制逻辑用来控制中断处理的硬件逻辑。
计算机组成原理第 六章课件
教学目标
• 掌握中央处理器的基本工作原理 • 掌握程序控制基本思想
教学重点
• 中央处理器的总体结构 • 指令的执行与时序产生器 • 微程序设计技术和微程序控制器 • 硬布线控制器与门陈列控制器
教学过程
• 6.1 中央处理器的总体结构 • 6.2 指令的执行与时序产生器 • 6.3 微程序设计技术与微程序控制器 • 6.4 硬布线控制器与门阵列控制器 • 6.5 CPU新技术
一条指令的功能往往是由若干个操作信号的组合来实现的。 （3）时间控制
对各种操作实施时间上的控制称为时间控制。 各种指令的操作信号均受到时间的严格控制； 一条指令的整个执行过程也受到时间的严格控制。 （4）数据加工
6.1.1 中央处理器的功能与组成
二、控制器的功能（基本功能） 控制器的基本功能就是负责指令的读出，进行识别和解释，并指挥协 调各功能部件执行指令。
阶段：取指令；分析指令；执行指令。 1、取指令 (1) (PC)→MAR，READ (2) (PC)+1→PC (3) 读操作（将MAR所指定的地址单元的内容读出）→MDR，并发出 MFC（Wait for MFC） (4) (MDR) →IR，指令译码器对操作码字段OC开始译码。
6.2.1 指令周期 (3/18)
6.2.1 指令周期 (5/18)
一、基本工作过程 3、执行指令
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
进行数据交换。（与访问内存单元类似）
(4) DMA操作: 某些外围设备还可以通过总线直接
与主存进行数据的批量交换 (DMA操作)。
(5) 单总线结构易于系统扩展：只需在系统总线上 挂接增添部件即可。
注意到：
在单总线结构的计算机中，总线是多种部件共享 共用的唯一的信息传送通路，这就要求挂接在总线上 的各部件都应当高速运行并及时释放总线，以便使各
课程教学要求
6.4 总线的定时和数据传送模式
6.5 HOST总线和PCI总线
6.6 InfiniBand 标准
本章小结
总线系统
6.1 总线的概念和结构形态
讨论问题：
1 总线的基本概念 2 总线的连接方式 3 总线结构对计算机系统性能的影响 4 总线的内部结构 5 总线结构实例
总线系统
6.1.1 总线的基本概念
ABUS
DBUS
地址（PC值）与控制信息一起送至总线上，通过总线 选定并访问 I-Cache，读出的指令，并通过总线送到IR, 完成“取指令”操作。 (2) 存取数据：CPU按指令要求，通过总线与DCache进行数据交换。
(3) I/O操作：如果CPU给出的是外围设备地址，
被选中的I/O设备通过总线与CPU或其它I/O设备之间
物理特性：尺寸、形状、管脚数及排列顺序等。 地址 数据 控制
功能特性：描述总线中每一根线的功能
电气特性：传输方向和有效的电平范围。
时间特性: 各信号的时序关系。
3、总线的标准化
什么是标准化？
Industrial Standard Architecture
模块
系统
标 准 界 面
模块 总 线 标 准
ISA (16位)
第六章 总线系统
系 统 总 线
计算机系统的基本组成：
“系统硬件+系统软件+总线系统”
CPU
ALU
I/O 系统
寄存器组
CU
控 制 总 线 数 据 总 线 地 址 总 线
总 线 系 统
系统软件
可见：总线系统在计算机组成 中的作用。
本章内容：
6.1 总线的概念和结构形态 6.2 总线接口
6.3 总线的仲裁
什么是总线： 计算机系统中连接各个部件的信息传输线，称为
“总线”。—— 系统各功能部件共享的传输介质，是
传送数据或信息的公共通路。 总线上信息的传送方式：
串行：
并行：
(逐位传送) (并位传送)
总线的分类：
单处理器系统中的总线，一般分为三类：
(1) 内部总线：CPU内部（含运算器）各部件之间
的总线。（又称：片内总线）
EISA (32位)
VESA (32位) PCI (64位) AGP RS-232
系统
USB
总线系统
即：不同厂家生产的各功能部件在实现方法上各自
不同，然而, 通过标准接口可组合成一个系统，或
者互换使用相同功能的部件。
原因: 它们都遵守相同的系统总线的要求，可以通
过总线标准接口界面实现互连，这就是总线标准化
接口（支持本地磁盘驱动器和其他外设）、Firewire接 口（支持大容量并行I/O设备）等。 扩充总线：连接串行方式工作的中、低速I/O设备。 扩充总线通过扩充接口(南桥)与高速PCI总线相连。
“桥”实质上是一种具有缓冲、转换、控制功能的
逻辑电路芯片，用于粘接、贯通不同的总线。
多总线结构使得高速、中速、低速设备可以挂接
设备都能迅速获得总线控制权。 慢速设备如何接入？
—— 以保证总线资源的得到充分使用。 显然：这种总线结构不能适应计算机系统中包含 各类不同速度资源对总线的高效使用要求。 单总线无 —— ∴ 需要多层次总线技术的支持！
法兼顾！
DBUS
IBUS
（传统总线的多总线结构改进）
2.现代多总线结构（现代机器）
在不同的总线上并可以并行工作，从而解决了不同
速度资源对总线的传输速度要求，提高了系统总线
的整体效率，而且处理器结构的变化不影响高速总
线的工作性能。
—— 多层次总线的技术特色
总线系统
6.1.3 总线的内部结构
早期总线的内部结构如图所示，CAI演示。
这种简单的总线一般由50~100条线组成，这些线 按其功能可分为三类：地址线、数据线和控制线。 (见后图)
(2) 系统总线：CPU同计算机系统的其它高速I/O
部件，如存储器、通道等互相连接的总线。
(3) I/O总线：中、低速I/O设备之间互相连接的总 线。
1、总线（BUS）物理实现
CPU 插板 主存 插板 I/O 插板
BUS
主板
计算机 主板
各类接 口插槽
2.总线（BUS）的特性(教材P185)
总线系统
解：(1)设总线带宽用Dr表示，总线时钟周期用τ=1/f表示，一
个总线周期传送的数据量用D表示。
则:
Dr = D×1/τ= D×f
=4B×33 M/s=132 MB/s
(2) 64位=8B， Dr= D×f =8B×66 M/s=528 MB/s
6.1.2 总线的连接方式
包括：单总线结构和多总线结构 1.单总线结构
的作用和意义。
4、总线(BUS)的主要性能指标
1) 总线宽度 2) 总线带宽*
并行传输线的条数
单位时间内最大传输字节数（MB/s） 同步定时总线、异步定时总线 地址线、数据线和控制线的总和
3) 同步/异步
4) 信号线总数
【例1】(1)已知某总线在一个总线周期中并行传送4个字节的数
据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为 f=33MHz，则总线带宽是多少? （教材P186） (2)如果一个总线周期中并行传送64位数据，总线时钟频率升为 f= 66MHz，则总线带宽是多少?
总线系统
在单处理器的计算机中，若使用一条单一的系统总
线把CPU、主存和I/O设备连接在一起，称为：单总线
结构。CAI演示。
单总线结构框图：
单总线（系统总线）
I/O接口
I/O接口பைடு நூலகம்
…
I/O接口
CPU
主存
I/O 设备1 I/O 设备2
…
I/O 设备n
总线系统
单总线上进行的操作：
(1)取出指令：当CPU取一条指令时，首先把指令
CPU、主存、I/O之间的互联采用多总线结构。如图所示。
北桥
PCI
南桥
（教材P188图6.2）
有何特 点？
现代总线特点: CPU总线：在CPU和cache之间采用。
系统总线：主存总线，通过“北桥”与CPU总线相连。 高速总线：连接各类并行传输信息的高速设备。如：
LAN（100Mb/s局域网）、视频接口、图形接口、SCSI