EDK中自定义IP核的PORT分栏的方法
EDK的设置步骤
edk在上面运行的shell里执行4修改配置文件configenv的编译器工具默认一项是usevc8该文件在我的f
EDK的设置步骤
我们拿到EDK以后，首先要安装 200:\EDK（随个人需要放到目的地）
2、执行.net 2005的Command
3、设置环境变量set edk_source=f:\edk
在上面运行的Shell里执行
4、修改配置文件Config.env的编译器工具，默认一项是USE_VC8 = NO
该文件在我的F:\Edk\Sample\Platform\Nt32\Build
把它USE_VC8 = NO改为USE_VC8 = YES
如果其它版本的.net估计这个名称USE_VC8应该改相应的名字，如VC7, VC9等等
5.进入编译的folder,我们在win32环境下编译，所以选择
cd f:\Edk\Sample\Platform\Nt32\Build
6.输入System回车
7.输入nmake回车，等待编译成功
或者这两步骤也可以执行Build.bat进行编译
cic ip核 多通道使用方法
cic ip核多通道使用方法CIC IP核是一种数字信号处理器，常用于信号滤波和采样率转换等应用中。
多通道使用方法是指在一个CIC IP核中同时处理多个通道的信号。
以下是CIC IP核多通道使用方法的详细介绍。
首先，需要在CIC IP核的输入端口上添加多个通道的输入信号。
这可以通过添加多个输入端口实现，每个输入端口对应一个通道的输入信号。
在Vivado设计工具中，可以使用“Add Port”命令来添加输入端口。
接下来，需要在CIC IP核的配置界面中设置多通道参数。
这包括每个通道的滤波器阶数、采样率转换比率等参数。
在Vivado设计工具中，可以使用“Customize IP”命令打开CIC IP核的配置界面。
在配置界面中，可以使用“Add Channel”命令添加多个通道，并设置每个通道的参数。
需要注意的是，每个通道的参数应该相同，以确保它们能够同时处理输入信号。
完成配置后，需要在设计中实例化CIC IP核，并将多个输入信号连接到不同的输入端口。
在Vivado设计工具中，可以使用“Add Module”命令实例化CIC IP核，并使用“Connect Ports”命令将输入信号连接到不同的输入端口。
最后，需要在设计中添加适当的时序和时钟约束，以确保CIC IP核能够正确地处理多个通道的输入信号。
在Vivado设计工具中，可以使用“Add Constraints”命令添加时序和时钟约束。
总之，CIC IP核多通道使用方法需要在输入端口、配置界面、实例化和时序约束等方面进行适当的设置和调整。
通过正确地使用多通道功能，可以提高CIC IP核的处理效率和灵活性，满足不同应用场景的需求。
port(端口)大全
端口：22
服务：Ssh
说明：PcAnywhere建立的TCP和这一端口的连接可能是为了寻找ssh。这一服务有许多弱点，如果配置成特定的模式，许多使用RSAREF库的版本就会有不少的漏洞存在。
端口：23
服务：Telnet
说明：远程登录，入侵者在搜索远程登录UNIX的服务。大多数情况下扫描这一端口是为了找到机器运行的操作系统。还有使用其他技术，入侵者也会找到密码。木马Tiny Telnet Server就开放这个端口。
服务：mountd
说明：Linux的mountd Bug。这是扫描的一个流行BUG。大多数对这个端口的扫描是基于UDP的，但是基于TCP的mountd有所增加（mountd同时运行于两个端口）。记住mountd可运行于任何端口（到底是哪个端口，需要在端口111做portmap查询），只是Linux默认端口是635，就像NFS通常运行于2049端口。
端口：555
服务：DSF
说明：木马PhAse1.0、Stealth Spy、IniKiller开放此端口。
端口：568
服务：Membership DPA
说明：成员资格 DPA。
端口：569
服务：Membership MSN
说明：成员资格 MSN。 端口：635 端口：80
服务：HTTP
说明：用于网页浏览。木马Executor开放此端口。
端口：99
服务：Metagram Relay
说明：后门程序ncx99开放此端口。
端口：102
服务：Message transfer agent(MTA)－X.400 over TCP/IP
端口：143
服务：Interim Mail Access Protocol v2
Vivado生成自定义IP核及调用
1.准备好要用来生成ip核的模块2.在菜单栏中选择“工具”（Tools）菜单，选择子菜单中的“生成并封装IP”（Create andPackage IP）。
如图1所示。
图1.选择相应的菜单项3.点击菜单项后出现如图2中向导窗口。
图2.选择菜单项之后出现的向导窗口4.由于我是直接将一个工程打包成一个模块，然后供其他工程使用，所以在图2中点击“下一步”（Next）按钮之后出现的窗口中我选择“打包封装当前项目”（Package yourcurrent project）选项并点击“下一步”（Next）按钮，如图3所示。
图3. 选择封装选项5.出现图4所示窗口后直接点击“下一步”（Next）按钮即可图4. IP存放路径6.最后就是确定生成IP了图5. IP生成向导确定窗口7.之后出现封装IP相关的一些信息，如图6所示。
在图6中可以设置IP核的名称等信息。
图6中左侧依次列出了一些信息。
图6. IP核信息页面8.图7为IP核兼容性页面，我使用的是zed board，所以这里出现的是zynq芯片图7. IP核兼容性信息9.图8为IP核接口信息，图中显示了我所要封装的IP核的引脚图8. IP核接口信息10.图9为封装完毕后IP核的图形模块，在原理图调用时会显示图9. 封装原理图11.最下面是该IP核的一个摘要，此时IP核还没有生成，需要在“预览和生成”（Review andPackage）页面点击“封装IP”（Package IP）按钮，如图10下部分所示。
由于截图过程中IP核已经生成，所以图10中显示的是重新封装IP（Re-Package IP）。
图10. 预览并生成IP核至此IP核就完全生成了，下面就是如何调用IP核了。
1.首先打开工程，我使用的是原理图输入的方式，也就是说，在工程中建立原理图文件，然后将模块放入原理图中并做相应的引脚连接。
在原理图输入窗口点击右键出现图11所示的右键菜单。
在该菜单中选择“IP设置”（IP Settings）子菜单选项。
关于EDK中的inout属性端口设置
关于EDK中的inout属性端口的设置（仅供内部使用）一、关于EDK中inout属性端口的设计问题在设计终端控制器中的PowerPC中，我遇到了一个以前不曾遇到的并且是EDK设计新手都会遇到的问题：端口属性设置中的INOUT属性设计。
EDK的设计我们一般采用的是定制IP核的设计，我们可以在ISE中设计好相关的FPGA 程序，仿真测试完成后，再加载到EDK中去，在两个工程的链接过程中难免的会遇到端口的属性问题（体现在*.mpd文件）。
在ISE中我们可以直接使用input，output，inout属性来定义端口，但是在EDK中因为有的*.mpd文件的总体端口属性约束，因此在调用IP核（包含定制性IP）时端口的属性都是确定的输入或者输出，并没有双向端口的设置。
那么，在EDK中如何使用双向属性的端口呢？二、EDK中inout属性端口设计基于上面的问题，我们在设计关于inout属性的端口时，在*.mpd文件中采用如下的语法（见SVN/fpga_store/学习资料/EDK/psfrm14.1.pdf）：PORT b1553_addr_I = "", DIR = I, VEC = [15:0]PORT b1553_addr_O = "", DIR = O, VEC = [15:0]PORT b1553_addr_T = "", DIR = O##, IO_IF = gpio_0, IO_IS = gpio_tri_outPORT b1553_addr = "", DIR = IO, VEC = [15:0], THREE_STATE = TRUE, TRI_I = b1553_addr_I, TRI_O = b1553_addr_O, TRI_T = b1553_addr_T, ENABLE = SINGLE然后在定制型的ip设计中我们将会引用b1553_addr_I，b1553_addr_O，b1553_addr_T三个端口来控制双向端口b1553_addr。
WS使用技巧如何进行页面布局与分栏设置
WS使用技巧如何进行页面布局与分栏设置在进行网页设计时，页面布局与分栏设置是非常重要的环节，能够帮助我们更好地展示内容，提高用户体验。
本文将介绍一些有效的WS 使用技巧，帮助您进行页面布局与分栏设置。
一、使用网格系统进行页面布局网格系统是一种将页面划分为等宽的列和行的方法，可以帮助我们更好地组织和定位页面上的元素。
WS提供了丰富的网格系统，可以根据需要选择合适的网格布局。
1. 使用栅格类WS提供了一系列的栅格类，可以通过给元素添加相应的类名，实现将元素放置于不同的栅格位置。
例如，通过添加col-lg-4类可以将元素放置在大屏幕下的1/3位置，而添加col-sm-6类则可以将元素放置在小屏幕下的1/2位置。
2. 自定义网格如果WS提供的默认网格系统不满足需求，我们还可以自定义网格。
可以通过修改网格的列数、宽度和间距等参数，实现更灵活的页面布局。
二、使用CSS样式进行页面分栏设置除了使用网格系统进行页面布局外，还可以使用CSS样式来进行页面分栏设置。
以下是一些常用的技巧：1. 使用flexbox布局flexbox是现代CSS布局模型中的一种，通过设置容器和项目的属性，实现页面的灵活分栏。
我们可以使用flexbox定义容器的排列方向、项目的宽度、对齐方式等，从而实现不同的分栏效果。
2. 使用CSS多列布局CSS多列布局是一种将内容分为多列展示的方法，可以通过设置列数、列宽、间距等属性，实现自适应的页面分栏效果。
可以在父容器中设置column-count和column-width等属性来实现。
三、使用响应式设计进行适配随着移动设备的普及，响应式设计成为了一种必备的技巧。
WS提供了丰富的响应式设计工具和组件，可以帮助我们快速适配不同尺寸的设备。
1. 媒体查询媒体查询是一种在不同屏幕尺寸下应用不同CSS样式的方法。
可以通过在CSS中添加@media规则，根据不同的屏幕宽度，为页面设置不同的样式。
例如，可以根据屏幕宽度调整分栏的数量和宽度，以适配不同设备。
【精品博文】EDK之路（5）——将ise工程封装成EDK下的IP（IP创建部分）
【精品博文】EDK之路（5）——将ise工程封装成EDK下的IP（IP创建部分）工程目的在很多稍大点的工程当中，都需要ise和EDK的联合开发。
本文章就介绍一下将ise工程作为IP挂载到EDK的流程。
为了更简单的理解整个流程，本次所挂载的ise工程采用流水灯工程，且为了更全面的说明挂载操作，还“画蛇添足”地在流水灯工程中加入了一个FIFO，以说明ise下的ip核在挂载到EDK中需要进行的操作。
步骤一：创建自定义IP首先，我们需要在EDK下创建一个自定义IP，作为ise工程的载体。
自定义IP的创建在EDK之路（3）中有比较详细的说明，这里再重复一次，不过会简略点。
选择工具栏上Hardware->Create or Import Peripheral…… 打开IP创建向导。
next后进入如下页面，在select flow中有2个选项，一个是create templates for a new peripheral, 一个是import existing peripheral。
对于后者，没怎么用过，从字面意思上看，应该是导入已存在的EDK-IP。
这里我们选择第一个：create templates for anew peripheral. 点击next在随后的页面中，其实就是把创建的IP放哪个文件夹而已，上面的to an EDK……选项有助于IP的重复利用。
但这里还是采取默认选项，即to an xps project. 点击next.接下来就是IP 的命名操作, 这里的命名不要和ise 下的模块名重复，以防在添加ise下的模块文件时发生错误。
当名字为红色时，表示命名不符合规则。
点击next在接下来的一步中选择总线类型，关于总线类型的说明，请参阅著名书籍《基于AXI4的可编程SOC系统设计》，不过呢，反正我看了很久都没怎么看懂这本书。
不过一般选择AXI4-Lite就好。
点击next.在这一步中, 需要完成一些软件方面的设置。
添加自定义IP核基本步骤
添加自定义IP核基本步骤一、使用工具和参考链接：PlanAhead，XPS，SDK，ISE。
/blog/3987/blog/4009二、自定义IP流程简图如下：三、功能简介：本次生成的IP核只是用来控制一个LED灯根据sdk工程中对寄存器赋值来亮和灭。
四、步骤：1、使用PlanAhead创建新工程，打开PlanAhead14.4，创建新工程，输入工程名称，点击Next。
注：14.1版本存在问题，在windows系统下使用PlanAhead14.1会出现错误，建议升级至14.4。
2、 选择RTL Project ，在Do not specify sources at this time 处打钩，暂时不添加源文件。
之后，选择所使用的FPGA 型号。
之后会有工程的简单summary ，点finish 完成。
3、在工程左侧找到Add sources，添加xps工程。
然后点击红色线框所示，弹出窗口，按下图所示进行设置。
Next之后，弹出窗口，如下图所示，单击红色线框按钮，弹出如下图所示窗口，命名其为system。
然后确定！如下图所示。
点击Finish。
弹出如图所示的窗口，选择yes，（此时创建BSP）4、创建xps工程。
默认选择PLB System，点击ok。
根据自己的情况设置硬件工程，本例子中设置为单核系统，只选择了最基本的ddr，bram和串口三个。
在出现整个硬件summary之后点击finish完成设置。
5、添加自定义IP核，在Hardware中选择Create or Import Peripheral添加IP核。
如下面四个图所示，选择默认选项，在之后添加IP核名称，不能和PlanAhead以及xps工程名相同。
如下面四个图所示，之后选择PLB总线，会提示所需要的功能，包括软件reset，用户寄存器（一般都需要这个），FIFO（看需求），内存空间，中断。
本例子中只需要寄存器即可，如右上图。
之后选择默认即可，然后是添加寄存器数量，根据自己的需要添加，本例子中需要存储led灯状态，因此需要一个寄存器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
EDK中自定义IP核的PORT分栏方法
1.EDK中自定义IP核的PORT分栏
在EDK设计自定义IP核时，有时自定义IP核的引脚非常多，有此是需要与外部端口进行连接的，有些是需要进行与chipscope连接的内部信号，在配置PORT时，由于引脚比较多，分配起来比较麻烦。
对于这种问题，我们可以对自定义IP核的PORT进行分栏。
如下图所示：
在上图中，有两个自定义IP核：npilvdsin_0和plbnpilvds_0。
这两个自定义IP核都有分栏，将一些信号进行简单的分栏，然后进行以方便分配。
2.PORT分栏的方法
按照第1节的图示进行示例。
将npilvdsin和plbnpilvds分为三栏：
一栏：时钟和复位信号
二栏：用于测试的信号
三栏：连接外部引脚的信号
2.1.添加分栏名称
在npilvdsin的mpd文件中的## Bus Interfaces下面添加这样两条语句IO_INTERFACE IO_IF = TEST
IO_INTERFACE IO_IF = LVDS
2.2.添加分栏约束
在npilvdsin的mpd文件中的PORT下面每条端口后面添加这样的约束：PORT receive_finish="", DIR=O, IO_IF = TEST
PORT LVDS_IN_enable="", DIR=I, IO_IF = TEST
PORT Clk_64M_p="", DIR=I, IO_IF = LVDS
PORT Clk_64M_n="", DIR=I, IO_IF = LVDS
PORT Clk_25K_p="", DIR=I, IO_IF = LVDS
PORT Clk_25K_n="", DIR=I, IO_IF = LVDS
PORT LVDS_IN_1_p="", DIR=I, IO_IF = LVDS
PORT LVDS_IN_1_n="", DIR=I, IO_IF = LVDS
对于plbnpilvds有同样的设置
3.参考项目
网络交换板。