第2章-MCS-51单片机结构和原理
合集下载
第02章 MCS-51单片机的结构
CY
AC
F0
RS1 RS0
OV
/
P
PSW位地址
D7H D6H D5H D4H CY AC F0 RS1
D3H RS0
D2H D1H OV
D0H P
CY：进位标志。用于表示Acc.7有否向更高位进位。 加减运算时，保存最高位进位、借位状态。 AC：半进位标志。用于表示Acc.3有否向Acc.4进位。 例：78H+97H 0111 1000 +1001 0111 1 0000 1111
ALU
定时与控制 程序地址寄存器AR
CPU
。
2.2.2 控制器
控制器由程序计数器PC、指令
寄存器和指令译码器、定时和控
制逻辑电路。
相对控制器而言，运算器接受控 制器的命令而进行动作。
1)．程序计数器PC
※ PC不属于特殊功能寄存器，不可访问，在物理结构 上是独立的。 ※ 16位的地址寄存器，用于存放下一字节指令的地址， 可寻址64KB的程序存储器空间。 ※ PC的基本工作方式有：
⑴ 自动加1。CPU从ROM中每读一个字节，自动执行 PC+1→PC； ⑵ 执行转移指令时，PC会根据要求修改地址； ⑶ 执行调用子程序或发生中断时，CPU会自动将当前 PC值压入堆栈，将子程序入口地址或中断入口地址装入 PC；子程序返回或中断返回时，恢复原有被压入堆栈的 PC值，继续执行原顺序程序指令。
用示波器检测该引脚来判断单片机是否损坏。
② PROG功能：片内有EPROM的芯片，在EPROM编程 期间，此引脚输入编程脉冲。
⑵ PSEN:片外程序存储器读选通信号输出端。 在向片外程序存储器读取指令或常数期间，每个机
器周期该信号两次有效（低电平）作为片外ROM的
第2章MCS-51单片机基本结构
令和四周期指令。
2.1.4
复位和复位电路
单片机在重新启动时都需要复位，MCS-51 系列单片机有一个复位引脚输入端RST。 1. MCS-51系列的单片机复位方法为：在RST上加
一个维持两个机器周期（24个时钟周期）以上
的高电平，则单片机被复位。 2. 复位时单片机各部分将处于一个固定的状态。
复位后单片机各单元的初始状态
R2 2 00
2 2u F
R S T/VP D
R1 1K
V ss
GND
未稳压电源
WDI R1 PFI MR R2 MAX813L P1.0
RESET
WDO
﹠
RST MCS-51
“看门狗”复位电路
2.1.5 MCS-51单片机的引脚功能
MCS-51单片机采用40脚双列直插式封装形式，主要包括以 下几个部分： 1. 电源引脚Vcc和Vss Vcc(40脚)：电源端，为十5V； Vss(20脚)：接地端 ，GND。 2. 时钟电路引脚XTAL1和XTAL2 XTAL1为内部振荡电路反相放大器的输入端 。 XTAL2为内部振荡电路反相放大器的输出端 。 3. 控制信号引脚RST、ALE、PSEN和EA 4. I／O(输入／输出)端口P0、P1、P2和P3 5. MCS-51单片机P3口的第二功能
单片机各种周期的关系图
机器周期 S1 S2 S3 S4 S5 S6 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2
时钟周期 状态周期
1个机器周期=6个状态周期=12个时钟周期
4、指令周期: 它是指CPU完成一条操作所需的全部
时间。 每条指令执行时间都是有一个或几个机器周
期组成。MCS - 51 系统中, 有单周期指令、双周期指
2.1.4
复位和复位电路
单片机在重新启动时都需要复位，MCS-51 系列单片机有一个复位引脚输入端RST。 1. MCS-51系列的单片机复位方法为：在RST上加
一个维持两个机器周期（24个时钟周期）以上
的高电平，则单片机被复位。 2. 复位时单片机各部分将处于一个固定的状态。
复位后单片机各单元的初始状态
R2 2 00
2 2u F
R S T/VP D
R1 1K
V ss
GND
未稳压电源
WDI R1 PFI MR R2 MAX813L P1.0
RESET
WDO
﹠
RST MCS-51
“看门狗”复位电路
2.1.5 MCS-51单片机的引脚功能
MCS-51单片机采用40脚双列直插式封装形式，主要包括以 下几个部分： 1. 电源引脚Vcc和Vss Vcc(40脚)：电源端，为十5V； Vss(20脚)：接地端 ，GND。 2. 时钟电路引脚XTAL1和XTAL2 XTAL1为内部振荡电路反相放大器的输入端 。 XTAL2为内部振荡电路反相放大器的输出端 。 3. 控制信号引脚RST、ALE、PSEN和EA 4. I／O(输入／输出)端口P0、P1、P2和P3 5. MCS-51单片机P3口的第二功能
单片机各种周期的关系图
机器周期 S1 S2 S3 S4 S5 S6 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2
时钟周期 状态周期
1个机器周期=6个状态周期=12个时钟周期
4、指令周期: 它是指CPU完成一条操作所需的全部
时间。 每条指令执行时间都是有一个或几个机器周
期组成。MCS - 51 系统中, 有单周期指令、双周期指
第二讲 第2章 MCS-51单片微型计算机结构
S1
S2
S3
读下一个操作 码（丢弃） P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P S1 S2 S3 S4 S5 S6 S1 （a） 单字节，单周期指令 例：MOV A R1
读操作码 读操作码 读第二字节
2
P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P S1 S2 S3 S4 S5 S6 S1 （b） 双字节，单周期指令 例：ADD A dir 读操作码
MCS-51单片机的结构原理
一、计算机的经典组成 计算机的经典结构见 图1.1 所示。这种结 构是由计算机的开 拓者——数学家约 翰· 诺依曼最先提 冯· 出的，所以就称之 为冯· 诺依曼计算机 体系结构，也叫普 林斯顿结构。
图 1.1 计算机经典结构
二、 MCS-51单片机的基本组成
(一) 8051单片机的结构
﹡IP B8H ﹡IE A8H TMOD ﹡TCON TL0 TH0 TL1 TH1 PCON ﹡SCON 寄存器 SBUF
IP.7～IP.0 BFH～B8H 中断优先控制器 IE.7～IE.0 AFH～A8H 中断允许控制器 89H 定时器方式选择 88H TCON.7～TCON.0 8FH～88H 定时控制寄存器 8AH 定时器T0低8位 8CH 定时器T0高8位 8BH 定时器T1低8位 8DH 定时器T1高8位 87H 电源控制及波特率选择 98H SCON.7～SCON.0 9FH～98H 串行口控制 99H 串行口数据缓冲器
F0H E0H D0H B8H B0H A8H A0H 98H 90H 88H 80H
特 殊 功 能 寄 存 器 中 位 寻 址
FFFFH 外部 RAM
第二章--MCS-51单片机的结构
基 本 组 成
5)布尔处理器 MCS-51的CPU是8位微处理器，它还具有1位微处理器的 功能。布尔处理器具有较强的布尔变量处理能力，以位 (bit)为单位进行运算和操作。它以进位标志(Cy)作为累 加位，以内部RAM中所有可位寻址的位作为操作位或存储 位，以P0～P3的各位作为I/O位，同时布尔处理器也有自 己的指令系统。
FFFFH 片外ROM 1000H 0FFFH 0FFFFH
片外RAM或 I/O口
片内ROM
EA =1
片外ROM
EA =0
0000H
0000H
基 本 组 成
图2-2 8051存储器配置图
从用户使用的角度看，8051存储空间分为三类：片内、 片外统一编址0000H～0FFFFH的64KB的程序存储器地址 空间；256字节数据存储器地址空间，地址从00H～0FFH； 64KB片外数据存储器或I/O口地址空间，地址也从 0000H～0FFFFH。上述三个空间地址是重叠的，即程序 存储器中片内外低4KB地址重叠，数据存储器与程序存储 器64KB地址全部重叠，虽然地址重叠，但由于采用了不 同的操作指令及控制信号EA、PSEN的选择，因此不会发生 混乱。
基 本 组 成
在任一时刻，CPU只能使用其中的一组寄存器，并且 把正在使用的那组寄存器称为当前寄存器组。当前寄存器 组由程序状态寄存器PSW中RS1、RS0位的状态组合决定。 非当前寄存器组可作为一般的数据缓冲器使用。
基 本 组 成
图2-3 8051内部数据寄存器配置图
位寻址区(20H～2FH) 内部RAM的20H～2FH单元为位寻址区 ，这16个单元 (共计128位)的每一位都有一个8位表示的位地址，位寻址 范围为00H～7FH。位寻址区的每一个单元既可作为一般 RAM单元使用，进行字节操作，也可以对单元中的每一 位进行位操作。
第2章8051单片机硬件结构和原理
指令寄存器IR及指令译码器ID
• 由PC中的内容指定ROM地址，取出来的指令经IR送至ID， 由ID对指令译码产生一定序列的控制信号，以执行指令所 规定的操作。
振荡器和定时电路
• 8051单片机片内有振荡电路，只需外接石英晶体 和频率微调电容（2个30pF左右），其频率范围为 1.2MHz~12MHz。该信号作为8051工作的基本节拍
片外程序存储器
从程序员角度看存储器
程序存储器保留地址
（1）0000H～0002H三个单元：
• 用作上电复位后引导程序的存放单元。因
为复位后PC的内容为0000H，CPU总是从
0000H开始执行程序。将转移指令存放到 这三个单元，程序就被引导到指定的程序 存储器空间去执行。
程序存储器保留地址
（2）0003H～002AH单元：
使用。
SFR之 程序状态寄存器PSW(D0H)
• PSW是一个8位特殊功能寄存器，它的各位包含
了程序执行后的状态信息，供程序查询或判别之
用。各位的含义及其格式如表2－6所列。
• PSW除有确定的字节地址(D0H)外，每一位均有
位地址
Psw中的位
• CY(PSW.7)： 进位标志位。在执行加法(或减法)运算 指令时，如果运算结果最高位(位7)向前有进位(或借 位)，则CY位由硬件自动置1；如果运算结果最高位无 进位(或借位)，则CY清0。CY也是89C51在进行位操作 (布尔操作)时的位累加器，在指令中用C代替CY。 • AC(PSW.6)： 半进位标志位，也称辅助进位标志。当 执行加法(或减法)操作时，如果运算结果(和或差)的 低半字节(位3)向高半字节有半进位(或借位)，则AC位 将被硬件自动置1；否则AC被自动清0。 • F0(PSW.5)： 用户标志位。用户可以根据自己的需要 对F0位赋予一定的含义，由用户置位或复位，以作为 软件标志。
第2章MCS--51系列单片机的结构及原理
（3）软件标志FO（PSW.5）：这是可由用户定义的一个 状态标志，可由用户置位或复位。F1的定义与F0相同。
（4）工作寄存器组选择位RS1、RS0（PSW.4，
PSW.3）： RS1、RS0与工作寄存器组的对应关系
如下：
RS1 RS0 工作寄存器组 片内RAM地址
00
第0组
00H～07H
01
第1组
指令执行后，A=D1H最高位无进位，故Ｃ=0；低半字节有进位，AC=1； OV=0 1=1，发生溢出；A中1的个数为偶数，故P=0。
CPU时序
一．振荡器
CPU执行指令的一系列动作是在时序电路的控制下一拍一拍进行的。 其节拍信号由振荡器产生，MCS--51系列单片机的内部有一个高增益的反 相放大器。外接晶体后可构成自激振荡器产生节拍信号，接法见图2-1, 也可使用片外振荡器，采用不同工艺制造的单片机芯片接法不同：
RST/VPO：双功能引脚，在单片机工作期间， 当此引脚上出现连接2个机器周期的高电平时可 实现复位操作，详见2.4节。
在Vcc掉电期间，若该引脚接备用电源 （+5v），可向片内RAM供电，以保存片内RAM中 的信息。
2.2 MCS—51系列单片机的微处理器与CPU时序
运算器由算逻运算单元ALU、累加器A、B寄存器、暂存器1、 暂存器2、及程序状态字PSW构成。程序状态字PSW是1个8位 的专用寄存器，用于存放程序运行中的各种状态信息，可 进行位寻址，
P
图2—3 程序状态字各位的含义
（1）进位标志C（PSW.7）；很多算术逻辑运算指令执行 后都会影响进位标志C。例如加减运算，若运算结果有进 位或借位，则C=1，若无，则C=0。可用专门的指令或硬件 将C置位或清零，在进行位操作时，C又起着位累加器的作 用，类似于累加器A。
（4）工作寄存器组选择位RS1、RS0（PSW.4，
PSW.3）： RS1、RS0与工作寄存器组的对应关系
如下：
RS1 RS0 工作寄存器组 片内RAM地址
00
第0组
00H～07H
01
第1组
指令执行后，A=D1H最高位无进位，故Ｃ=0；低半字节有进位，AC=1； OV=0 1=1，发生溢出；A中1的个数为偶数，故P=0。
CPU时序
一．振荡器
CPU执行指令的一系列动作是在时序电路的控制下一拍一拍进行的。 其节拍信号由振荡器产生，MCS--51系列单片机的内部有一个高增益的反 相放大器。外接晶体后可构成自激振荡器产生节拍信号，接法见图2-1, 也可使用片外振荡器，采用不同工艺制造的单片机芯片接法不同：
RST/VPO：双功能引脚，在单片机工作期间， 当此引脚上出现连接2个机器周期的高电平时可 实现复位操作，详见2.4节。
在Vcc掉电期间，若该引脚接备用电源 （+5v），可向片内RAM供电，以保存片内RAM中 的信息。
2.2 MCS—51系列单片机的微处理器与CPU时序
运算器由算逻运算单元ALU、累加器A、B寄存器、暂存器1、 暂存器2、及程序状态字PSW构成。程序状态字PSW是1个8位 的专用寄存器，用于存放程序运行中的各种状态信息，可 进行位寻址，
P
图2—3 程序状态字各位的含义
（1）进位标志C（PSW.7）；很多算术逻辑运算指令执行 后都会影响进位标志C。例如加减运算，若运算结果有进 位或借位，则C=1，若无，则C=0。可用专门的指令或硬件 将C置位或清零，在进行位操作时，C又起着位累加器的作 用，类似于累加器A。
第2章 MCS-51单片机
（4）可寻址外部程序存储器和数据存储器，各64KB；
（5）两个16位定时器／计数器； （6）32位可编程并行I／O口； （7）一个可编程全双工串行I／O口； （8）二十多个特殊功能寄存器； （9）5个中断源，两个优先级嵌套中断结构。
2. 微处理器 8051微处理器的组成如下所示：
累 加 器 ACC（ Accumulator） 程 序 状 态 字 寄 存 器 PSW（ Program Status Word） 运算器 暂存寄存器 CPU 寄存器B 指 令 寄 存 器 IR 控制器 指 令 译 码 器 ID 程 序 计 数 器 PC
(2)位寻址区
内部RAM的0x20～0x2F为位寻址区，这16个字节的每
一位都对应一个8位地址，位地址范围为0x00～0x7F。该区 域可按字节读写，也可按位读写，位地址从0x20单元最低位 开始，共有16×8位，即128个位地址。 如果系统需要位操作，最好保留0x20～0x2F单元的部分
或全部，作为位存储区，以支持位处理操作。位寻址区的每
一位都可以直接进行位操作。通常把各种程序状态标志位控 制变量，设在位寻址区内，同时，位寻址区的RAM单元也 可以作一般的数据缓冲器使用。RAM寻址区位地址映象如 表2-5所示。
位 寻 址 区 地 址 映 象
(3)缓冲器区
内部RAM的0x30～0x7F的地址区，可作为数据缓冲器 使用，存放数据，由于该区有丰富的操作指令，使用十分 方便。 2.外部数据存储器 在51系列中，允许用户扩展外部数据存储器和I/O接口， 用户可以通过P0、P2口最多扩展连接64K个外部单元（每
片机系统。
MCS-51的典型产品是8051、8031、8751。8051是ROM型单片 机，内部有 4KB 掩膜 ROM ； 8031 无片内 ROM ， 8751 片内有
第2章 MCS-51单片机基本结构
第2章 MCS-51单片机基本结构
第2章 MCS-51单片机基本结构
2.1 MCS-51单片机内部结构 2.2 MCS-51单片机引脚功能 2.3 MCS-51单片机时序 2.4 单片机复位与复位电路 2.5 单片机最小应用系统 2.6 单片机低功耗运行
第2章 MCS-51单片机基本结构
2.1 MCS-51单片机内部结构
第2章 MCS-51单片机基本结构
2.1.2存储器
第2章 MCS-51单片机基本结构
2.1.2存储器
存储器小结：
第2章 MCS-51单片机基本结构
（1）地址的重叠性。数据存储器与程序存储器全 部64K地址重叠；程序存储器中的片内和片外低 4K地址重叠；数据存储器片内和片外最低的128 个字节地址重叠。虽然有这些重叠，但是由于采 取了不同的操作指令和外部引脚电平的控制，是 不会产生操作混乱的。 （2）程序存储器和数据存储器在使用上是严格区 分的，不同的操作指令不能混用。 （3）片外数据存储器中，数据区与用户外部扩展 的I/O口统一编址。因此，应用系统中所有外围接 口的地址均占用RAM地址单元。与外围接口进行 数据传送时，使用与访问外部数据存储器相同的 传送指令。
①CY（Carry Flag）
进位标志位。在执行运算过程中，如果结果的最高位 在加法运算时有进位或减法运算时有借位，Cy=1；否则， Cy=0。在进行位操作时，CY作为位累加器，作用相当于 CPU中的累加器A。
②AC（Auxiliary Carry Flag）
辅助进位标志位。进行加法或减法运算中，若低4位向 高4位有进位或借位，AC将被硬件置1，否则清0。AC位 常用于进行十进制调整指令和压缩BCD码运算。
第2章 MCS-51单片机基本结构
第2章 MCS-51单片机基本结构
2.1 MCS-51单片机内部结构 2.2 MCS-51单片机引脚功能 2.3 MCS-51单片机时序 2.4 单片机复位与复位电路 2.5 单片机最小应用系统 2.6 单片机低功耗运行
第2章 MCS-51单片机基本结构
2.1 MCS-51单片机内部结构
第2章 MCS-51单片机基本结构
2.1.2存储器
第2章 MCS-51单片机基本结构
2.1.2存储器
存储器小结：
第2章 MCS-51单片机基本结构
（1）地址的重叠性。数据存储器与程序存储器全 部64K地址重叠；程序存储器中的片内和片外低 4K地址重叠；数据存储器片内和片外最低的128 个字节地址重叠。虽然有这些重叠，但是由于采 取了不同的操作指令和外部引脚电平的控制，是 不会产生操作混乱的。 （2）程序存储器和数据存储器在使用上是严格区 分的，不同的操作指令不能混用。 （3）片外数据存储器中，数据区与用户外部扩展 的I/O口统一编址。因此，应用系统中所有外围接 口的地址均占用RAM地址单元。与外围接口进行 数据传送时，使用与访问外部数据存储器相同的 传送指令。
①CY（Carry Flag）
进位标志位。在执行运算过程中，如果结果的最高位 在加法运算时有进位或减法运算时有借位，Cy=1；否则， Cy=0。在进行位操作时，CY作为位累加器，作用相当于 CPU中的累加器A。
②AC（Auxiliary Carry Flag）
辅助进位标志位。进行加法或减法运算中，若低4位向 高4位有进位或借位，AC将被硬件置1，否则清0。AC位 常用于进行十进制调整指令和压缩BCD码运算。
第2章 MCS-51单片机基本结构
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
中心部件 — 算术逻辑单元 ALU
存放第一操 作数和操作 运算结果
累加器 ACC ALU
暂存器 B
程序状态字 寄存器 （PSW） ）
8
2. ）控制器 (Control unit)
用来控制计算机工作的部件。 功能 — 用来控制计算机工作的部件。控制器接收来 自存储器的指令，进行译码，并通过定时和控制电路， 自存储器的指令，进行译码，并通过定时和控制电路， 在规定时刻发出指令所需的各种控制信息和CPU CPU外部 在规定时刻发出指令所需的各种控制信息和CPU外部 所需的各种控制信号，使各部分协调工作， 所需的各种控制信号，使各部分协调工作，完成指令 所规定的操作。 所规定的操作。 程序计数器PC (Program Counter) 主要部件 — 程序计数器 PC的功能 的功能: 的功能 (1) 存放当前指令在存储器中的起始地址。 存放当前指令在存储器中的起始地址。 (2) 处理器每取出一条指令，PC自动 ，指向 处理器每取出一条指令， 自动+1， 自动 下一条指令的起始地址。 下一条指令的起始地址。
ROM 和 RAM的使用区别 RAM的使用区别
举例：表格查找，表格中的数放在ROM区中 要查找的数放在RAM区中 个人电脑的键盘，随机按下的数放在RAM区， 而每个按键对应的功能解析放在ROM区。
11
2.1.2 MCS-51的引脚功能 MCS-51的引脚功能
P1. 0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD/P3. 0 TXD/P3.1 INT0/P3.2 INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 VSS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 24 22 21
17
（3） PSEN （29脚）: (Program Store Enable)片外 29脚 (P nable)片外 程序存储器读选通信号输出端, 低电平有效。 程序存储器读选通信号输出端, 低电平有效。 可驱动8 LSTTL负载。 可驱动8个LSTTL负载。 负载 （4） EA （31脚）: (Enable Address)当EA接高电平 31脚 (E ddress)当EA接高电平 CPU访问片内ROM，并执行内部程序存储器中的指令， 访问片内ROM 时，CPU访问片内ROM，并执行内部程序存储器中的指令， 但当PC 程序计数器）的值超过4K PC（ 4K时 但当PC（程序计数器）的值超过4K时，将自动转去执行 片外存储器内的程序。 EA脚接低电平时 CPU只访问片 脚接低电平时， 片外存储器内的程序。当EA脚接低电平时，CPU只访问片 外ROM并执行外部程序存储器中的指令，而不管是否有片 ROM并执行外部程序存储器中的指令， 并执行外部程序存储器中的指令 内程序存储器。 内程序存储器。 对8031来讲，由于片内无程序存储器，所以该脚必须接 8031来讲，由于片内无程序存储器， 来讲 低电平。 低电平。
VCC
DIP封装 封装
8031 8051 8751 89C51
P0. 0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7
EA ALE PSEN
P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
12
方形封装
标定角 P1.4 P1.2 P1.0 VCC P0.1 P0.3 P1.3 P1.1 NC P0.0 P0.2 6 P1.5 P1.6 P1.7 RST P3.0 NC P3.1 P3.2 P3.3 P3.4 P3.5 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 80C51BH 80C51BH-2 80C31BH 80C31BH-2 5 4 3 2 1
13
1. 主电源引脚Vcc和Vss 主电源引脚Vcc Vcc和 VCC（40脚）: 接+5V电源正端; VCC VSS（20脚）: 接+5V电源地端。 VSS
14
2. 外接晶体引脚XTAL1和XTAL2 外接晶体引脚XTAL1 XTAL1和 XTAL1（19脚）:接外部晶振和微调电容的 一端，在单片机内部，它是构成片内振荡 器的反向放大器的输入端。当采用外部振 荡器时，该引脚接收振荡器的信号，即把 此信号直接接到内部振荡器的输入端。 XTAL2（18脚）:接外部晶振和微调电容的 另一端，在单片机内部，它是构成片内振 荡器的反向放大器的输出端。当采用外部 振荡器时，此引脚应悬空。
单片机原理及接口技术
机械工业出版社 胡健 主编
1
第2章 MCS-51单片机结构和原理
2.1 单片机内部组成及引脚功能
（1）MCS-51是Intel公司生产的一个单片 ） 是 公司生产的一个单片 机系列名称。 机系列名称。属于这一系列的单片机有多 种，如： ﹡8051/8751/8031； 8051/8751/8031； 8052/8752/8032； ﹡8052/8752/8032； ﹡80C51/87C51/80C31 80C52/87C52/80C32等 ﹡80C52/87C52/80C32等 。
2
8031 51子系列 8051 子系列 MCS−51 − 8751 系列 多一个16位定时 位定时/计数器 8032 多一个 位定时 计数器 52子系列 子系列 的内部数据存储器 8052 含265B的内部数据存储器
MCS−51单片机程序存储器配置 − 单片机程序存储器配置
存储器类型 单片机系列 8031 MCS−51 − 51 8051 8751 52 8032 8052
18
4. 输入/输出（I/O） 输入/输出（I/O）
P0.0～P0.7统称为P0口 统称为P0 （1）P0口（39脚～32脚）: P0.0～P0.7统称为P0口。 P0口 39脚 32脚 地址/ 地址/数据总线复用 P1口 P1.0～P1.7统称为P1口 统称为P1 （2） P1口（1脚～8脚）: P1.0～P1.7统称为P1口, 可 作为准双向I/O接口使用。用户IO I/O接口使用 IO口 作为准双向I/O接口使用。用户IO口 P2.0～P2.7统称为P2口 统称为P2 （3）P2口（21脚～28脚）: P2.0～P2.7统称为P2口, P2口 21脚 28脚 一般可作为准双向I/O接口。地址总线高8 I/O接口 一般可作为准双向I/O接口。地址总线高8位 P3口 10脚 17脚 P3.0～P3.7统称为P3口 统称为P3 （4） P3口（10脚～17脚）: P3.0～P3.7统称为P3口。 具有第二功能。 具有第二功能。
4
单片机内部结构（ 8051为例 为例） 2.1.1 单片机内部结构（以8051为例）
T0 时钟电路 ROM RAM T1 定时/计数器
CPU 并行接口 串行接口
内总线
中断系统
P0 P1 P2 P3
TXD RXD
INT0 INT1
由于受到管脚数量和芯片面积的限制，通常所有部件挂靠 由于受到管脚数量和芯片面积的限制， 在内部总线上，分时使用总线，即内部总线结构。 在内部总线上，分时使用总线，即内部总线结构。
•
5个中断源，具 个中断源， 个中断源 有两个优先级。 有两个优先级。 TXD RXD INT0 INT1 P0 P1 P2 P3 •128B 内 部 数 据 存 具有布尔处理 •4KB片内程序存储器 片内程序存储器， 储器（ ） 即位处理） （即位处理） 位中央处理器 片内程序存储器， 储器（RAM） •面向控制的 面向控制的8位中央处理器 存放程序、 存放程序、原始数据和表•一组特殊功能寄 能力 最大扩展64KB •由运算器+控制器组成 格，最大扩展 由运算器+ 存器（ 存器（SFR） ） •也可扩展，外部 也可扩展， 10 RAM最大扩展 最大扩展64KB RAM最大扩展64KB
7
1.）运算器 (Arithmetic and logic unit) ）
在控制器的控制下，对二进制数进行算术 功能 — 在控制器的控制下，对二进制数进行算术 运算、逻辑运算及信息传递。 运算、逻辑运算及信息传递。
算术运算： 算术运算：加、减、乘、除 逻辑运算： 逻辑运算：与、或、非 信息传递：存取、 信息传递：存取、传递数据 暂存原始数据、 暂存原始数据、 中间结果及运 算结果 状态 信息
5
内部三总线结构
CPU
6
1、微处理器 、 8位微处理器，即 CPU，是单片机的核心， 位微处理器， 位微处理器 ，是单片机的核心， 是单片机的指挥和执行机构。 是单片机的指挥和执行机构。 由运算器和控制器组成， 由运算器和控制器组成，同时还包括中断系 统和部分外部特殊功能寄存器； 统和部分外部特殊功能寄存器；
掩膜ROM 掩膜 − 4KB − − 8KB
EPROM − − 4KB − −
3
1 KB(Kilobyte) = 210B B=1024 B
（2）该系列生产工艺有两种： ）该系列生产工艺有两种： 一是HMOS工艺 （ 高密度短沟道 工艺（ 高密度短沟道MOS工 一是 工艺 工 二是CHMOS工艺 （ 互补金属氧化物 工艺（ 艺 ） 。 二是 工艺 工艺） 的HMOS工艺）。 工艺 CHMOS是 CMOS和 HMOS的结合 ， 既保 是 的结合， 和 的结合 持了HMOS高速度和高密度的特点， 还具有 高速度和高密度的特点， 持了 高速度和高密度的特点 CMOS的低功耗的特点。 在产品型号中凡带 的低功耗的特点。 的低功耗的特点 有字母“ 的即为 的即为CHMOS芯片 ， CHMOS 芯片， 有字母 “ C”的即为 芯片 芯片的电平既与TTL电平兼容 ， 又与 电平兼容， 芯片的电平既与 电平兼容 又与CMOS 电平兼容。 电平兼容。☺