第九章(浮点算法)40

–当结果尾数两个符号位的值不同时，表明尾数运算结 果溢出。此时应使结果尾数右移一位，并使阶码值加 1——右规。 –当尾数运算结果不溢出，但最高数值位与符号位同值 时，表明不满足规格化规则，此时应重复地使尾数左 移，阶码减1，直到出现在最高数值位上的值与符号位 的值不同为止——左规。
• (4)舍入操作。在执行对阶或右规时，会使 尾数低位上的若干位数值被移掉。
9.1 浮点数表示
• 定点数所表示的数值范围太小,特别是科学 计算方面，其数值范围很大，因此引入浮 点数表示。 • 浮点数是指小数点在数据中的位置可以左 右移动的数据。 E－阶码,用整数表示， 指出小数点的位置，决 • 一个数N的浮点数形式可写成 定了浮点数范围 E N=M*R
M-尾数,小数表示， 决定了浮点数的 精度。
正数
非规格化数原码 非规格化数补码 规格化数原码 规格化数补码 max min max min max min max 0 01111111 11·· ·1 0 11111111 00·· ·01 0 01111111 11·· ·1 0 10000000 00·· ·01 0 01111111 11·· ·1 0 11111111 10·· ·00 0 01111111 11·· ·1
• 本节讨论规格化浮点数运算。 • 虽然叫浮点加法器，它也可以做减法。
9.3.1 浮点加法算法
• 假设有两个浮点数 X=MX*2EX Y=MY*2EY • 实现X±Y运算，要用如下五步完成。 • (1)对阶操作，即比较两个浮点数阶码值的大小， 求△E=EX-EY。
–当△E不等于0时，首先应使两个数取相同的阶码值。
• 单精度浮点数转换成32位整数的方法
– 在24位的1.Ma的右边补8个0，使它变成32位 整数。 – 如果Ea<127+31，还要把这个32位整数右移 127+31-Ea位，空出位补0。 – 如果浮点数为负数，还要把它转换为负数（求 反加1）。
• 如果浮点数超出了-231~(+231-1)的范围，令 d=80000000H，且置标志invalid=1，表示 无效。
负数
1 11111111 00·· ·01 1 01111111 11·· ·1 1 10000000 11·· ·11 1 01111111 00·· ·0 1 11111111 10·· ·00 1 01111111 11·· ·1 1 10000000 01·· ·11
min
0 10000000 10·· ·00
类型
存储位数
数符(s) 阶码(E) 尾数(M) 总位数
阶码偏移值
十六进制
十进制
短实数
(Single Float)
1位
1位 1位
8位
11 位 15位
23位
52位 64位
32位
64位 80位
0x7FH
0x3FFH 0x3FFFH
127
1023 16383
长实数 (Double)
临时实数
（延伸双精确度， 不常用）
第9章
浮点算法及FPU Verilog HDL设计
• 前面设计的CPU中只有整数部件IU，如果 要对小数进行计算，则需要相应的电路支 持。
– 定点部件—只需要假设一个小数点存在于某2 位之间，计算时要把小数点对齐。 – 浮点部件—与定点部件不同，因为浮点数的小 数点不是固定的。
• 浮点数也是用二进制数表示的，但这些二 进制数位有不同的意义。
• 为了能够检测出精度是否损失，在移位过 程中使用了56位数据格式，其中32位是结 果，右边24位是被移出的位。若这24不是 全0，则表示精度丢失。 • 程序代码见f2i.v。
9.2.2 整数转换成浮点数
• 所有的整数转换成浮点数，不会出现“无效操作” 的情况。 • 由于浮点数的尾数只有24位（含隐藏位），因此32 位整数转换成浮点数时会出现精度损失的情况。 • 下面给出转换的算法。
• 4、X=0的移码与[X]移=0 根据移码的定义，有 [+0]移=2n+0000...0=1000…0 [-0]移=2n+0000...0=1000…0 • 在移码表示中，“0‖的表示形式是唯一 的。 [X]移=0时，则 2n+X=0，X=-2n 即[X]移为0时，表示了X的最小真值。
• 浮点数的范围--以短浮点数为例(R=2) • 1、二进制数范围—包括0
• 例如（R=2）： 尾数运算结果为 00.01001，数左移一位 （左规）后尾数变为00.1001，阶码减1。 • 例如： 尾数运算结果为 01.10010，数右移一位 （右规）后尾数变为00.11001，阶码加1。
• 浮点数的阶码可采用移码和补码表示。 • 下面分析一下移码的性质及其优点。 • 如果阶码有n+1位(包括符号位)，其阶码X 的移码定义为: [X]移=2n+X -2n≤X≤2n-1 • 设n=7，则 [X]移=128+X -128≤X≤127(mod 2n+1) • [X]移实质上是X的余128码。
R-基数,不需要表示出 来,R∈{2,4,8, …}
• 在计算机中，浮点数格式：
M0
1位
E
k位
M
n位
• 选择k和n的值既要保证有足够大的数值范围， 又保证有所要求的数值精度。
IEEE754 浮点数表示的标准
• 该标准规定R=2，阶码E用移码表示，尾数M用原码 表示。 • 根据二进制的规格化方法，最高数字位总是1，该 标准将这个1缺省存储(隐藏)，使得尾数表示范围 比实际存储的多一位。 • IEEE754标准的浮点数格式为：
9.2.1 浮点数转换成整数
• 由于浮点数所有表示的数的范围比32位整数大得 多，所以许多浮点数不能被转换成整数。 • 例如（R=2）：
– 浮点数a=4effffffH=0_100 1110 1_111 1111 1111 1111 1111 1111b，则 – M0=0 – Ea=10011101b=127+30，由于要变成整数，所以 Ea=0。即Ea每一次-1，尾数要左移1位，共移30位。 – 1.Ma=1. 111 1111 1111 1111 1111 1111，左移30位 后得： – d= 0111 1111 1111 1111 1111 1111 1000 0000(？)
• 一个浮点数的表示形式不是唯一的。 • 例如： 电子质量=0.9*10-27=0.09*10-26 =.... • 为了使浮点数有一个统一的标准形式， 规定浮点数必须采用规格化形式。浮点 数规格化对尾数M提出了限制要求： 1/R≤|M|<1(具体到等号有所不同)
• 对于R=2，表示形式
M 正数 原码 0.1XXXX 补码 0.1XXXX 负数 1.1XXXX 1.0XXXX ?
2-23*2-127
-2-23*2-127
-(1-2-23)*2127
max
min max min max min
(1-2-23)*2127
2-23*2-128 (1-2-23)*2127 1/2*2-127 (1-2-23)*2127 2-1*2-128
-2-23*2-128
-1*2127 -1/2*2-127 -(1-2-23)*2127 -(2-1-2-23)*2-128 -1*2127
移码 11111111 11111110 10000000 10000000 01111111 00000001 00000000
-1111111 11111111 -10000000 不能表示
• 优点：比较大小移码非常方便。 • 移码表示法性质：

移码符号与原码、补码符号相反 移码与补码的关系 一个数的移码等于该数补码反符号。 [X]移=Xn.Xn-1Xn-2·· 0 ·X [X]补=~Xn.Xn-1Xn-2··0 ·X
• 机器零、上溢、下溢概念。
上溢 出错 下溢 机器0 上溢 出错
-min
-max 0
min
max
9.2 单精度浮点数与整数之间的转换
• 浮点数与整数之间的转换是在编程序时经 常用到的操作。 • 在此讨论单精度浮点数与用32位补码表示 的整数之间的转换算法并给出Verilog HDL 源代码。 • 这里浮点数采用IEEE 754标准。
1 01111111 00·· ·0
注： • 11·1或00·0 共有23个1或0。 · · · · • 00·01 或 10·00 或 01·11 共有22个0或1。 · · · · · ·
• 2、十进制数形式
正数 负数
非规格化数原码 非规格化数补码 规格化数原码 规格化数补码
max
min
(1-2-23)*2127
• 由于浮点数能表示小数，如a=0.5，而整数 不能表示，因此还给出了标志位 precision_lost，表示精度已经损失。
– 如a=3fc00000H=0_011 1111 1_100 0000 0000 0000 0000 0000b – M0=0，Ea=127，1.Ma=1100 0000 0000 0000 0000 0000 0000 0000。 – 由于127+31-Ea=31，故右移32位得： – d=0000 0000 0000 0000 0000 0000 0000 0001.1b – 小数点右边的数将被丢掉，造成精度损失。
–舍入的原则是要有舍有入，而且尽量使舍和入 的机会均等，以防止误差积累。
• 程序见 i2f.v
9.3 浮点加法器FADD设计
• 浮点数由阶码(定点整数)和尾数(定点小 数)两部分组成。因此浮点运算器由阶码 运算部件和尾数运算部件两部分组成。 • 浮点数运算又可分为
– 规格化浮点运算，它是指参与运算的数和运 算结果为规格化的浮点数。 – 非规格化浮点数运算，无任何要求。