频率合成器设计报告
DDS设计实验报告

DDS 设计实验报告实验名称:直接数字频率合成器指导老师:花汉兵,姜萍姓名:陈维兵学号:114108000808院系:能源与动力工程学院1目录目录摘要 ................................ 2 正文一、 设计内容 ..................................... 3 二、 设计原理 .................................. 3 三、 设计要求 .................................. 5 四、 设计思路以及部分电路图 .................... 6 五、 实验感想 ..................................... 16 六、参考书目.16摘要本文介绍的是数字频率合成器(DDS)的设计以及其附加功能的拓展,附加功能有双通道显示、多波形显示、输出频率测量,另外,本文还介绍了一些在原有数字频率合成器的基础上做一些改进的想法和思路,虽然有的想法并没有实施,但是,作为一种参考也未尝不可。
希望本文对读者有所帮助。
关键字:数字频率合成,附加功能,改进想法AbstractThe page introduces the design of the Direct Digital Frequency Synthesizer , which shorts for DDS , and other new more additions of it , the additions includes double-rows vision , wave-patterns vision , measuring of the output frequency , what 'msore , this page introduces many more thoughts of improving the system which has been made ,even though the thoughts have not been applied , still they are good references for we and you .Wishing it helpful to you.Keywords: DDS ,addition of the system ,improving thoughts 设计内容设计一个频率及相位均可控制的具有正弦和余弦输出的直接数字频率合成器(Direct Digital Frequency Synthesizer 简称DDFS 或DDS)。
数字频率合成器报告论文

南京信息职业技术学院电子产品设计报告作者系部专业题目赵小平学号38 电子信息学院电子信息工程技术数字频率合成器的设计指导教师李震涛完成时间:2018 年 10月 5日目录1摘要 .............................................................2数字频率合成器的设计3数字频率合成器的组成及工作原理 ...................................3.1数字频率合成器的组成 .........................................3.2锁相环的工作原理 .............................................3.3参考振荡器的工作原理 .........................................3.4可变分频器和分频比控制器的工作原理 ...........................3.5消抖动电路的工作原理 .........................................3.6数码显示电路的工作原理 .......................................4数字频率合成器的设计任务和性能指标 ...............................5频率合成器的调试 .................................................5.1晶体振荡器与 4000分频电路调试 ...............................5.2消抖动电路和预置分频电路的安装和调试 ........................5.3锁相环电路和可变分频电路安装和调试 ..........................5.4频率合成器总体电路调试说明 ..................................结论参考文献(第 4章数字频率合成器的设计( 8课时) PPT)(《电子技术基础—数字部分》华中理工大学教研室编康华光主编)附录一:数字频率合成器原理图附录二:频率合成器元器件清单1摘要数字频率合成被广泛应用于通信,雷达,导航等领域。
DDS 直接数字频率合成器 实验报告

直接数字频率合成器(DDS)实验报告课程名称电类综合实验实验名称直接数字频率合成器设计实验日期2015.6.1—2013.6.4学生专业测试计量技术及仪器学生学号114101002268学生姓名陈静实验室名称基础实验楼237教师姓名花汉兵成绩摘要直接数字频率合成器(Direct Digital Frequency Synthesizer 简称DDFS 或DDS)是一种基于全数字技术,从相位概念出发直接合成所需波形的一种频率合成技术。
本篇报告主要介绍设计完成直接数字频率合成器DDS的过程。
其输出频率及相位均可控制,且能输出正弦波、余弦波、方波、锯齿波等五种波形,经过转换后在示波器上显示。
经控制能够实现保持、清零功能。
除此之外,还能同时显示出频率控制字、相位控制字和输出频率的值。
实验要求分析整个电路的工作原理,并分别说明了各子模块的设计原理,依据各模块之间的逻辑关系,将各电路整合到一块,形成一个总体电路。
本实验在Quartus Ⅱ环境下进行设计,并下载到SmartSOPC实验系统中进行硬件测试。
最终对实验结果进行分析并总结出在实验过程中出现的问题以及提出解决方案。
关键词:Quartus Ⅱ直接数字频率合成器波形频率相位调节AbstractThe Direct Digital Frequency Synthesizer is a technology based on fully digital technique, a frequency combination technique syntheses a required waveform from concept of phase. This report introduces the design to the completion of the process of direct digital frequency synthesizer DDS. The output frequency and phase can be controlled, and can output sine, cosine, triangle wave, square wave, sawtooth wave, which are displayed on the oscilloscope after conversation. Can be achieved by the control to maintain clear function. Further can simultaneously display the value of the frequency, the phase control word and the output frequency. The experimental design in the Quartus Ⅱenvironment, the last hardware test download to SmartSOPC experimental system. The final results will be analyzed, the matter will be put forward and the settling plan can be given at last.Key words:Quartus ⅡDirect Digital Frequency Synthesizer waveform Frequency and phase adjustment目录一、设计内容 (4)二、设计原理 (4)2.1 DDS概念 (4)2.2 DDS的组成及工作原理 (4)三、设计要求 (6)3.1 基本要求 (6)3.2 提高要求 (6)四、设计内容 (6)4.1 分频电路 (6)4.2 频率预置与调节电路 (10)4.3 累加器 (12)4.4 波形存储器(ROM) (13)4.5 测频电路 (19)4.6 译码显示电路 (21)4.7 消颤电路 (22)4.8 总电路 (23)五、电路调试仿真与程序下载 (24)六、示波器波形图 (25)七、实验中遇到的问题及解决方法 (25)八、电路改进 (26)九、实验感想 (28)十、参考文献 (28)一、设计内容设计一个频率及相位均可控制的具有正弦和余弦输出的直接数字频率合成器(Direct Digital Frequency Synthesizer 简称DDFS 或DDS)。
DDS 直接数字频率合成器 实验报告(DOC)

直接数字频率合成器(DDS)实验报告课程名称电类综合实验实验名称直接数字频率合成器设计实验日期2015.6.1—2013.6.4学生专业测试计量技术及仪器学生学号114101002268学生姓名陈静实验室名称基础实验楼237教师姓名花汉兵成绩摘要直接数字频率合成器(Direct Digital Frequency Synthesizer 简称DDFS 或DDS)是一种基于全数字技术,从相位概念出发直接合成所需波形的一种频率合成技术。
本篇报告主要介绍设计完成直接数字频率合成器DDS的过程。
其输出频率及相位均可控制,且能输出正弦波、余弦波、方波、锯齿波等五种波形,经过转换后在示波器上显示。
经控制能够实现保持、清零功能。
除此之外,还能同时显示出频率控制字、相位控制字和输出频率的值。
实验要求分析整个电路的工作原理,并分别说明了各子模块的设计原理,依据各模块之间的逻辑关系,将各电路整合到一块,形成一个总体电路。
本实验在Quartus Ⅱ环境下进行设计,并下载到SmartSOPC实验系统中进行硬件测试。
最终对实验结果进行分析并总结出在实验过程中出现的问题以及提出解决方案。
关键词:Quartus Ⅱ直接数字频率合成器波形频率相位调节AbstractThe Direct Digital Frequency Synthesizer is a technology based on fully digital technique, a frequency combination technique syntheses a required waveform from concept of phase. This report introduces the design to the completion of the process of direct digital frequency synthesizer DDS. The output frequency and phase can be controlled, and can output sine, cosine, triangle wave, square wave, sawtooth wave, which are displayed on the oscilloscope after conversation. Can be achieved by the control to maintain clear function. Further can simultaneously display the value of the frequency, the phase control word and the output frequency. The experimental design in the Quartus Ⅱenvironment, the last hardware test download to SmartSOPC experimental system. The final results will be analyzed, the matter will be put forward and the settling plan can be given at last.Key words:Quartus ⅡDirect Digital Frequency Synthesizer waveform Frequency and phase adjustment目录一、设计内容 (4)二、设计原理 (4)2.1 DDS概念 (4)2.2 DDS的组成及工作原理 (4)三、设计要求 (6)3.1 基本要求 (6)3.2 提高要求 (6)四、设计内容 (6)4.1 分频电路 (6)4.2 频率预置与调节电路 (10)4.3 累加器 (12)4.4 波形存储器(ROM) (13)4.5 测频电路 (19)4.6 译码显示电路 (21)4.7 消颤电路 (22)4.8 总电路 (23)五、电路调试仿真与程序下载 (24)六、示波器波形图 (25)七、实验中遇到的问题及解决方法 (25)八、电路改进 (26)九、实验感想 (28)十、参考文献 (28)一、设计内容设计一个频率及相位均可控制的具有正弦和余弦输出的直接数字频率合成器(Direct Digital Frequency Synthesizer 简称DDFS 或DDS)。
频率合成实验报告

频率合成实验(虚拟实验)
姓名:张小凡 学号:04010888
(一) 锁相环频率合成器
此时环路的锁定时间约为9微秒,前置分频比为3,环路分频比为10
,示波器1‐6波形 分析:(将 synSen 的初始值为3e6与 5e6与初始情况作比较)
3e6时,控制电压稳定时幅度更大,稳定性略差,环路锁定时间较短;
5e6时,控制电压稳定时幅度较小,稳定性好,环路锁定时间较长;
(二)小数频率合成器
可以看出该锁相环采用的是异或门鉴相器,其鉴相器输出信号是输入信号和反馈信号的异或,并且这是一个平均分频比为10.3的小数分频频率合成器,一个循环周期内的分频次数为10,其中必须进行7次10分频,还有3次11分频。
Ku波段频率合成器的设计与实现的开题报告

Ku波段频率合成器的设计与实现的开题报告
一、研究背景及意义
随着无线通信的迅速发展,射频技术的应用越来越广泛,射频频率合成器在无线通信中起到了关键作用。
目前,最常用的频率合成技术是锁相环(PLL)技术,但由于PLL技术本身的设计限制,导致在某些应用场合中,PLL技术难以满足要求,如在Ku波段(12 GHz – 18 GHz)的制造中。
因此,需要研究开发一种适用于Ku波段频率合成器的设计方案,以满足无线通信系统对高稳定度、高精度、高带宽和低相位噪声等要求。
二、研究内容及方法
本文将研究设计一种Ku波段(12 GHz – 18 GHz)频率合成器,主要研究内容包括:
1. 频率合成器的基本原理及特点
通过对频率合成器的基本原理和特点进行研究,为后续的设计提供理论支持。
2. Ku波段频率合成器的设计方案
综合考虑Ku波段频率合成器的要求和特点,设计合适的频率合成器电路方案,包括参考源、频率分配器、相位调节器等模块。
3. 频率合成器的实现
根据设计方案,制作频率合成器模块,并对其进行测试和调试。
4. 频率合成器的性能分析
对频率合成器的稳定度、精度、带宽和相位噪声等性能指标进行测试和分析。
三、可行性分析
本文所研究的Ku波段频率合成器设计方案具有一定的可行性。
首先,目前市场上缺乏针对Ku波段的频率合成器,有一定的市场需求;其次,本研究针对Ku波段频率合成器的基本原理和特点进行了分析和研究,具有较高的理论可行性;最后,频率合成器的实现采用了成熟、可靠的电
路设计方法,具有较高的工程可行性。
总之,本研究的Ku波段频率合成器设计与实现具有很高的研究价值和实际应用价值。
-锁相环的频率合成器课程设计报告

湘潭大学基于锁相环的频率合成器课程设计报告学院:姓名:学号:班级:指导教师:日期:2014年11月12 日同组人:朱翊目录一、设计和制作任务 (3)二、主要技术指标 (3)三、确定电路组成方案 (3)四、设计方法 (4)(一)、振荡源的设计 (4)(二)、N分频的设计 (4)(三)、1KHZ标准信号源设计(即M分频的设计) (5)五、锁相环参数设计 (6)六、调试步骤 (7)七、实验小结 (8)八、电路板制作 (8)九、心得体会 (9)附录:各芯片的管脚图 (10)锁相环CD4046设计频率合成器内容摘要:频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频率,由此导出多个或大量的输出频率,这些输出的准确度与稳定度与参考频率是一致的。
在通信、雷达、测控、仪器表等电子系统中有广泛的应用,频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式,前两种属于开环系统,因此是有频率转换时间短,分辨率较高等优点,而锁相频率合成器是一种闭环系统,其频率转换时间和分辨率均不如前两种好,但其结构简单,成本低。
并且输出频率的准确度不逊色与前两种,因此采用锁相频率合成。
关键词:频率合成器CD4046一、设计和制作任务1.确定电路形式,画出电路图。
2.计算电路元件参数并选取元件。
3.组装焊接电路。
4.调试并测量电路性能。
5.写出课程设计报告书二、主要技术指标1.频率步进 1kHz2.频率稳定度f ≤1KHz3.电源电压 Vcc=5V三、确定电路组成方案原理框图如下,锁相环路对稳定度的参考振动器锁定,环内串接可编程的分频器,通过改变分频器的分配比N,从而就得到N倍参考频率的稳定输出。
晶体振荡器输出的信号频率f1,经固定分频后(M分频)得到基准频率f1’,输入锁相环的相位比较器(PC)。
锁相环的VCO输出信号经可编程分频器(N分频)后输入到PC的另一端,这两个信号进行相位比较,当锁相环路锁定后得到:f1/M=f1’=f2/N 故f2=Nf’1 (f’1为基准频率)当N变化时,或者N/M变化时,就可以得到一系列的输出频率f2。
简易DDS频率合成器设计

目录第一章系统分析与设计方案 (1)1.1 DDS设计原理介绍 (1)1.2直接数字式频率合成器(DDS)的基本结构 (1)1.3基本DDS结构的常用参量计算 (1)1.3.1 DDS的输出频率f out 。
(1)1.3.2 DDS产生的相位。
(1)1.3.3 DDS的频率分辨率。
(1)1.3.4 DDS的频率输入字FW计算。
(2)1.4 DDS的工作原理 (2)1.4.1相位累加器与频率控制字FW (2)1.4.2 相位控制字PW (2)第二章软件设计 (3)2.1 Verilog HDL程序 (3)2.1.1 8位加法器程序代码 (3)2.1.2 16位加法器程序代码 (3)2.1.3 8位寄存器程序代码 (3)2.1.4 16位寄存器程序代码 (4)2.1.5 dds代码程序 (4)2.1.6 ROM的创建 (4)第三章实验仿真 (5)3.1 原理图 (5)3.1.1 ROM (5)3.1.2 八位加法器 (5)3.1.3 十六位加法器 (5)3.1.4 八位寄存器 (6)3.1.5 十六位寄存器 (6)3.2 仿真波形 (6)3.3 D/A转换电路 (9)3.3.1 DAC0832结构及工作原理 (9)3.3.2 D/A转换电路模块 (10)3.4 实验结果 (10)3.5 调试过程 (10)3.5.1对adder8、adder16、reg8、reg16的调试 (10)3.5.2. D/A转换电路的调试 (10)3.5.3.输出波形的调试 (10)第四章心得体会 (11)第五章参考文献 (12)第一章系统分析与设计方案1.1 DDS设计原理介绍DDS即Direct Digital Synthesizer数字频率合成器,是一种基于全数字技术,从相位概念出发直接合成所需波形的一种频率合成技术,是一种新型的数字频率合成技术。
具有相对带宽大、频率转换时间短、分辨力高、相位连续性好等优点,很容易实现频率、相位和幅度的数控调制,广泛应用于通讯领域。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
频率合成器课程设计总结报告指导教师:***组员:李刚、魏虹宇、张朋、蒙荣鸿专业:电子信息科学与技术092日期: 2012年1月1日摘要:本设计是关于锁相环频率合成器的设计,设计主要由电源、自制压控振荡器(VCO)、锁相环频率合成器(PLL)、单片机控制(MCU)显示以及键盘操作五部分组成。
电源部分采用稳压芯片获得稳定的3.3V以及5V的电压输出,压控振荡器采用MAX2620芯片外接电感电容并联谐振回路制成,锁相环频率合成器采用ADF4106制成,、采用AT89C52单片机作为系统的控制单元。
基本要求:输出频率可改变,输出功率可调整。
扩展要求:具有显示功能,具有键盘控制功能。
关键词:锁相环(PLL)、压控振荡器(VCO)、环路滤波(LPF)、单片机(MCU)Abstract:This design is about lock cirtle frequency synthesizer design, design mainly by power supply, self-control voltage control oscillation (VCO), and phase lock loop (PLL) frequency synthesizer and single-chip microcomputer control (MCU) display and keyboard five parts. The power supply voltage of the chip made steady 3.3 V and 5 V voltage output, controlled oscillator MAX2620 adopts chip made, lock cirtle frequency synthesizer made by ADF4106, by AT89C52 single chip microcomputer as system, the control unit. Basic requirements: output frequency can change, output power can be adjusted. Expand requirements: display function with the keyboard control function.Key words:Phase lock loop (PLL)、Voltage control oscillation (VCO)、LPF、SCM (MCU)目录11..任务111..11..要求 (1)1.1.1.自制VCO振荡器 (1)1.1.2.锁相环频率合成器设计 (1)22..方案的比较论证及选择 (1)22..11..VCO振荡器部分 (2)2.1.1.方案一: (2)2.1.2.方案二: (2)2.1.3.方案比较与选择: (2)22..22..PLL锁相环部分 (2)2.2.1.方案一: (2)2.2.2.方案二: (2)2.2.3.方案比较与选择: (2)22..33..显示部分 (3)2.3.1.方案一: (3)2.3.2.方案二: (3)2.3.3.方案比较与选择: (3)22..44..键盘部分 (3)2.4.1.方案一: (3)2.4.2.方案二: (3)2.4.3.方案比较与选择: (3)33..单元模块的设计 (4)33..11..VCO电路设计 (4)33..22..鉴相器电路设计 (4)33..33..控制电路设计 (5)33..44..电源电路设计 (5)33..55..整体电路设计 (6)33..66..软件设计 (7)44..安装调试说明 (8)44..11..元器件装配图 (8)44..22..硬件部分调试步骤: (8)4.2.1.电源模块 (8)4.2.2.压控振荡器 (8)4.2.3.鉴相器 (9)4.2.4.软件控制部分调试步骤 (9)55..测试报告 (10)55..11..测试条件 (10)55..22..测试步骤 (10)55..33..测试结果 (10)66..设计总结 (10)77..附录一111.任务图1 整体框图11..11..要求1.1.1.自制VCO振荡器要求:VCO振荡器输出频率在77MHz~113MHz之间选择,输出功率≥-10dBm。
1.1.2.锁相环频率合成器设计要求:输出频率在10MHz~1000MHz之间选择,输出范围≥10MHz,输出功率≥-10dBm。
输出频率由按键控制,可增加、可减小,最小步进≤1MHz。
输出功率可调整,调整范围至少在-10dBm~ -40dBm之间。
2.方案的比较论证及选择项目分析:根据教学大纲要求,结合本专业学生的专业知识,设计出一个频率合成器电路。
基本要求:自制压控振荡器,选用锁相环芯片构建锁相环频率合成器,输出频率可改变,输出功率可调整。
扩展要求:具有显示功能,具有键盘控制功能。
电路设计中,VCO电路采用芯片加外围谐振电路的方式,用外接变容管实现频率变化。
PLL电路采用集成芯片,结合控制电路,通过键盘输入,改变输出信号的频率,并采用数码管方式,显示出输出频率的值。
输出功率通过电位器调节,实现输出功率的变化。
22..11..VCO振荡器部分2.1.1.方案一:采用分立元器件搭;2.1.2.方案二:采用集成芯片MAX2620进行制作;2.1.3.方案比较与选择:方案一采用分立元件搭,工程量较大,不稳定因数较多,对于调试难度较大,方案二采用集成的芯片,大大的减少了外围电路,稳定性得到了较大的提高,调试起来也比较的方便,因而对于VCO部分我们采用基于MAX2620集成芯片的制作方案。
22..22..PLL锁相环部分2.2.1.方案一:采用分立元器件搭;2.2.2.方案二:采用集成的芯片ADF4106进行制作;2.2.3.方案比较与选择:方案一采用分立元件搭,工程量较大,不稳定因数较多,对于调试难度较大,方案二采用集成的芯片ADF4106,利于小型化与集成化.具有良好的短期与长期稳定度。
集成化后的反应速度也有所提高,可以进一步缩短锁定的时间,因而采用方案二来的更加合理。
22..33..显示部分2.3.1.方案一:采用字符式LCD显示;2.3.2.方案二:采用数码管动态扫描显示;2.3.3.方案比较与选择:方案一采用LCD首先在制作成本上比较高,对于教学实验课程没有这个必要性,再有它的体积比较大,对于小型化设计不是很理想。
方案二原理简单,编程容易,结构小巧,对于本课程实验完全可以满足显示需求。
并且价格低廉,综上我们选择方案二。
22..44..键盘部分2.4.1.方案一:使用PC机键盘,通过PS/2接口与单片机相连;2.4.2.方案二:直接用单片机的I/O口接常开开关做成按键。
2.4.3.方案比较与选择:方案一输入方便,与单片机连接只需要两个I/O口,但是PC机键盘比较大,编程量大;方案二硬件连接简单,编程也简单。
为了操作界面简单简洁,我们用只需要用四个按键就可以实现所有的操作,因此我们选择方案二。
3.单元模块的设计33..11..VCO电路设计压控振荡器主要功能是产生并输出具有一定频率的正弦信号,其振荡源由外加电压控制。
1VCO部分图 2 自制VCO原理图33..22..鉴相器电路设计由于锁相频率合成技术具有优良的特性,特别是随着数字电路的高速发展,锁相合成器件更是得到进一步的使用,锁相合成器具有良好的窄带跟踪特性,可以很好的选择所需的频率信号,抑制杂散分量,并且具有避免了大量滤波器的优点,利于小型化。
同时还具有良好的短期与长期稳定度。
这里我们采用ADF4016锁相环芯片,结合外围电路,设计出频率合成器电路。
V3图3 锁相环原理图33..33..控制电路设计采用AT89C52单片机进行控制,配备有有键盘输入功能和数码管显示功能。
键盘输入改变输出信号频率,能实现100KHz的最小频率步进。
数码管能够显示相应的输出信号的频率。
PLL芯片的控制采用串行数据输入。
码管X4单片机控制部分图4 单片机控制原理图33..44..电源电路设计由于电路设计中,有几组电源要求,采用电源管理芯片,分别输出3.3V与5V两组电源给系统供电,并设计出电源监测和保护电路。
电源部分图5 电源部分原理图33..55..整体电路设计对PLL电路、控制电路和电源管理电路进行综合,绘制出整体电路原理图和印制板图。
图6 整体原理图图 7 PCB 图33..66.. 软件设计根据控制电路的要求,画出软件流程图,并结合选用的控制电路,设计出对应的程序,并能够编译、下载完成。
开始检查设定频率是否改变频率设置 定时器初始化ADF4106初始化按键扫描并处理是否图8 程序流程图4.安装调试说明44..11..元器件装配图图8 元件装配图44..22..硬件部分调试步骤:4.2.1.电源模块焊接完电源模块后,从AMS1117—5V芯片输出应在5V左右,AMS1117—3.3V芯片输出在3.3V左右,电源模块就正常工作了。
通过测试,最大输出为4.97V和3.29V,说明电源电路正常工作。
4.2.2.压控振荡器焊接完后,压控振荡器能够起振,加控制电压时,VCO的频率发生变化,VCO正常工作,实际测得,当加0-4.5V直流电压时,VCO频率范围为77Mhz—113Mhz,但在反馈回路上的信号幅度太小达不到要求,因此通过把上拉电阻改成上拉电感,使输出幅度提高,达到指标。
图9 调试效果图4.2.3.鉴相器焊接完后,先下个测试程序检测输出是否正确,如果结果不对,首先应检查电路是否有错,否则就是程序不对,要改程序。
4.2.4.软件控制部分调试步骤我们采用Keil软件进行程序设计。
首先调试数码管和按键,确保数码管和按键能够正常工作,然后调试鉴相器程序,通过设置ADF4106的MUXOUT输出R分频频率确保程序能够控制芯片,然后测量CP端,保证电荷泵能够正常输出。
5.测试报告55..11..测试条件测试温度:室温(5—20摄氏度)测试电压:0V—5V55..22..测试步骤(1)电源及各元器件电压测试(2)VCO在测试电压下的频率测试(3)测试鉴相器是否正常工作(4)整机系统的测试55..33..测试结果(1)电源输出测试正确(2)VCO频率测试结果(3)测试鉴相器能够正常工作6.设计总结1.通过此次课程设计,将所学的理论知识很好的运用到了实践中,让我们将理论知识理解得更加深入。
2.通过实践,锻炼了大家的动手能力和调试能力,通过分组的形式,锻炼了大家的团结协作能力。
3.通过此次课程设计,我们懂得了工程项目的制作过程。
7.附录一#include <AT89X52.h>#define uchar unsigned char#define uint unsigned int#define ulint unsigned long intsbit Pll_LE =P1^0;sbit Pll_DATA =P1^1;sbit Pll_CLK =P1^2;sbit Pll_CE =P1^3;sbit KEY_down =P2^0;sbit KEY_right =P2^1;sbit KEY_up =P2^2;sbit KEY_left =P2^3;uchar Time0_flag=0,wei_flag=1,Dis_value[4]={1,0,0,0};ulint R_ref = 100;uint freq_value=1000,freq=0;uchar CodeTable[10]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f};//ma biao void Init_Timer0(void);void Key(void);void Display(void);void delay(uint i);void ADF4106_Write(ulint value);void ADF4106_init(void);void ADF4106_Setfreq(void);void main(){Init_Timer0();ADF4106_init();while(1){Key();freq_value=Dis_value[0]*1000+Dis_value[1]*100+Dis_value[2]*10+Dis_value[3];if(freq_value!=freq){freq=freq_value;EA=0;ADF4106_Setfreq();EA=1;}}}void ADF4106_Write(ulint value){ulint temp=0x800000;uchar i;Pll_LE=0;Pll_CLK=0;for(i=0;i<24;i++){if(value&temp){Pll_DATA=1;}else{Pll_DATA=0;}Pll_CLK=0;Pll_CLK=1;temp=temp>>1;}Pll_LE=1;}void ADF4106_init(void){Pll_CE=1;ADF4106_Write(0x5F8213); //init 16/17;fastlock 1;negative;digitallock detect;ADF4106_Write(0x5F8212); //functionADF4106_Write((R_ref<<2)+(2<<16)+(1<<20));//R; ANTI-BACKLASH WIDTH 6.0ns ADF4106_Write(0x000301);//N;ADF4106_Setfreq();}void ADF4106_Setfreq(void){uint B=0,A=0;ulint value=0;B = freq_value/16;A = freq_value%16;value = (B<<8)+(A<<2)+1;ADF4106_Write(0x4482c6); //function.ADF4106_Write((R_ref<<2)+(1<<17)+(1<<20));ADF4106_Write(value);ADF4106_Write(0x4482c2); //function.}void Key(void){if((P2&0x0f)!=0x0f){delay(50);if(!KEY_down){if(Dis_value[wei_flag]!=0){Dis_value[wei_flag]--;}else{if(wei_flag!=0){if(Dis_value[wei_flag-1]!=0){Dis_value[wei_flag-1]--;Dis_value[wei_flag]=9;}else{if((wei_flag-1)!=0){if(Dis_value[wei_flag-2]!=0){Dis_value[wei_flag-2]--;Dis_value[wei_flag]=9;Dis_value[wei_flag-1]=9;}else{if((wei_flag-2)!=0){if(Dis_value[wei_flag-3]!=0){Dis_value[wei_flag-3]--;Dis_value[wei_flag]=9;Dis_value[wei_flag-1]=9;Dis_value[wei_flag-2]=9;}}}}}}}}else if(!KEY_up){if(Dis_value[wei_flag]!=9){Dis_value[wei_flag]++;}else{if(wei_flag!=0){if(Dis_value[wei_flag-1]!=9){Dis_value[wei_flag-1]++;Dis_value[wei_flag]=0;}else{if((wei_flag-1)!=0){if(Dis_value[wei_flag-2]!=9){Dis_value[wei_flag-2]++;Dis_value[wei_flag]=0;Dis_value[wei_flag-1]=0;}else{if((wei_flag-2)!=0){if(Dis_value[wei_flag-3]!=9){Dis_value[wei_flag-3]++;Dis_value[wei_flag]=0;Dis_value[wei_flag-1]=0;Dis_value[wei_flag-2]=0;}}}}}}}}else if(!KEY_right){if(wei_flag!=3){wei_flag++;}}else if(!KEY_left){if(wei_flag!=0){wei_flag--;}}while((P2&0x0f)!=0x0f);}}void Init_Timer0(void){TMOD|=0x01; //方式1TH0=0xdC;TL0=0; //20msET0=1; //中断开TR0=1; //定时器开EA=1;}void Time0_ISF() interrupt 1{TMOD|=0x01; //方式1TH0=0xdC;TL0=0; //20msDisplay();Time0_flag++;if(Time0_flag==50){Time0_flag=0;}}void Display(void){uchar wei[4]={0x7f,0xbf,0xdf,0xef};//千,百,十,个,uchar i;for(i=0;i<4;i++){if(Time0_flag<25){if(i!=wei_flag){P2=0xff;P0=CodeTable[Dis_value[i]];P2=wei[i];delay(100);}}else{P2=0xff;P0=CodeTable[Dis_value[i]];P2=wei[i];delay(100);}}P2=0xff;}void delay(unsigned int i){while(i--);}。