微机原理考试内容

一、选择题1．80386微处理器中段寄存器是16位。

2．Pentium处理器最低功耗的状态是停止时钟状态。

3．高速缓存器是由SRAM构成。

4．由2K×１位的芯片组成容量为４Ｋ×８位的存储器需要１６个存储芯片。

５．在同样时钟频率下，ＤＤＲ读写数据的速度是ＳＤＲＡＭ的２倍。

６．ＳＤＲＡＭ存储芯片使用ＤＩＭＭ内存条。

７．存储实时时钟和系统配置信息的是ＣＭＯＳＲＡＭ。

８．ＬＥＤ显示器接口电路一般使用无条件传送方式。

９．ＣＰＵ响应可屏蔽中断请求（ＩＮＴＲ）的必要条件是ＩＦ＝１。

１０．Ｘ８６微机键盘中断类型码为０９Ｈ，则键盘中断矢量得存储地址为２４Ｈ。

１１．２片８２５９级联，可管理１５个中断源。

１２．８２５３／８２５４计数器中的最大计数值为６５５３６。

１３．当８２５５Ａ芯片的ＣＳ＝１，Ａ１Ａ０＝００ＲＤ＝１，ＷＲ＝０时，表示当前总线周期正在从通道Ａ读数据。

１４．８２３７Ａ的ＤＭＡ通道一次传输的数据块最长为６４ＫＢ。

１５．Ｉｎｔｅｌ４４０ＢＸ芯片组支持ＰｅｎｔｉｕｍII处理器。

１６．每个字符异步传输必须以起始位开始。

１７．ＤＴＥ与ＤＣＥ之间最常用的接口标准是ＲＳ－２３２－Ｃ。

１８．ＲＳ－２３２－Ｃ最大传输速率为２０Ｋｂｐｓ。

１９．一个ＵＳＢ接口理论上最多可连接１２７个外设。

２０．ＰＣＩ总线与ＣＰＵ异步工作。

２１．奔腾机中，ＡＧＰ将显示数据从ＰＣＩ总线上卸下，直接进行点对点的传输。

二、名词解释1.简述x86系列微处理器能支持的四种操作模式实地址模式保护模式虚拟8086模式系统管理模式SMM(System Management Model)2.突发周期在突发周期中处理器能够在连续时钟状态内连续地读或写4个数据项，每个数据项为64位，一次突发周期可读或写4×64=256位得数据，对应了高速缓冲存储器得一个缓冲行。

突发周期一般是由5个时钟状态T1、T2、T2、T2、T2组成。

在T1状态。

CPU给出第一个数据项的存储地址，在后续的T2状态连续地读或写4个数据项，由于数据是顺序连续存储的，后三个数据项由系统逻辑计算给出，突发周期包括突发读周期和突发写周期，对I/O端口不能进行突发访问。

3.地址映射为了保证Cache读写操作的正确有效，，必须在Cache中的存储块与主存中的存储块之间建立起对应关系，按某种函数关系把主存单元地址映射到Cache中并进行定位，称为地址映射，地址映射有直接映射、全相联映射和组相联映射。

4.DDR SDRAM（Double Data Rate SDRAM,双倍数据传输率SDRAM）简称DDR存储器，它不仅能在时钟脉冲上升沿存储数据，还能在时钟脉冲下降沿存储数据，同样时钟频率下读写数据的速率提高一倍。

DDR工作电压低，工作频率高，内存采用184线的DIMM封装，引脚边只有一个小缺口。

5.快闪存储器FLASH FLASH也称闪烁存储器，简称闪存，因其可以快速重新编程使其内容频繁变化而得名，FLASH存储信息密度高、存取速度快、成本低，不挥发，可以块擦除、单一供电，得到广泛应用。

6.DMA方式（Direct Memory Access,直接存储方式）DMA用硬件在外设和内存之间开辟直接的数据传输通道，这是一种不需要CPU介入的高速数据传输方法，对这一数据传输过程进行控制的硬件是DMAC(DMA控制器)一般情况下CPU控制、管理这系统的数据总线、地址总线和控制总线，运行程序，DMAC可以在同类或异类两个端口之间传送数据，还可以在存储器和存储器。

I/O设备和I/O设备之间传送数据。

7.中断矢量中断服务的子程序的入口地址由段基址和偏移量组成，称为终端矢量。

8.中断矢量表16位微机把各个中断源的中断矢量集中在一起，连续存放在内存的0~3FFH的1024个存储单元内，形成中断矢量表。

9.串行传输数据代码的所有位顺序串行排列成数据流，在一条线缆上逐位传输。

串行传输速度通常低于并行传输，但节省硬件，适宜远距离数据传输，通信网及计算机网络中服务器与站点之间计算机的某些部件之间都以串行方式传输数据。

10.外部总线是微机系统之间、微机与外部设备之间的连线，外部总线通过总线控制器挂接在系统总线上，如有IDE、SCSI等11.IDE接口标准的IDE接口只支持2个智能设备，每个硬盘驱动器设备最多支持1024个柱面、63个扇区、16个磁头，它是ISA总线信号的一个子集，接口简单。

三、填空1.Pentium 微处理器内部设置了独立的L1Cache和L2Cache，大大提高了访问存储器的速度。

2.实现EPIC技术的IA-64架构计算机采用了断定执行和推测装入两项重大革新。

3.分层次的存储系统中，在CPU寄存器之后存储速度最快、靠CPU最近且打交道最多的是高速缓存存储器，它是由SRAM类型的芯片构成，而主存储器则是由DRAM类型的芯片组成。

4.有两个存储块，其大小分别为1k×8和8k×8，它们的首地址分别为1000H和4000H,这两个存储块所对应的末地址分别为13FF H和5FFF H。

5．用414100（4k1）芯片构造16MB RAM ，则需要32片，对片内存储单元寻址需要24条地址线。

6．Pentium机中16位的段寄存器称作段选择子，它指向段描述符在段描述符表中的位置，段描述符有8 个字节。

7．对6116芯片进行写操作，6116引脚CE= 0 ,WE= 0, OE=1。

8.Cache和主存之间的地址映射有直接映射、全相联映射、组相联映射等方式，Pentium机中一般采用组相联映射法。

9.现代微机I/O端口地址线一般有16 根，可寻址的I/O端口到2°16（二的十六次方）个10.中断矢量就是中断服务程序的入口地址，16位微机的中断矢量有4 个字节，分别表示入口单元的偏移地址和段地址，32位微机一般根据中断号通过终端描述找到对应的中断描述符，其中包含有中断服务的入口地址信息。

11.BIOS对8259A初始化编程写入的ICW2位08H，则IRQ5的中断类型为ODH，对应的中断矢量在中断矢量表中的位置从00034H到00037H地址单元。

12.8253/8825芯片内有3个独立的16位计数器/定时器，每个计数器/定时器有 6种工作方式。

13.CRC码中文名称叫循环冗余校验码，又称（n,k）码，此编码数据位有k 位，冗余位有n-k 位。

14.DTE为数据终端设备，DCE为数据终结设备，8250就是DTE设备，Moderm就是DCE 设备。

15.多主系统中，占用总线进行数据传输，通常有4个阶段，分别为总线请求和仲裁阶段、寻址阶段、数据传输阶段、和结束阶段。

16.PCI总线宽带32位，可扩充至64 位，对应的数据传输速率分别高达133MB/S和266 MB/S17.PCI Express×1方式双向传输时数据传输宽带达500 MB/S。

PCI Express×16双向传输的宽带达800 MB/S。

18.IEEE-488总线有24条信号线，其中数据线8条、握手联络线3 条、接口管理线5条、地址8 条。

四、问答题1.论述主存-辅存和Cache-主存原理的差异·Cache-主存体系目的是满足程序对速度的要求，而主存-辅存体系是为了满足存储容量的要求。

因此前者容量小，读写速度快；后者容量大，读写相对较慢·在Cache-主存体系中，CPU可直接访问Cache和主存，而在主存-辅存体系中，CPU 不能直接访问辅存。

·在Cache-主存体系中，为争取速度，地址变换、替换策略和信息存取全部采用硬件来实现，因此对各级程序员和用户都是透明的；在主存-辅存体系中，由MMU等辅助软件和操作系统的存储管理软件等共同进行信息块的规划和主存-辅存的调度，所以对设计相应管理软件的系统程序员来说是不透明的，对广大用户来说是透明的。

2.论述USB接口性能和特点USB接口性能如下：·支持同步与异步传输·一个USB接口最多可以可连接127台外设，整个连接采用树型分层管理，最多支持5层接线器。

·四芯连线：两根用于差分信号的数据线，两根电源线。

·最大接线长度5米左右。

·即插即用，支持设备带电热插拔。

·可提供或接受外设电源。

·增删外设简单方便，系统会自动收索、识别、配置新外设，会自动收回已撤销外设所占用的资源。

USB 特点如下：·易用性：USB连接器具有单一的模型，支持热插拔和即插即用，允许随时加入和撤除设备，提供动态识别并自动对设备进行设置和驱动。

·广泛性：可对多个设备同时进行操作在主机和设备之间传输多个数据流和报文；·灵活性：允许选择设备缓冲区的大小和传输宽带，支持一系列大小数据包分帧串行传输，支持各种数据传输率·容错性：USB协议中规定了出错处理和差错恢复机制，可对错误的数据进行恢复和报告，可对有缺陷的设备进行认定。

·高性能价格比：价格低廉而性能优越，将外设和主机进行了最优集成，提供低价的电缆和连接器，促进了低价外设的发展。

3.论述PCI总线性能和应用·PCI支持广泛的基于微处理器的配置，包括单处理器和多处理器系统，支持并发工作，PCI外设可与CPU并行工作，支持无限猝发读写方式，特别适用于高速数据传输。

·PCI总线与CPU异步工作并与其时钟无关，所有PCI总线上的操作都同步于PCI的CLK信号，数据最高速率为133MB/s到264MB/s。

·兼容性好，PCI总线不受CPU限制，可同时支持多组外围设备，能兼容已有的ISA、EISA、MCA、VESA等总线。

·具有PnP（Plug and Play）功能。

总线结构·结构特点1）驱动PCI总线的全部控制由PCI桥实现2）兼容性强，适用范围广。

3）可采用多PCI总线。

·PCI信号地址和数据线、接口控制线、错误报告线、仲裁线、系统信号线。

·PCI插槽与插卡。

PCI命令中断响应、特殊周期命令、I/O读命令、I/O写命令、存储器的读和写命令等数据传输PCI上的基本总线传输机制是有一个地址周期或若干个数据周期组成的突发传输。

总线仲裁PCI总线使用集中式的独立请求仲裁。

总线上的每个主控制器有独立的请求信号和允许信号，这些线连到中央处理器。

4.论述AGP的工作方式为解决高速视频显示问题，Intel公司于1997年在PCI基础上推出高性能总线AGP（theAccelerate Graphics Ports,加速图形接口），AGP是专为3D显示而开发的一种高性能的内部互联总线，是以66MB/s PCI 2.1规范为基础的点对点连接的总线，它把需要进行高速传输的动态视频、三维图形等流媒体数据从PCI总线上分离出来，使之在图形控制器和系统芯片之间专用的点对点通道上传输。