最新dsp原理与应用-第四章时钟,中断,看门狗
第四章 F2833x系统时钟及中断控制-TMS320F28335 DSP原理、开发及应用-符晓
看门狗计数器独立于CPU而运行 看门狗计数器溢出时，产生复位或者中断
CPU正常运行时看门狗计数器被定时复位，即“喂狗” 150MHz的时钟频率相当于6.67ns，看门狗计数器是16
位的，从0开始计数到计满溢出是65536个数，即 6.67ns*65536=4.396ms
第四章 系统时钟及中断控制
4.1 F2833x OSC与PLL (对应: SysCtrl.c)
3.3V时钟脉冲输入
外部晶振
片上振 荡器
PLL工作模式 XRS
表4-1 PLL工作模式
工作模式介绍
PLLSTS[DIVSEL]
PLL关闭
通过将PLLSTS寄存器中的PLLOFF位置1可将PLL模块关闭，从而减少
2-0
HSPCLK
ADC
2-0
LSPCLK
SCI / SPI / I2C / McBSP
4.2 外设时钟信号的寄存器
SysCtrlRegs.PCLKCR0
15
14
13
ECANB ECANA MA ENCLK ENCLK ENCLK
7
6
5
reserved reserved
SCIC ENCLK
12
MB ENCLK
0,1
系统噪声并减少功率损耗。在进入此模式前应首先将PLLCR寄存器设为
0x0000。
2
3
PLL旁路
上电复位或 复位后，PLL进入该模式。在该模式下时钟信号直接绕过
0,1
PLL模块，但PLL模块却未关闭。
2
3
PLL使能
向PLLCR寄存器中写入非零的数可使能PLL模块，一旦写入数据后，PLL
dsp原理与应用
dsp原理与应用数字信号处理（Digital Signal Processing，简称DSP）是一种利用数字技术来分析、处理和修改信号的方法。
它广泛应用于音频、视频、图像等领域，并在现代通信、媒体、医疗等行业中发挥着重要作用。
本文将介绍DSP的原理和应用。
一、DSP的原理数字信号处理的原理基于离散时间信号的采样和量化，通过数学算法对信号进行处理和分析。
其核心内容包括信号的数字化、滤波、频谱分析和变换等。
1.1 信号的数字化DSP处理的信号需要先经过模数转换器（ADC），将连续时间的模拟信号转换为离散时间的数字信号。
转换后的信号由一系列采样值组成，这些采样值能够准确地表示原始信号的变化。
1.2 滤波滤波是DSP中最基本、最常用的操作之一。
通过选择性地改变信号的某些频率分量，滤波可以实现信号的去噪、降噪、降低失真等功能。
常用的滤波器类型包括低通滤波器、高通滤波器、带通滤波器和带阻滤波器。
1.3 频谱分析频谱分析是对信号频率特性进行分析的过程。
通过应用傅里叶变换等数学变换，可以将时域信号转换为频域信号，提取出信号中的各种频率成分。
常用的频谱分析方法有离散傅里叶变换（DFT）和快速傅里叶变换（FFT）。
1.4 变换变换是DSP的核心之一，它通过应用数学算法将信号从一个时域变换到另一个频域，或者从一个频域变换到另一个时域。
常见的变换包括离散傅里叶变换（DFT）、离散余弦变换（DCT）、小波变换等。
二、DSP的应用DSP在各个领域都有广泛的应用。
以下列举了一些常见的DSP应用：2.1 音频处理在音频处理中，DSP被广泛应用于音频信号的滤波、均衡、降噪、混响、变速变调等处理。
通过DSP的处理，可以改善音频质量，提升音乐和语音的清晰度和逼真度。
2.2 视频处理DSP在视频处理中扮演着重要角色，包括视频编解码、视频压缩、图像增强、运动估计等。
通过DSP的处理，可以实现视频的高清播放、流畅传输等功能。
2.3 通信系统在通信系统中，DSP用于调制解调、信道编码解码、信道均衡、自适应滤波等方面。
看门狗芯片原理
看门狗芯片原理
看门狗芯片是一种用于监控系统运行状态的硬件设备。
它通过定时检测系统的运行情况，以确保系统在出现故障或崩溃时能够自动重启或采取其他应急措施，从而提高系统的稳定性和可靠性。
看门狗芯片的工作原理如下：
1. 看门狗计时器：看门狗芯片内置了一个计时器，其作用是定时检测系统的运行情况。
通常，看门狗计时器的定时周期较短，例如几十毫秒或几秒钟。
2. 系统运行状态监测：看门狗芯片会周期性地向系统发送一个重启信号，例如通过触发系统复位信号。
只要系统正常运行，系统会在短时间内清除重启信号，以示系统正常。
但如果系统发生故障或崩溃，就无法及时响应和清除重启信号。
3. 看门狗定时器复位：当看门狗芯片向系统发送重启信号后，在一个设定的时间内，看门狗芯片会不断检测系统是否给出相应的回应。
如果系统未能及时回应或清除该信号，看门狗芯片会认为系统出现故障，并产生一个复位信号。
4. 系统复位：当看门狗芯片检测到系统出现故障时，它会向系统发送复位信号，强制系统重新启动。
这样，系统就可以在发生故障时快速恢复运行，从而减少故障造成的影响。
总之，看门狗芯片通过定时检测系统运行状态，并根据系统的
响应情况采取相应的动作，确保系统能够及时发现并处理故障，从而提高系统的可用性和可靠性。
dsp原理与应用技术中的中断
DSP原理与应用技术中的中断什么是中断中断是指当处理器执行某个任务时，受到一个信号或事件的触发而暂停当前任务，跳转到指定的中断处理程序执行，处理完成后再返回原来的任务。
在DSP（数字信号处理）领域中，中断机制起着重要的作用。
中断可以分为硬件中断和软件中断两种。
硬件中断是由外部设备或芯片发出的中断信号触发，如计时器中断、外部设备输入中断等。
而软件中断是由程序的执行过程中的特殊指令或软件的调用而产生的中断。
DSP中的中断在DSP中，中断主要用于处理实时要求较高的应用，如音频处理、实时图像处理等。
中断的出现可以有效地降低系统的响应时间，提高系统的实时性。
DSP芯片通常提供多个中断向量，每个中断向量对应一个特定的中断源。
中断向量用来指示中断处理程序的入口地址，当中断发生时，处理器会根据中断向量跳转到相应的中断处理程序。
DSP中的中断优先级在DSP中，不同的中断有不同的优先级。
当多个中断同时发生时，处理器会根据中断优先级决定响应哪个中断。
中断优先级通常通过特定的寄存器配置。
处理器会根据中断触发的先后顺序以及中断优先级来决定响应的中断。
DSP中的中断处理过程中断处理过程通常包括以下几个步骤：1.中断触发：当中断源产生中断信号时，处理器会检测中断信号，并做出响应。
2.中断优先级判断：处理器会根据中断优先级判断是否响应当前中断请求。
3.中断向量跳转：如果中断请求被接受，处理器会根据中断向量找到相应的中断处理程序的入口地址，并跳转到该地址处执行中断处理程序。
4.中断处理程序：中断处理程序是中断的实际执行部分，它会处理中断所需的任务，如保存寄存器状态、处理中断源的数据等。
5.中断结束：当中断处理程序执行完成后，处理器会返回到原来的任务继续执行，完成中断的处理过程。
DSP中的中断应用技术中断在DSP应用中有广泛的应用，如音频处理、图像处理、通信等方面。
下面列举几个常见的DSP中的中断应用技术：1.实时音频处理：中断机制可以使得DSP实时响应音频输入信号，实现实时的音频处理，如音效处理、语音识别、语音合成等。
DSP入门4
淘宝DSP 仿真器开发板专营 店名：无名有信 张掌柜倾情奉献TI DSP TMS320F2802开发板在CCS3.3的PWM 模块入门教程 上半部（第四篇）这是我写的第四篇TI DSP TMS320F2802开发板教程了，每一篇教程都花费了我大量的心血，希望可以对各位朋友有所帮助。
本教程是与本店的TMS320F2802开发板/学习板+XDS100仿真器套装相配合的，学习本教程，然后在我设计开发的TMS320F2802开发板上亲自实验一遍，可以获得事半功倍的效果！淘宝网店名：汉远科技 / TMS320F2802开发板/学习板+XDS100仿真器套装 链接：/item.htm?id=8878297941。
通过系统的学习本教程，相信在不久的将来你就可以熟练掌握TI 的TMS320F2802 DSP ，在后面的工作和学习中更加如鱼得水。
第一部分、导言我前面强调过TI 的TMS320F2802 DSP 是TMS320F2812的增强版，在PWM 模块这里就是一个非常明显体现。
首先，在名字上TMS320F2802的PWM 模块叫ePWM ，这个e 是Enhanced 的头字母，就是增强的意思。
其次，在2812中只有2个Event Manager ，其中包括PWM 、CAP 和QEP 三部分，这三部分是共享16bitTimer ，而且CAP 和QEP 之间会共用3个的IO 通道，这些对于实际项目都是非常不方便的。
相比较，在2802中是将PWM 、CAP 和QEP 分别独立开来，这三者之间再也没有干扰和重叠，而且性能也有所加强。
第二部分、TMS320F280x 系列DSP 的ePWM 总体介绍今天我来给各位讲解TI DSP TMS320F2802的ePWM （ePWM 是 Enhanced Pulse Width Modulator 的缩写）模块的内容，并配合2802开发板做电压测量实验。
本教程要将3个实验。
其中第一个实验需要使用示波器来观察2802开发板产生的PWM 波，这样就可以直观的看到PWM 波，另外2个实验不需要示波器。
dsp看门狗定时器的作用解析
dsp 看门狗定时器的作用解析
一、DSP 看门狗定时器介绍
看门狗在外围监控DSP 中软件的运行以及硬件的操作，当CPU 出现故障时，看门狗将执行系统复位。
如果软件进入了一个不正确的循环或者CPU 出现暂时的混乱，看门狗定时器将出现溢出来使系统复位。
在大多数情况下，DSP 短暂的混乱以及CPU 不正确的操作都可以被看门狗所清除并重新进行设置。
由于看门狗稳定的性能，其增加了CPU 的可靠性，以确保系统的完整。
在看门狗中这个外围设备中，所有的寄存器都是8 位的，连接到16 位CPU 的低8 位外围数据总线上。
240XA 看门狗定时器和C240 看门狗定时器唯一的区别就是其缺乏实时的中断能力。
看门狗定时器将通过对从CPU 出来的CLKOUT 进行分频而得到自己所需的时钟
二、看门狗定时器工作原理
使用时，WDT 将递增，直到溢出，或称超时。
除非处于休眠或空闲模式，WDT 超时会强制器件复位。
为避免WDT 超时复位，用户必须定期用。
第4章TMS320x28xx系列DSP综述
电气工程学院
DSP应用技术
帧同步和数据时钟的极性都是可编程的；可编程的内部
时钟和同步帧； 能同CODEC、AIC（Analog Interface Chips）等标准 串行A/D和D/A器件接口； 两个16× 16深度的发送通道FIFO； 两个16× 16深度的接收通道FIFO。
20
盐城工学院
电气工程学院
DSP应用技术
4.3.1 事件管理器(281x处理器)
在281x DSP上有EVA和EVB两个事件管理器，它们 是数字电机控制应用所使用的非常重要的外设，能够实 现机电设备控制的多种必要功能。 每个事件管理器模块包括定时器、比较器、捕捉单 元、PWM逻辑电路、正交编码脉冲电路以及中断逻辑电 路等。
4. 专门的分支跳转(Branch-look-)硬件减少了条件指令执行的 反应时间，条件存储操作更进一步提高了28xx的性能。 5. 28xx控制器具有许多独特的功能，如可在任何内存位置进 行单周期读一修改一写操作供了高性能和代码高效编程，还提
供了许多其他原始指令。
6. F28xx系列控制器在1个闪存上可以提供150 MIPS的性能。 7. F2808、F2806和F2801可以提供经济高效的基于闪存的数 字信号控制器，并且运行速度达100 MIPS。
27
盐城工学院
电气工程学院
DSP应用技术
4.3.6 CAN总线通信模块
CAN总线是一种串行通信协议，具有较强的抗干扰能力，
可以应用在电磁噪声比较大的场合。 F281x的CAN总线接口模块是增强型的CAN接口，完全支 持CAN2.0B总线规范。它有32个可配置的接收/发送邮箱， 支持消息的定时邮递功能。最高通信速率可以达到1Mbps， 可以使用该接口构建高可靠的CAN总线控制或检测网络。
DSP原理及应用课后习题答案
简述DSP芯片的主要特性之阳早格格创做哈佛结构----将步调战数据死存正在分歧的死存空间中，即步调死存器战数据死存器是二个相互独力的死存器，每个死存器独力编址，独力考察.多总线结构---包管正在一个呆板周期内不妨多次考察步调死存空间战数据死存空间.指令系统的流火线支配--缩小指令真止时间，巩固处理器的处理本领.与址，译码，与支配战真止四个阶段.博用的硬件乘法器--使乘法乏加运算能正在单个周期内完毕.特殊的DSP指令、赶快的指令周期、硬件摆设强.仔细形貌冯诺依曼结媾战哈佛结构，并比较分歧？冯诺依曼结构--数据战步调共用总线战死存空间，正在某一时刻，只可读写步调大概者读写数据.将指令、数据、天面死存正在共一个死存器统一编址，依赖指令计数器提供的天面去区别是指令‘数据仍旧天面，与指令战与支配数皆考察共一死存器，数据吞吐率矮.哈佛结构----将步调战数据死存正在分歧的死存空间中，即步调死存器战数据死存器是二个相互独力的死存器，每个死存器独力编址，独力考察.矫正的还允许正在步调死存空间战数据死存空间之间相互传递数据.DSP系统的安排历程?决定DSP系统安排的本能指标；举止算法劣化与模拟；采用DSP芯片战中围芯片；举止硬件电路的安排；举止硬件安排；举止硬硬件概括调试.请形貌TMS320C54x的总线结构？C54X采与进步的哈佛结构并具备八组总线, 其独力的步调总线战数据总线允许共时读与指令战支配数，真止下度的并止支配.步调总线PB传递从步调死存器去的指令代码战坐时数.3组数据总线对接百般元器件.CB战DB总线传递从数据死存器读出的支配数，EB总线传递写进到死存器中的数据.(1分)4组天面总线PAB\CAB\DAB\EAB传递真止指令所需的天面.TMS320C54x片内死存器普遍包罗哪些种类？怎么样摆设片内死存器？C54X片内死存器普遍包罗二种典型：ROM(只读死存器)，RAM(随机考察死存器).RAM又可分为单考察DARAM战单考察SARAM.简述TMS320C54X芯片的CPU各组成部分及其功能.CPU状态战统造寄存器：用于树坐百般处事条件战处事办法的状态以及死存器摆设状态战统造疑息.40位算术逻辑单元、40位乏加器A战B：二者共共完毕算术运算战逻辑运算.桶形移位寄存器：使处理器能完毕数字定标，位提与，对付乏加器举止归一化处理等支配.乘法器/加法器单元：正在单周期内完毕一次乘法乏加运算.比较采用战死存单元：是博门为Viterbi算法安排的加法，比较，采用支配的硬件单元.指数编码器：用于支援单周期指令EXP的博用硬件.TMS320C54x死存器包罗哪几个空间？64k步调死存空间：步调指令战步调中所需的常数表格64k数据死存空间：死存需要步调处理的数据大概步调处理后的截止64kI/O死存空间:死存与中部死存器映像的中设接心TMS320C54x有几种状态战统造寄存器？它们的功能？状态寄存器ST0 战状态寄存器ST1： 0战1包罗了百般处事条件战处事办法的状态处理器办法状态寄存器PMST：包罗了死存器摆设状态战统造疑息TMS320C54x的片内中设有哪些？以及它们的功能？通用I/O引足：扩展中部死存器；定时器：用于周期性的爆收中断战周期输出；时钟爆收器：为C54X提供时钟旗号；主机接心：中部主机大概主处理器不妨通过HPI接心读写C54X的片内RAM，进而大大普及数据接换本领；串止心：那些串心可提供齐单工，单背的通疑功能，可与编解码器，串止AD变换器战其余串止器件通疑，也不妨用于微处理器之间的通疑.硬件可编程等待状态爆收器：它不妨将中部总线周期扩展到14个呆板周期，以使C54X与矮速中部设备接心；可编程分区变换逻辑：它允许C54X正在中部死存器分区之间切换时不需要中部为死存器插等待状态.TMS320C54x提供哪几种数据觅址办法？怎么样觅址的？坐时数觅址：指令中有一个牢固的坐时数 LD #0，ARP 千万于觅址：指令中有一个牢固的天面（16位）：数据死存器觅址dmad 步调死存器觅址pmad端心天面PA觅址，*（lk）觅址乏加器觅址：按乏加器的真质动做天面去考察步调死存器中的一个单元READA Smem间接觅址：指令编码中含有的7位天面DP大概SP所有合成数据死存器中支配数的本质天面间接觅址：通过辅帮寄存器觅址单支配数觅址战单支配数觅址死存器映射寄存器MMR觅址：建改死存器映射寄存器的值，而不效率目前数据页里指针DP战目前堆栈指针SP 的值堆栈觅址：把数据压进大概弹出系统堆栈.正在循环觅址办法中，怎么样决定循环慢冲的起初天面、若慢冲大小32，其起初天面从哪开初？循环觅址中，循环慢冲区大小寄存器用于决定循环慢冲区的大小.大小为R的循环慢冲区必须从一个N位鸿沟开初，XXXX XXXX XX00 0000开初单数据死存器支配数间接觅址使用哪几种典型，所用辅帮寄存器只可是那几个，其特性是？*ARx、*ARx-、*ARx+、*ARx+0% 只可使用AR2、AR3、AR4、AR5.正在一个呆板周期内通过二个16位数据总线读二个支配数，大概者一次读一次写.汇编器战链接器怎么样对付段举止管造？汇编器通过段位指令自动辨别各个段，并将段名相共的语句汇编正在所有.链接器：对付汇编器爆收的COFF目标文献中的各段动做输进端，当有多个文献举止链接时，将输进段拉拢起去，正在可真止的COFF输出模板中建坐各个输出端；链接器为输出段采用死存器天面.汇编步调中的真指令有什么效率？其中段定义真指令有哪些？初初化段战终初化段有何辨别？对付汇编器、链接器有要害的指示效率，包罗段定义、条件汇编、文献引用、宏定义.text--存搁步调代码 .data---存搁初初化了的数据 .bss---存搁已初初化的变量 .sect ‘称呼’---定义一个有名段，搁初初化了的数据大概步调代码.已初初化段主要用去正在死存器中死存空间，不本质真质.已初初化段包罗可真止代码大概已初初化数据，搁正在目标文献中，加载步调再搁到C54x死存器中.链接下令文献有什么效率？MEMORY战SECTIONS真指令的效率？链接下令文献用去为链接器提供链接疑息，可将链接支配所需的疑息搁正在一个文献中，正在多次使用相共的链接疑息，便当调用.链接器要决定输出端应调配到死存器的位子，最先需要一个目标死存器的模型，MEMORY指令便是指定目标死存器的模型，SECTIONS真指令的效率：证明怎么样将输进段拉拢成输出段；正在可真止文献中定义输出段；指定输出段正在死存器中存搁的位子；允许对付输出段沉新命名.TMS320C54x CPU接支到可屏蔽的硬件中断时，谦足哪些条件才搞赞同中断？劣先级最下中断，当共时有几个硬件哀供中断时，C54x根据劣先级举止赞同；状态寄存器ST1中的INTM位是0，表示允许可屏蔽中断；中断屏蔽寄存器IMR中相映的位是1.TMS320C54x 的中断背量表是怎么样沉定义的？DSP复位时，中断背量表的起初天面牢固为0FF80H，复位后，中断背量可沉新被映像到步调死存器的所有一个128子页的场合（除死存天区中），中断背量天面由PMST中的中断背量指针IPTR（9位）战中断背量号（0~31）左移二位后组成.简述非延缓分支变化与延缓分支变化的分歧.非延缓分支变化：正在指令流火线中先扫除分支指令后里已读进的一个单字指令大概二个单字指令，而后再举止分支变化；延缓分支变化：跟正在分支指令后的一个单字指令大概二个单字指令先真止，而后举止分支变化. 、简述TMS320C54X定时器组成及功能，并介绍初初化定时器步调？定时器由三个死存器映象寄存器组成：TIM，PRD，TCR TIM是定时器寄存器，每计数一次自动减1；PRD是定时器周期寄存器，当TIM减为0后，CPU自动将PRD的值拆进TIM；TCR是定时器统造寄存器，包罗定时器的统造战状态位.初初化定时器的步调有：将TCR中的TSS位子1，停止定时器处事；拆进PRD的值；沉新拆进TCR，以初初化TDDR战开用定时器；使TSS浑0以接通CLKOUT旗号，使TRB置位以便TIM减到0后从新拆进定时器时间常数.简述TMS320C54X时钟爆收器的组成及功能.C54X 的时钟爆收器包罗一个里里振荡器战一个锁相环电路. 功能是为C54x提供时钟旗号.C54X支援硬件堆栈，简述堆栈的定义及初初化步调.a)声明具备适合少度的已初初化段；b) 将堆栈指针指背栈底； c) 正在链接下令文献中将堆栈段搁进里里数据死存区.简述TMS320C54X使能定时器中断步调.a) 对付IFR中的TINT位子1，扫除往日的定时器中断；b) 对付IMR中的TINT位子1，开搁定时中断；c) 使ST1中的INTM位浑0，开搁所有的中断.TMS320C54X芯片的流火线公有几个支配阶段？每个阶段真止什么任务？完毕一条指令皆需要哪些支配周期？下述6个周期预与址P：正在T1呆板周期内，将PC中的真质加载步调天面总线PAB与指F：正在T2呆板周期内，从选中的步调死存器单元中，与出指令字并加载到步调总线PB上译码D：正在T3呆板周期内，将PB的真质拆进指令寄存器，将指令字译成简曲支配觅址A：正在T4呆板周期内，觅址支配数，数据1读天面加载数据天面总线DAB，数据2读天面加载数据天面总线CAB，并革新辅帮寄存器间接觅址办法战堆栈指针.读数R：正在T5周期内，数据1加载到数据总线DB，数据2加载到数据总线CB，若需要，数据3写天面加载数据天面总线EAB.真止X：正在T6呆板周期内，CPU按支配码央供真止指令，并将数据3加载到EB，写进指定死存单元，中断原条指令.线性慢冲法：对付于少度为N的FIR 滤波器，正在数据死存器中开辟一个N单元的慢冲区.存搁最新的N个样原；滤波时从最老的样原开初，出读一个样原后，将此样原背下移位；读完终尾一个样原后，输进最新样原至慢冲区的顶部.循环慢冲法：对付于N级FIR滤波器，正在数据死存中开辟一个称为滑窗的具备N个单元的循环慢冲区，滑窗中存搁最新的N个输进样原值，屡屡输进新的样原时，新的样原将改为滑窗中最老的数据，其余数据则不需要移动系数对付称FIR滤波器的C54x的真止步调：1.正在数据死存器中开辟二个循环慢冲区：2并止运算：共时利用D总线战E总线，D总线用去真止加载大概算术运算，E总线用去存搁先前的截止.正在不引起硬件资材辩论的情况下，C54x允许某些指令并止真止，以普及真止速度.并止加载------死存指定（乘法指令）...并止死存--------乘法指令（加/减指令）.。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
6
第4.1节TMS320F2833X 时钟
PLL倍率选择:PLLSTS
DSP原理与应用
2020年10月15日
7
第4.1节TMS320F2833X 时钟 外设时钟信号
DSP原理与应用
2020年10月15日
8
第4.1节TMS320F2833X 时钟
DSP原理与应用
2020年10月15日
9
第4.1节TMS320F2833X 时钟
中断优先级和中断向量: INT7
DMA中断(DINTCH1~DINTCH6)
DSP原理与应用
2020年10月15日
28
第4.2节TMS320F2833X 中断
中断优先级和中断向量: INT8
I2C中断 SCI中断
中断优先级和中断向量: INT9
SCI中断 CAN中断
中断优先级和中断向量: INT10保留 中断优先级和中断向量: INT11保留
3
第4.1节TMS320F2833X 时钟
内部时钟模式
外部时钟模式
DSP原理与应用
2020年10月15日
4
第4.1节TMS320F2833X 时钟
时钟模块功能图
DSP原理与应用
2020年10月15日
5
第4.1节TMS320F2833X 时钟
PLL倍率选择:PLLCR
DSP原理与应用
2020年10月15日
14个可屏蔽中断:INT1~INT14
中断向量0D02h~0D1Ch,有多组中断源，每个中断源可以在 相应地址再设定中断向量：INT1.1 SEQ1INT 0D40h
另有用户定义的软件陷阱中断(和高级软件配合)
DSP原理与应用
2020年10月15日
24
第4.2节TMS320F2833X 中断
中断优先级和中断向量: INT1
26
第4.2节TMS320F2833X 中断
中断优先级和中断向量: INT4
ECAP1~ECAP6中断
中断优先级和中断向量: INT5
EQEP1,EQEP2中断
DSP原理与应用
2020年10月15日
27
第4.2节TMS320F2833X 中断
中断优先级和中断向量: INT6
SPI中断 McBSP中断
DSP原理与应用
2020年10月15日
29
第4.2节TMS320F2833X 中断
中断优先级和中断向量: INT12
外部引脚中断(XINT3~XINT7) 浮点运算中断(LVF,LUF)
中断优先级和中断向量: INT13
外部引脚中断(XINT13) CPU定时器1(TI RTOS)
中断优先级和中断向量: INT14
DSP原理与应用
2020年10月15日
19
第4.2节TMS320F2833X 中断
DSP原理与应用
2020年10月15日
20
第4.2节TMS320F283年10月15日
21
DSP原理与应用
2020年10月15日
22
第4.2节TMS320F2833X 中断
中断优先级和中断向量:
CPU定时器2(TI RTOS)
DSP原理与应用
2020年10月15日
2
第4.1节TMS320F2833X 时钟
硬件引脚:
X1/CLKIN:内部震荡器的晶体输入，或外部震荡 器输入
X2:内部震荡器的晶体输出 CLKOUT:内部时钟输出
两种时钟模式:
内部时钟:只须外部晶体 外部时钟:外部震荡器输出接CLKIN
DSP原理与应用
2020年10月15日
DSP原理与应用
2020年10月15日
10
第4.1节TMS320F2833X 时钟
DSP原理与应用
2020年10月15日
11
第4.1节TMS320F2833X 时钟
DSP原理与应用
2020年10月15日
12
第四章:TMS320F2833X 系统功能和其他功能
第4.1节 TMS320F2833X 时钟
DSP原理与应用
2020年10月15日
23
第4.2节TMS320F2833X 中断
中断优先级和中断向量:
3个不可屏蔽中断:
中断优先级 中断名 中断向量 说明
1
Reset 0D00h 复位和WD溢出
2
EMUINT 0D22h 仿真器中断
3
NMI
0D24h 外部不可屏蔽中断
4
RTOSINT 0D1Eh 实时操作系统中断
Expansion Controller PIE) CPU中断寄存器(CPU Interrupt Registers IFR
IMR) 外设中断寄存器 外部中断
DSP原理与应用
2020年10月15日
14
第4.2节TMS320F2833X 中断
DSP原理与应用
2020年10月15日
15
第4.2节TMS320F2833X 中断
第4.2节TMS320F2833X 中断
第4.3节TMS320F2833X 看门狗 习题
DSP原理与应用
2020年10月15日
13
第4.2节TMS320F2833X 中断
中断: 中断产生及处理流程 中断优先级和中断向量(Interrupt Priority and
Vectors) 外部中断扩展控制器(Peripheral Interrupt
ADC有关中断 外部中断 Timer0中断 唤醒中断
DSP原理与应用
2020年10月15日
25
第4.2节TMS320F2833X 中断
中断优先级和中断向量: INT2
EPWM1~EPWM6中断
中断优先级和中断向量: INT3
EPWM1~EPWM6中断
DSP原理与应用
2020年10月15日
DSP原理与应用2009-第四章时 钟,中断,看门狗
DSP原理与应用
2020年10月15日
1
第4.1节TMS320F2833X 时钟
0.25~10倍输入时钟频率:
1.降低外部晶振频率,以减低电磁干扰(EMI) 2.低价晶振 3.避免使用谐振晶体和相关的屏蔽电路
组成:
锁相环(Phased Locked Loop PLL) 晶振(Crystal Oscillator) 时钟监视电路(Clock Moniter Circuit) 时钟使能电路(colck enable circuit)
DSP原理与应用
2020年10月15日
16
第4.2节TMS320F2833X 中断
PIEIER,PIEIFR,PIECTRL,PIEACK
DSP原理与应用
2020年10月15日
17
第4.2节TMS320F2833X 中断
DSP原理与应用
2020年10月15日
18
第4.2节TMS320F2833X 中断